Размещено на http://www.allbest.ru/

Министерство образования и науки РФ

Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования

«Тульский государственный университет»

Кафедра «Робототехника и автоматизация производства»

Контрольная работа

по дисциплине «Микропроцессоры, цифровые устройства и схемотехника БМиП»

Выполнил: студент гр.

20501 Егоров В.А.

Проверил: к. т. н. доц.

Зайчиков И.В.

Тула - 2014

Задание

Разработать и протестировать (в программе Electronics Workbench) электрическую схему цифрового устройства, реализованную на элементах «И», « ИЛИ», «НЕ» и RS-DC триггерах. В соответствие с вариантом задания, устройство должно быть построено на базе программируемой логической матрицы и должно выполнять функцию деления. Вход делимого должен быть четырехразрядным, вход делителя трехразрядным, выход частного должен быть четырехразрядным.

Содержание

1. Общие сведения и электронная схема прототипа

2. Описание разрабатываемого цифрового блока

3. Общие сведения и электрическая схема стандартных базовых цифровых элементов

4. Функциональное назначение разрабатываемого блока

5. Описание функциональной схемы

1. Общие сведения и электронная схема прототипа

В качестве прототипа разрабатываемого устройства возьмем микросхему К556РТ1. Она представляет собой 2 матрицы: элементов «И» (с инверторами) и элементов «искл. ИЛИ» (структура ДНФ). Кроме того, в составе микросхемы (см. Рис. 2) находятся адресные формирователи FA1 и FA2, а также программируемый дешифратор DC PR, необходимые для программирования устройств. К556РТ1 имеет 16 входов A0 - A15 и 8 выходов D0 - D7. Каждая функция, которую вычисляет ПЛМ, может содержать до 48 конъюнкций.

Рисунок 2. Структурная схема К556РТ1

Для того чтобы микросхема могла выполнять определенные функции (например делитель целых чисел) её необходимо запрограммировать (у ИМС имеется специальный вход для подтверждения записи), причем запрограммировать ПЛМ можно всего лишь 1 раз, так как при записи происходит уничтожение (пережигание) проводников внутри кристалла микросхемы. Перед программированием ПЛМ требуемые функции необходимо оптимизировать, с целью более эффективного использования микросхемы (учитывая, что потребляемый ток не зависит от количества используемых элементов). Так, например, с помощью К556РТ1 можно бы было выполнить делитель, с большей разрядностью, чем у проектируемого устройства (в зависимости от степени оптимизации). Использование элементов «искл. ИЛИ» во втором уровне данного ПЛМ позволяет с помощью логического уровня на входе 2 ножки микросхемы получать прямые или инверсные выходные значения.

Рисунок 3. Функциональная схема К556РТ1

После выходов элементов «искл. ИЛИ» в ПЛМ установлены вентили на элементах «И», необходимые для разрешения или блокирования выполнения операций (вход OE).

Рисунок 4. Обозначение ПЛМ на принципиальной схеме

2. Описание разрабатываемого цифрового блока

Постановка задачи и анализ возможных вариантов ее функционирования.

Целью контрольно-курсовой работы является овладение студентами основными навыками анализа и применения основных дискретных элементов цифровой комбинационной схемотехники при создании устройств, решающих задачу преобразования информации различного назначения и применяемых в микропроцессорных системах с вычислителями.

Задачей работы является разработка функциональной и электрической принципиальной схем устройства и проведения тестовых испытаний при помощи моделирования.

В данной работе требуется разработать делитель на базе программируемой логической матрицы (ПЛМ). Устройство будет состоять условно из двух частей. Первая часть будет определять различные комбинации на входе ПЛМ, а вторая часть суммировать комбинации (для каждого разряда), при которых на данном разряде появляется одинаковый результат.

Следует отметить, что выбор построения устройства на базе ПЛМ обусловливается относительной простотой построения схемы (при небольших количествах разрядов), высоким быстродействием (по сравнению устройств на базе сумматора). Однако имеются и недостатки данного метода: высокое энергопотребление из-за большого количества элементов (микросхем); большая конструкция, усложняющая реализацию. Частично энергопотребление (и конструкцию) можно уменьшить, используя упрощения при проектировании, в частности правило поглощения (из дискретной математики). Таким образом, можно значительно упростить схему проектируемого устройства.

3. Общие сведения и электрическая схема стандартных базовых цифровых элементов

Программируемая логическая матрица представляет собой схему, состоящую из 2-ух уровней. Логические элементы, на которых выполнены данные уровни, выбираются на основании выбранного при проектировании математического аппарата (ДНФ, КНФ), семейства микросхем (ТТЛ, КМОП и т. д.), а также методов оптимизации устройства. Построение ПЛМ производится с помощью таблицы истинности, в которой должны быть запрограммированы функции устройства. При этом, простейшие булевы функции, вычисленные из таблицы, могут приводиться как к ДНФ (дизъюнктивной нормальной форме), так и к КНФ (конъюнктивной нормальной форме), что впоследствии и определяет базу элементов, на которых выполняются уровни ПЛМ. В контрольно-курсовой работе функции будут приводиться к ДНФ (более распространенной в ТТЛ логике). Ниже приведена структурная схема ПЛМ, построенная на основе функций в ДНФ.

Рисунок 1. Структурная схема ПЛМ.

4. Функциональное назначение разрабатываемого блока

Разрабатываемое устройство предназначено для математического деления четырехразрядных чисел на трехразрядные. Оно может найти применение в различных цифровых системах для вычисления элементарного арифметического действия (как отмечалось выше, данное устройство будет работать быстрее традиционных блоков АЛУ, всего лишь за 1 такт машинного времени), где требуется высокое быстродействие и с соответствующей разрядностью чисел, над которыми необходимо выполнить операцию деления. цифровой блок электрический сигнал

5. Описание функциональной схемы

Заключение

В ходе выполнения данной контрольно-курсовой работы были получены и применены на практике навыки конструирования цифровых устройств на элементах булевой логики. Было разработано устройство арифметического делителя. Полученные диаграммы сигналов показывают, что устройство правильно выполняет поставленные задачи, в соответствие с запрограммированными в таблице истинности функциями.

Библиографический список

1. Шило В.Л. Популярные цифровые микросхемы: Справочник. 2-е изд., испр. - Челябинск: Металлургия, Челябинское отд., 1989. - 352с.: ил. - (Массовая радиобиблиотека. Вып.111).

2. Токарев В.Л. Аппаратные средства вычислительной техники : учеб. пособие для вузов / В.Л.Токарев .-- Тула : Изд-во ТулГУ, 2005 .-- 470c. -- (75-летию ТулГУ посвящается) .-- Библиогр.в конце кн. -- ISBN 5-7679-0762-5 /в пер./ : 230.00.

Размещено на Allbest.ru