Основы информатики
Перевод десятичных чисел в двоичную и в шестнадцатеричную систему. Сложение чисел в десятичной, двоичной и шестнадцатеричной системах. УГО ИМС запоминающего устройства. Графическое изображение микросхемы. Технические характеристики микропроцессора 80486.
| Рубрика | Коммуникации, связь, цифровые приборы и радиоэлектроника |
| Вид | контрольная работа |
| Язык | русский |
| Дата добавления | 14.05.2015 |
| Размер файла | 128,6 K |
Отправить свою хорошую работу в базу знаний просто. Используйте форму, расположенную ниже
Студенты, аспиранты, молодые ученые, использующие базу знаний в своей учебе и работе, будут вам очень благодарны.
Размещено на http://allbest.ru
Размещено на http://allbest.ru
1. Заданные десятичные числа перевести в двоичную систему (с точностью до восьми знаков после запятой) и в шестнадцатеричную систему ( с точностью до двух знаков после запятой). Произвести сложение чисел в десятичной, двоичной и шестнадцатеричной системах.
49,510 + 37,410 =
Решение
Переводим в двоичную и шестнадцатеричную системы
В) сложим эти два числа двоичной системы
110001,11011102
+ 100101,011001102
10110101,010101002
Г) сложим два числа в десятичной и шестнадцатеричной системах
49,51031,8816
+37,41025,6616
86,91057,5416
2.Приведите УГО ИМС запоминающего устройства
КР537РУ8А
а. Назначение ИМС;
б. Тип запоминающего устройства;
в. Количество ячеек памяти N;
г. Разрядность ячеек памяти m, бит;
д. Информационную емкость V (бит);
е. Укажите сигналы на схеме для записи 11110000 в ячейку памяти по адресу 3Е116
Решение
а. Назначение - оперативное запоминающее устройство для кратковременного хранения программ и данных, которая работает в трех режимах: запись, чтение и хранение
б. Тип ОЗУ - это ИМС оперативного запоминающего устройства ОЗУ (RAM). На рисунке приведено УГО ИМС ОЗУ КР537РУ8А
Графическое изображение микросхемы
в. Количество ячеек памяти N 2
Для ИМС КР357РУ8А (А0, А1, А2, А3, А4, А5, А6, А7, А8, А9, А10), следовательно N 211 = 2048
г. Разрядность ячеек памяти m = 8 бит, так как (D0 - D7)
д. Информационную емкость V (бит) = N • m V = 2048 • 8 = 16.384 бит
3. Микропроцессор КР580 ВМ80 выполняет фрагмент программы
MVI C,5116
MVI A,B816
ADD C
1.Нарисуйте структурную схему МП и укажите его назначение
Микропроцессор выдаёт в шину адреса, адрес ячейки оперативной памяти, хранящей вызываемую команду, и по управляющей цепи подаётся сигнал на чтение из оперативной памяти. Выданная команда, через шину выходных данных принимается в микропроцессор. По принятой команде в управляющей памяти микропроцессора находится соответствующая команде микропрограмма, и затем, осуществляется её исполнение.
Определите содержание каждой команды
MVI C,5116. Занесение содержимого второго байта команды В2 в регистратор С.
MVI A,B816. Занесение содержимого второго байта команды В2 в регистратор А.
ADD C. Суммирование содержимого аккумулятора с содержимым регистра С, результат остается в аккумуляторе.
3. Основные технические характеристики микропроцессора 80486
|
МИКРОСХЕМЫ МИКРОПРОЦЕССОРНОГО НАБОРА 80486 |
|
|
80486 - быстродействующий 32-разрядный МП |
|
|
82596СА - 32-разрядный сопроцессор LAN |
|
|
82320 - контроллер магистрали Micro Chanel (MCA) |
|
|
82350 - контроллер магистрали EISA |
|
|
82С508 - микросхема программируемой логики, минимизирующая объем оборудования основной платы |
В 1989 г. Intel представила первого представителя семейства 80х86, содержащего более миллиона транзисторов в чипе. Этот чип во многом сходен с 80386. Он на 100% программно совместим с микропроцессорами 386(ТМ) DX & SX. Один миллион транзисторов объединенной кэш-памяти (сверхбыстрой оперативной памяти), вместе с аппаратурой для выполнения операций с плавающей запятой и управлением памяти на одной микросхеме, тем не менее, поддерживают программную совместимость с предыдущими членами семейства процессоров архитектуры 86. Часто используемые операции выполняются за один цикл, что сравнимо со скоростью выполнения RISC-команд. Восьми килобайтный унифицированный кэш для кода и данных, соединенный с шиной пакетного обмена данными со скоростью 80/106 Мбайт/сек при частоте 25/33 МГерц гарантируют высокую производительность системы даже с недорогими дисками (DRAM). Новые возможности расширяют многозадачность систем. Новые операции увеличивают скорость работы с семафорами в памяти. Оборудование на микросхеме гарантирует непротиворечивость кэш-памяти и поддерживает средства для реализации многоуровневого кэширования. Встроенная система тестирования проверяет микро схемную логику, кэш-память и микро схемное постраничное преобразование адресов памяти. Возможности отладки включают в себя установку ловушек контрольных точек в выполняемом коде и при доступе к данным. Процессор i486 имеет встроенный в микросхему внутренний кэш для хранения 8Кбайт команд и данных. Кэш увеличивает быстродействие системы, отвечая на внутренние запросы чтения быстрее, чем при выполнении цикла чтения оперативной памяти по шине. Это средство уменьшает также использование процессором внешней шины. Внутренний кэш прозрачен для работающих программ. Процессор i486 может использовать внешний кэш второго уровня вне микросхемы процессора. Обычно внешний кэш позволяет увеличить быстродействие и уменьшить полосу пропускания шины, требуемую процессором i486.
ОСНОВНЫЕ ТЕХНИЧЕСКИЕ ХАРАКТЕРИСТИКИ МП 80486
Разрядность:
АЛУ 32
Шины данных 32
Адреса 32
Адресное пространство ОЗУ, Мбайт 40,96
Число команд 196
Кэш-память, Кбайт 8
Сопроцессор: Встроенный, 80387
Тактовая частота, МГц 20-33
Корпус микросхемы:
Число рядов 4
Число контактов 168
Список литературы
микросхема микропроцессор число
1. Методические указания и контрольные задания для студентов заочной формы обучения по специальности 1806 «Техническая эксплуатация и обслуживание электрического и электромеханического оборудования» Н.Новгород 2005
2. Шило В.Л. Популярные цифровые микросхемы : Справочник. - М.: Радио и связь.
3. В.Э. Фигурнов: IBM PC для пользователя.
4. Р. Веббер: Конфигурирование ПК на процессорах 386/486.
5. П. Нортон: Персональный компьютер изнутри.
6. В.Л. Григорьев "Микропроцессор i486. Архитектура и программирование", Гранал, Москва, 1993.
7. Ж.К. Голенкова и др. "Руководство по архитектуре IBM PC AT", Консул, Минск, 1993
8. Руководство программиста по процессору Intel i386, Техническая документация уровня 2, (C) Intel Corp.
9. Руководство программиста по процессору Intel i486, Техническая документация уровня 2, (C) Intel Corp.
Размещено на Allbest.ru
...Подобные документы
Двоичные логические операции с цифровыми сигналами. Преобразование десятичных чисел в двоичную систему счисления. Применение шифратора. Изучение результатов исследований работы логических устройств с помощью программы схемотехнического моделирования.
дипломная работа [868,1 K], добавлен 11.01.2015Принцип работы структурной электрической схемы устройства сдвига двоичных чисел. Назначение и принцип построения комбинационных программируемых сдвигателей. Комбинационный программируемый сдвигатель и условное графическое обозначение сдвигателя.
реферат [81,0 K], добавлен 07.02.2012Проектирование модуля оперативного запоминающего устройства и программы его тестирования, основные технические требования. Описание работы программы функционального контроля памяти, алгоритм теста. Программа тестирования устройства на ассемблере.
курсовая работа [56,7 K], добавлен 29.07.2009Описание принципа работы структурной электрической схемы устройства умножения двоичных чисел, назначение каждого из входящих в нее узлов. Назначение и принцип построения матричных умножителей двоичных чисел, его структурная и электрическая схемы.
реферат [63,9 K], добавлен 04.02.2012Описание модели регистрового запоминающего устройства общего назначения и характеристика параметров его микропроцессора. Построение параметрического блока для хранения данных входного и выходного сдвигателя. Описание библиотек запоминающего устройства.
лабораторная работа [179,4 K], добавлен 02.04.2015Анализ обрабатывающей части микропроцессора. Основные элементы микропроцессора, их взаимодействие в процессе его работы. Методы решения примеров в двоичной системе исчислений. Назначение блоков микропроцессора. Принцип работы лабораторной установки.
лабораторная работа [2,6 M], добавлен 26.09.2011Разработка блока управления в АЛУ, выполняющего сложение чисел с плавающей точкой; структурная и функциональная схемы, алгоритм сложения чисел. Выбор типа автомата, преобразование таблиц переходов и выходов в таблицу функций возбуждения триггеров.
курсовая работа [283,3 K], добавлен 06.08.2013Назначение устройства, его cтруктурная схема, элементная база. Функциональная схема сложения в двоично-десятичном коде. Время выполнения операции. Принцип работы суммирующего счетчика в коде Грея. Синтез функций возбуждения триггеров. Временные диаграммы.
курсовая работа [853,7 K], добавлен 14.01.2014Описание принципа работы структурной электрической схемы устройства суммирования двоичных чисел. Назначение построения четырехразрядных двоичных сумматоров с параллельным переносом. Логические функции для выходов Si и Ci+1 одноразрядного сумматора.
реферат [139,5 K], добавлен 06.02.2012Построение ОУ на микросхемах 155-ой серии ТТЛ-логики с малой степенью интеграции, обеспечение работы прибора путем соединения между собой логических элементов. Разработка умножителя положительных двоичных чисел. Построение схем, разработка регистров.
курсовая работа [65,6 K], добавлен 22.04.2012Считывание данных файла в шестнадцатеричной системе для определения номера абонента, перевод логического номера в десятичное счисление. Директивы организации входящей и исходящей связи, файлы маршрутизации и анализ входящего соединения к номеру.
контрольная работа [93,3 K], добавлен 22.02.2014Характеристика проектирования устройства вычислительной техники. Расчёт количества микросхем памяти, распределение адресного пространства, построение структурной и принципиальной электрической схемы управления оперативного запоминающего устройства.
контрольная работа [848,1 K], добавлен 23.11.2010Временные характеристики переключения логических элементов. Проектирование последовательного умножителя, схема полного сумматора. Временная диаграмма спроектированного умножителя чисел, оценка его быстродействия и максимальной задержки на выходе.
курсовая работа [701,4 K], добавлен 21.03.2014Рассмотрение устройства простейшего проволочного тензорезистора. Изучение основных параметров микросхемы АЦП HX711. Выбор датчика, микропроцессора и дисплея. Разработка алгоритма работы программы, программы устройства и выбор языка программирования.
курсовая работа [1,5 M], добавлен 26.07.2022Арифметико-логическое устройство микропроцессора: его структура и составные части, назначение, функции, основные технические характеристики. Организация системы ввода/вывода микро ЭВМ. Реальный режим работы микропроцессора, его значение и описание.
контрольная работа [201,1 K], добавлен 12.02.2014Разработка и обоснование общего алгоритма функционирования устройства. Выбор однокристального микропроцессора повышенной производительности. Написание управляющей программы на языке микропроцессора. Расчет амплитудно-частотной характеристики фильтра.
курсовая работа [113,8 K], добавлен 04.12.2010Система для сбора данных о параметрах теплоносителя в бойлерной, структурная схема. Теплосчетчик CF Combi, технические характеристики, устройство и приницп работы. Инерционность термопреобразователя Pt100. Условное графическое изображение АЦП К572ПВ1А.
курсовая работа [519,0 K], добавлен 11.03.2012Блок регистров выходных данных, принцип его работы. Принципиальная электрическая схема блока памяти. Согласование по электрическим параметрам входных цепей памяти. Проверка допустимости значения времени нарастания сигнала на входе адреса микросхемы.
курсовая работа [1,3 M], добавлен 24.06.2015Основные вопросы курса лекций для студентов специальности "Управление и информатика в технических системах". Методы формализованного построения устройств цифровой техники на микросхемах широкого применения. Интегральные микросхемы систем информатики.
учебное пособие [654,6 K], добавлен 05.01.2008Понятие и основные сведения о генераторах чисел, расчет функций возбуждения. Модель генератора на программе Altera. Временные диаграммы. Особенности и главные условия применения постоянных запоминающих устройств для реализации комбинационных устройств.
контрольная работа [442,5 K], добавлен 25.11.2013
