Сети Fiber Distributed Data Interface, FDDI

Подстройка часов приемника или ретранслятора производится при передаче каждого бита, т.е. снимается проблема потери синхронизации при передаче длинных цепочек нулей или единиц.

Спектр сигнала содержит только две логические составляющие: F и 2F, где F - скорость передачи информационных битов. Наличие лишь двух (а не трех или более) энергетических уровней сигнала позволяет надежно их распознавать (хорошая помехозащищенность).

Критерием ошибки может являться "замораживание" сигнала на одном уровне на время, превышающее время передачи одного информационного бита, поскольку независимо от передаваемого кода сигнал всегда "колеблется" и никогда не "замирает". Но за эти чрезвычайно полезные качества приходится платить удвоением требуемой частотной полосы связной аппаратуры. Поэтому код "Манчестер-II" широко используется там, где частотные ограничения не являются определяющими.

Код AMI

Второй способ введения избыточности связан с добавлением дополнительных энергетических уровней, в простейшем случае - третьего, "нулевого", уровня.

На рис. 13, г представлена форма сигнала с попеременной инверсией знака, так называемого AMI сигнала (Alternative Mark Inversion).

Нули кодируются отсутствием импульсов, а единицы - попеременно положительными и отрицательными импульсами. Постоянная составляющая сигнала AMI равна нулю. Поэтому при передаче длинной последовательности единиц синхронизация не теряется. Обнаруживаются ошибки, нарушающие правильную последовательность знакочередующихся сигналов. Синхронизация нарушается при передаче длинной последовательности нулей, как и в коде NRZ.

Коды BNZS, HDB3

Потеря синхронизации при передаче длинной последовательности нулей предотвращается так: цепочки нулей передатчик заменяет определенными "заготовками", которые представляют собой "отрезки" стандартных временных диаграмм. Коды AMI, в которых цепочка из N нулей заменяется определенной подстановкой, называются BNZS-кодами (Bipolar with N Zeroes Substitution).

В коде BЗZS (рис 13, д) каждые три последовательных нуля подменяются либо комбинацией В0V, либо 00V. Символ В обозначает импульс, который отвечает правилам кодирования AMI, символ Ч-импульс, который нарушает правила кодирования АМI (совпадает по полярности с предыдущим).

Выбор одной из этих двух "заготовок" проводится так, чтобы, во-первых, число импульсов В между двумя последовательно расположенными импульсами V было нечетным, и, во-вторых, чтобы полярность импульсов V чередовалась.

В коде B6ZS (рис. 13, е) каждые шесть последовательных нулей подменяются комбинацией 0VB0VB.

Коды BNZS получили широкое распространение в компьютерных сетях США и Канады: линии Т1 - 1,544 Мбит/с, T1C - 3,152 Мбит/с, LD-4 - 274,176 Мбит/с, Т4 - 274,176 Мбит/с. В странах Западной Европы широко используется код HDB3 для работы на скоростях 2,048 и 8,448 Мбит/с. Этот код очень похож на BNZS, поскольку максимально допустимое число нулей, стоящих в цепочке, равно трем.

Каждые четыре последовательных нуля подменяются комбинацией 000V либо В00V. Выбор той или иной комбинации проводится так, чтобы, во-первых, число импульсов В между двумя последовательными импульсами V было нечетным, и, во-вторых, чтобы полярность импульсов V чередовалась (рис. 13, ж).

Существуют также другие распространенные коды, такие как СМI, PST, 4BЗT и т.п. Все они являются разновидностями кодов AMI и созданы с целью минимизации требований к полосе пропускания каналов связи и увеличения обнаруживающей способности по отношению к ошибкам при передаче информации.

Трехуровневое кодирование сигнала

Как следует из ранее сказанного, для надежного восстановления синхросетки приемником желательно так закодировать данные, чтобы сигнал изменялся как можно чаще, в идеальном случае - в каждом битовом интервале. Эта цель, как было показано, достигается при использовании кода "Манчестер-II" (и подобных ему) ценой расширения спектра сигнала. Напомним, что при передаче длинных цепочек из "0" или "1" код "Манчестер-II" выглядит как периодический сигнал частотой 2F, где F - скорость передачи данных. Это ограничивает область применения кода, кроме того, его дешифрация сравнительно сложна.

В системе передачи данных [54] применено трехуровневое кодирование сигнала. Как обычно, между двумя проводами линии может присутствовать отрицательное, нулевое или положительное напряжение или U = - 1, U = 0, U = +1. Однако данное решение интересно тем, что созданы "гарантии" изменения уровня сигнала при переходе от одного битового интервала к другому независимо от вида передаваемой последовательности битов, что подтверждается временной диаграммой сигнала в линии рис. 14.

Рис. 14

В этой диаграмме встречаются все сочетания соседних битов (00, 01, 10, 11) и их однородные цепочки (1111 и 000). Тем не менее, сигнал всегда изменяется при переходе от одного битового интервала к другому. На первый взгляд, неясно, каким образом достигнут столь примечательный результат. Но вскоре мы убедимся, что правила кодирования и декодирования очень просты.

Как следует из рис. 15 (система передачи данных), передатчик содержит двухразрядный регистр RG1, логическую схему L1 и формирователь S трехуровневого cигнала. Приемник содержит преобразователь R трехуровневого сигнала в двухуровневые (логический 0 и логическая 1), двухразрядный регистр RG2 и логическую схему L2.

В начале очередного битового интервала по фронту синхросигнала CLK в регистре RG1 фиксируется двухразрядный код, сформированный логической схемой Ll в предыдущем битовом интервале. С некоторой задержкой, достаточной для надежной фиксации кода в регистре RG1, на вход передатчика подается очередной бит DАТА. В дальнейшем на протяжении битового интервала на входах логической схемы L1 присутствует результат обработки предыдущего бита (код, отображающий предыдущее состояние передатчика) и очередной бит данных. Логическая схема L1 на основе анализа входной комбинации сигналов формирует двухразрядный код, который определяет новое состояние передатчика. В зависимости от сочетания сигналов на выходе логической схемы L1 формирователь S трехуровневого сигнала выдает в лини. нулевое, положительное или отрицательное напряжение.

Рис. 15

Переходы передатчика между тремя возможными состояниями можно проследить по диаграмме, приведенной на рис.16, а.

а,б

Рис.16

Передатчик может находиться в трех состояниях, выделенных кружками. Эти состояния обозначены в соответствии с принятыми ранее сокращениями (см. рис. 14).

Стрелками обозначены переходы из одного состояния в другое. Цифра 0 или 1 около стрелки соответствует значению очередного бита DATA. Из рисунка следует, что при передаче цепочки битов 111...1 траектория переходов по диаграмме соответствует движению по часовой стрелке, а при передаче цепочки 000...0 - движению в обратном направлении. Передача случайных данных сопровождается "блужданием" между тремя состояниями. Существенно, что не бывает ситуаций, при которых одно и то же состояние повторяется в соседних тактах.

Преобразователь R трехуровневого сигнала в двухуровневые (см. рис. 15) формирует двухразрядный код текущего состояния сигнала в пинии и выделяет синхросигнал на основе регистрации фронтов импульсов. В начале очередного битового интервала в регистре RG2 фиксируется предыдущее состояние линии, так что логическая схема L2 оперирует предыдущим и текущим состояниями трехуровневого сигнала. В зависимости от их комбинации можно сделать однозначный вывод о том, какой бит (логический 0 или логическая 1) поступил на вход приемника.

Декодирование сигналов в приемнике поясняется аналогичной диаграммой но с несколько иной интерпретацией событий (рис. 16, б). Предположим, что ранее принятое и текущее состояния трехуровневого сигнала соответствуют показанным на рисунке. Непосредственный переход между этими состояниями возможен только по одному пути, который соответствует приему единичного бита. Поэтому на выходе логической схемы L2 формируется сигнал DАТА = 1.

Особенность этой схемы кодирования - декодирования состоит в том, что при передаче цепочки битов вида 010101... в зависимости от предыстории может случиться так, что все импульсы будут иметь одинаковую полярность. Это означает, что в сигнале появится постоянная составляющая, что для многих систем недопустимо. Чтобы избежать этого, можно применить скремблирование данных на входе передатчика и их дескремблирование на выходе приемника. Напомним, что применение этих операций позволяет получить псевдослучайный поток битов, в котором устранены нежелательные закономерности их чередования.

8. Способы кодирования сигнала

Передача сигнала по линии сопровождается излучением энергии и наибольшему влиянию со стороны активной линии подвержены соседние каналы. Это влияние проявляется в том, что в них появляются помехи, обусловленные в основном паразитными связями между линиями.

Энергия передаваемого по линии сигнала сосредоточена в некоторой спектральной полосе. Для уменьшения влияния на соседние линии желательно как можно более равномерно распределить энергию в этой полосе, без выраженных спектральных пиков. Если это условие выполнено, то источник сигнала можно грубо представить в виде бесконечно большого числа генераторов разной частоты, причем каждый генератор имеет бесконечно малую мощность. Результирующий сигнал помехи имеет характер шума.

Однако если источник формирует сигнал, близкий к периодическому, или, тем более, периодический, то на соседние линии вместо широкополосного шума действуют несколько или даже один сигнал, близкий по форме к синусоидальному. Так как основная энергия сигнала уже не распределена, а сосредоточена в нескольких или одной пиковой спектральной составляющей, то амплитуда помех может превысить допустимую. Таким образом, для уменьшения амплитуды помех, наводимых на соседние линии, следует по возможности исключить из передаваемого сигнала выраженные периодические компоненты.

Эти компоненты могут появляться, например, в сигналах AMI, T1 или MLT-3 при передаче длинной последовательности логических 1, как показано затененными областями на рис. 17 (RND - сигнал на выходе генератора псевдослучайной последовательности битов).

В этих областях просматриваются прообразы синусоидальных сигналов, несущих основную энергию. Периоды сигналов AMI и Т1 при передаче длинной последовательности логических 1 равны двум битовым интервалам. Период сигнала МLТ-3 равен четырем битовым интервалам.

Длинные последовательности логических 1 можно "разрушить" применением скремблирования, т.е. особой шифрации данных, после которой любые исходные последовательности выглядят как случайные. Для восстановления исходных данных приемник должен выполнить обратную операцию (дескремблирование). При этом необходима синхронная работа шифратора и дешифратора, что несколько усложняет задачу.

Предлагаемое в [26] решение также предусматривает разрушение периодического сигнала при передаче длинной последовательности логических 1, но выполняется оно иначе. Скремблируются не данные, а полярности передаваемых по линии импульсов. В зависимости от значения некоторого псевдослучайного бита выбирается либо положительная, либо отрицательная полярность. Приемник безразличен к полярности импульса и реагирует только на его наличие. Поэтому для восстановления данных приемнику не нужно знать вид псевдослучайной последовательности, использованной при шифрации полярностей. Иными словами, осуществляется некое "скремблирование без последующего дескремблирования" (что на первый взгляд представляется лишенным смысла). В итоге упрощается аппаратура, предназначенная для уменьшения излучаемых помех.

Рис. 17

Чтобы перейти к существу вопроса, рассмотрим временные диаграммы, приведенные на рис. 17, более подробно.

Как уже отмечалось, код NRZ (в данном случае он обозначен как NRZ(L)) отображает логический 0 и логическую 1 соответственно низким и высоким уровнями энергии. В коде AMI "0" отображается отсутствием напряжения, а "1" - положительным или отрицательным импульсом, причем полярности соседних импульсов чередуются. Код Т1 отличается от AMI длительностью импульса.

В коде NRZ(I) любой фронт сигнала несет информацию о том, что примыкающий к нему справа битовый интервал соответствует "1". Если фронта нет, то битовый интервал отображает "0".

Код MLT-3 можно получить из кода NRZ(I) следующим образом. В интервалах, где код NRZ(I) принимает нулевое значение, код MLT-3 также должен быть нулевым. Положительные импульсы кода NRZ(I) должны соответствовать знакочередующимся импульсам кода MLT-З. При этом не имеет значения, какую полярность имеет первоначальный импульс.

Схема преобразования кода NRZ(L) в коды NRZ(I) и MLT-3 приведена на рис. 18, а. Каждый из двух последовательно соединенных D-триггеров включен в режиме делителя частоты. На выходе Q первого триггера формируется код NRZ(I). На входы передатчика подаются сигналы "+"и "-", которые преобразуются соответственно в положительные и отрицательные импульсы трехуровнего сигнала MLT-З.

Строго говоря, в эту и последующие схемы нужно ввести компенсирующие элементы для предотвращения некорректных ситуаций - так называемых "гонок" сигналов. Пример гонки: из-за того, что второй триггер изменяет состояние и опрашивается под действием одного и того же сигнала NRZ(l), на выходах "+" и "-" элементов И в процессе переключения триггера будут наблюдаться кратковременные ложные импульсы. Но на эти "мелочи" сейчас не будем обращать внимания, чтобы не усложнять рисунки и не потерять основную идею.

Схема, показанная на рис. 18, б, отличается от предыдущей тем, что на D-вход второго триггера (первый триггер не показан) подается псевдослучайная последовательность битов RND. При RND = 1 в момент формирования положительного фронта сигнала NRZ(I) выбирается положительная полярность импульса в линии, при RND = 0 - отрицательная. Последовательность битов RND синхронизирована сигналом CLК и формируется, например, генератором на основе сдвигового регистра с логическими элементами Исключающее ИЛИ в цепях обратных связей [55]. Такое решение приводит к случайному чередованию полярностей импульсов кода RND(MLT-3) в отличие от их регулярного чередования в коде MLT-3. Схема формирования сигнала RND(TI), показанная на рис. 18, в, построена аналогично и отличается наличием дополнительного логического элемента И, предназначенного для укорочения положительных импульсов кода NRZ(I).

Схема, представленная на рис. 18, г, позволяет дешифрировать коды МLТ-3 или RND(MLT-3), т.е. преобразовывать их в обычный код NRZ(L). На выходе приемника формируются положительные импульсы "+" и "-", которые соответствуют разнополярным входным сигналам. Приемник также формирует синхросигнал СLК, например, с помощью генератора на основе петли фазовой автоподстройки частоты.

а

б

в

г

Рис. 18



Логический элемент ИЛИ суммирует импульсы "+" и "-", так что их первоначальная полярность не учитывается. В этом, пожалуй, и заключена основная предпосылка создания рассмотренного решения: полярность импульсов в линии может быть произвольной, так как приемник не обращает на нее внимания. А если это так, то можно случайным образом распределить полярности передаваемых импульсов и тем самым подавить периодические составляющие сигнала. Единственное ограничение состоит в том, что для исключения постоянной составляющей сигнала в линии среднее число положительных и отрицательных импульсов в любом достаточно большом интервале времени должно быть одинаковым. Это условие в данном случае выполнено.

Таким образом, закон, по которому данные скремблировались передатчиком, остается неизвестным приемнику.

Предлагаемый метод применим и к другим трехуровневым кодам, таким как ВЗZS, ВбZS, НDB3.

Скремблирование может выполняться с различными целями. Наиболее распространенная цель - защита передаваемых данных от несанкционированного доступа. Для ее достижения разработано множество методов кодирования и схемных решений. Но нас интересует иная задача, связанная с "разравниванием" спектра сигнала и повышением надежности синхронизации приемника с источником передаваемых по линии данных. Применительно к этой задаче цель скремблирования cостоит в исключении из потока данных длинных последовательностей "0" и "1" и периодически повторяющихся групп битов. Для этого необходимо преобразовать данные так, чтобы они выглядели как случайные, т.е. лишенные какой-либо видимой закономерности.

Генераторы псевдослучайных носледовательностей

Скремблеры и дескремблеры обычно построены на основе генераторов псевдослучайных битовых последовательностей. Пример такого генератора в виде обобщенной схемы приведен на рис. 19 [55], который выполнен на основе кольцевого сдвигового регистра RG с логическим элементом Исключающее ИЛИ (XOR) в цепи обратной связи. Если в исходном состоянии в регистре присутствует любой ненулевой код, то под действием синхросигнала CLК этот код будет непрерывно циркулировать в регистре и одновременно видоизменяться. В качестве выхода генератора можно также использовать выход любого разряда регистра.

В общем случае в М-разрядном регистре обратная связь подключается к разрядам с номерами М и N (М > N). Выбор оптимального значения N для заданного М - непростая задача. К счастью, она уже решена. Вариант таблицы выбора N приведен на рис. 19. Таблица описывает ряд генераторов различной разрядности. Каждый генератор формирует последовательность битов с максимальным периодом повторения, равным (2^М - 1).

Рис. 19

В такой последовательности встречаются все М-разрядные коды, за исключением нулевого. Этот код представляет собой своеобразную "ловушку" для данной схемы: если бы нулевой код появился в регистре, дальнейшая последовательность битов была бы также нулевой. Но при нормальной работе генератора попадания в ловушку не происходит. (Усовершенствованные генераторы, не имеющие запрещенных состояний, рассмотрены в [62].)

Последовательность максимальной длины обладает следующими свойствами.

1. В полном цикле (2^М - 1 тактов) число логических 1 на единицу больше, чем число логических 0. Добавочная лоическая 1 появляется за счет исключения состояния, при котором в регистре присутствовал бы нулевой код. Это можно интерпретировать так, что вероятности появления на выходе регистра логического 0 и логической 1 практически одинаковы.

2. В полном цикле (2^М - 1 тактов) половина серий из последовательных логических 1 имеет длину 1, одна четвертая серий - длину 2, одна восьмая - длину 3 и т.д.

Такими же свойствами обладают и серии из логических 0 с учетом пропущенного логического 0. Это говорит о том, что вероятности появления "орлов" и "решек" не зависят от исходов предыдущих "подбрасываний". Поэтому вероятность того, что серия из последовательных логических 1 или логических 0 закончится при следующем подбрасывании, равна 1/2 вопреки обывательскому пониманию "закона о среднем".

3. Если последовательность полного цикла (2^М - 1 тактов) сравнивать с этой же последовательностью, но циклически сдвинутой на любое число тактов W (W не является нулем или числом, кратным 2^М - 1), то число несовпадений будет на единицу больше, чем число совпадений.

Наиболее распространены две основные схемы построения пар "скремблер-дескремблер": с неизолированными и изолированными генераторами псевдослучайных битовых последовательностей.

Скремблер-дескремблер с неизолированными генераторами псевдослучайных битовых последовательностей

В схеме, приведенной на рис. 20 [60], скремблер и дескремблер выполнены на основе рассмотренных (но неизолированных) генераторов псевдослучайных битовых. Оба генератора имеют одинаковую разрядность и однотипную структуру обратных связей. Все процессы, протекающие в системе передачи данных, синхронизируются от тактового генератора (на рисунке не показан). Этот генератор размещен на передающей стороне системы и может принадлежать источнику данных либо скремблеру. В каждом такте на вход скремблера подается очередной бит передаваемых данных SD, а в сдвиговом регистре RG1 накопленный код продвигается вправо на один разряд.

Если предположить, что источник данных посылает в скремблер длинную последовательность "0", то элемент XOR1 можно рассматривать как повторитель сигнала Yl с выхода элемента XOR2. В этой ситуации регистр RG1 замкнут в кольцо и генерирует точно такую же псевдослучайную последовательность битов, как и в рассмотренной ранее схеме (см. рис. 19). Если от источника данных поступает произвольная битовая последовательность, то она взаимодействует с последовательностью битов с выхода элемента XOR2. В результате формируется новая (скремблированная) последовательность битов SCRD, по структуре близкая случайной. Эта последовательность, в свою очередь, продвигается по регистру RG1, формирует поток битов на выходе элемента XOR2 и т.д.

Скремблированная последовательность битов SCRD передается по линии и поступает в дескремблер. С помощью генератора с фазовой автоподстройкой частоты (этот генератор на рисунке не показан) из входного сигнала выделяется тактовый сигнал. Под управлением тактового сигнала биты SCRD продвигаются в регистре RG2, а в приемник данных поступают дескремблированные данные RD.

Потоки данных RD и SD совпадают с точностью до задержки передачи по линии. Действительно, в установившемся режиме в сдвиговых регистрах RG1 и RG2 присутствуют одинаковые коды, так как на входы этих регистров поданы одни и те же данные SCRD, а тактовая частота, по сути, общая. Поэтому Y2 = Yl, и, с учетом этого, RD = SCRD Y2 = SD Yl Y2 = SD Yl Yl = SD 0 = SD.



Рис. 20

Рассмотренная система передачи данных не требует применения какой-либо специальной процедуры начальной синхронизации. После заполнения сдвигового регистра RG2, как было показано, генераторы псевдослучайных битовых последовательностей работают синхронно (их состояния всегда одинаковы). При появлении одиночной ошибки в линии синхронизация временно нарушается, но затем автоматически восстанавливается, как только правильные данные вновь заполнят регистр RG2. Однако в процессе продвижения ошибочного бита по сдвиговому регистру RG2, а именно, в периоды его попадания сначала на первый, а затем на второй вход элемента XOR3 сигнал У2 дважды принимает неправильное значение. Это приводит к размножению одиночной ошибки - она впервые появляется в сигнале RD в момент поступления из линии и затем возникает еще два раза при последующем двукратном искажении сигнала Y. Еще один недостаток рассмотренной системы передачи данных связан с тем, что существуют некоторые неблагоприятные кодовые ситуации, с которыми скремблер "не справляется".

Скремблер-дескремблер с изолированными генераторами псевдослучайных битовых последовательностей

В схеме, приведенной на рис. 21, генераторы псевдослучайных битовых последовательностей включены так, что они изолированы от каких-либо нежелательных внешних воздействий. Генераторы, как и в предыдущей схеме, работают синхронно, поэтому скремблирующий Zl и дескремблирующий Z2 сигналы одинаковы. Ошибка в линии не размножается дескремблером, так как она не попадает в сдвиговый регистр RG2.

Рис. 21

Недостаток этой схемы -- отсутствие самосинхронизации генератора псевдослучайной битовой последовательности дескремблера (напомним, что в предыдущей схеме такая синхронизация имеется).

Скремблер-дескремблер с неизолированными генераторами - усовершенствованный вариант

Рассмотрим усовершенствованный вариант (устранены неблагоприятные кодовые ситуации) скремблера-дескремблера, построенного на основе двух одинаковых генераторов псевдослучайных последовательностей битов, рис. 22 [59].

Скремблер содержит сдвиговый регистр RG1 с логическими элементами Исключающее ИЛИ (XOR1 и XOR2) в цепи обратной связи, а также два двоичных счетчика.

Счетчик логических 0 устанавливается в нуль всякий раз, когда скремблированный сигнал данных SCRD = 1. Если SCRD = 0, то содержимое счетчика увеличивается на единицу по фронту сигнала СLK1. При накоплении заданного числа единиц (например, пяти) счетчик автоматически устанавливается в нулевое состояние и формирует импульс SET установки в единицу некоторого разряда (или группы разрядов) сдвигового регистра. Таким образом, счетчик логических 0 служит детектором цепочек "0" заданной длины. При обнаружении такой цепочки корректируется код в сдвиговом регистре.

Счетчик логических 1 построен симметрично и устанавливается в нуль всякий раз, когда скремблированный сигнал данных SCRD = 0. Если SCRD = 1, то содержимое счетчика увеличивается на единицу по фронту сигнала СLK1. При накоплении заданного числа единиц (например, пяти) счетчик автоматически устанавливается в нулевое состояние и формирует импульс RESET установки в нуль некоторого разряда (или группы разрядов) сдвигового регистра. Счетчик логических 1 служит детектором цепочек "1" заданной длины.

Дескремблер построен аналогично и дополнительно содержит схему выделения синхросигнала CLK2 из скремблированного сигнала SCRD. Эта схема может быть выполнена на основе петли фазовой автоподстройки частоты PLL (Phase Locked Loop).

Рис. 22



Система передачи данных функционирует следующим образом. Источник данных формирует синхронный битовый поток SD и соответствующий синхросигнал CLKI. Этот поток проходит через логический элемент XOR2. На второй вход этого элемента поступает последовательность скремблирующих битов SCI. Суммарный (скремблированный) поток SCRD передается по линии и поступает в дескремблер.

После заполнения регистра RG2 информация в нем в точности совпадает с той, которая присутствует в регистре RGI. В дальнейшем все изменения информации в этих регистрах происходят синхронно, так как на их входы подается один и тот же сигнал. SCRD (разумеется, с учетом задержки передачи по линии связи). Благодаря этому, SC2 = SС1. Логический элемент XOR4 формирует сигнал принимаемых данных RD, который повторяет исходный сигнал SD. Это следует из того, что RD = SCRD SC2 =SCRD SС1 = SD SС1 SCI = SD.

Уточним роль счетчиков логических 0 и логических 1, о которых уже кратко упоминалось. Предположим, что эти счетчики исключены из схем скремблера и дескремблера. Схема остается работоспособной при условии, что поток SD не содержит некоторых опасных последовательностей сигналов. Рассмотрим эти последовательности.

При работе системы не исключено, что поступающие от источника данные SD таковы, что логический элемент XOR2 скремблера в М последовательных тактах сформирует сигнал логические 0 (М - разрядность сдвигового регистра). Тогда сдвиговый регистр RGI (а синхронно с ним и регистр RG2) заполнится нулевыми битами. Если после этого источник сигнала начнет передавать длинную последовательность логических 0, то на обоих входах логического элемента XOR2 будут постоянно присутствовать нулевые сигналы, сигнал SCRD также в течение длительного времени будет оставаться нулевым, что крайне нежелательно.

Аналогичная ситуация возможна и после случайного заполнения сдвигового регистра единичными битами. При последующей передаче длинной последовательности сигналов SD = 1 на выходе логического элемента XOR2 поддерживается сигнал логической 1, который в каждом такте записывается в регистр, подтверждая его состояние "Все единицы".

Введение счетчиков позволяет исключить возможность заполнения регистра RGI одинаковыми битами ("0" или"1"). Поэтому нет опасности фиксации уровня сигнала в линии при последующей выдаче источником данных длинной последовательности "0" или "1". Но это, к сожалению, не означает, что задача получения гарантированно изменяющегося сигнала SCRD решена "полностью и окончательно". Действительно, теоретически можно преднамеренно синтезировать сколь угодно длинную последовательность сигналов SD, совпадающую или противофазную последовательности сигналов SCl, какой бы сложной она ни была (ведь ее можно заранее вычислить, зная структуру скремблера и его начальное состояние). В результате такого синтеза получим неизменный сигнал SCRD на протяжении любого желаемого интервала времени. Точно так же можно было бы синтезировать периодический сигнал SCRD вида 010101... для создания максимального уровня перекрестных помех в соседних проводах многожильного кабеля (например, с целью тестирования системы). Но так как начальное состояние регистра RG1 источнику данных не известно, на практике такой синтез невозможен.

Вероятность случайного формирования нескремблируемых последовательностей битов источником данных зависит от разрядности скремблера и может быть небольшой, но с ней нельзя не считаться при проектировании телекоммуникационных устройств.

Синхронизация изолированных генераторов скремблера-дескремблера

В системе передачи данных, показанной на рис. 23, применены изолированные генераторы псевдослучайных битовых последовательностей. Их синхронизация осуществляется с использованием аппаратных и программных средств приемной стороны.

К этим средствам относятся мультиплексор MUX и программно-управляемый выход приемника данных, на котором формируется сигнал F. При нормальной работе системы приемник данных постоянно поддерживает на выходе сигнал F = 0. На выход мультиплексора транслируется сигнал Z2, генератор псевдослучайной битовой последовательности на основе регистра RG2 изолирован от внешних воздействий. Поэтому схема эквивалентна рассмотренной ранее (см. рис. 21). Предположим теперь, что в исходном состоянии дескремблер не синхронизирован со скремблером. Такая ситуация может возникнуть, например, после включения напряжения питания аппаратуры приемной стороны, после сбоя тактового генератора дескремблера из-за воздействия помех на линию связи или по иным причинам. В отсутствие синхронизации между скремблером и дескремблером содержимое регистров RG1 и RG2 не совпадает, поток принимаемых данных RD ошибочен и не совпадает с потоком передаваемых данных SD.

При обнаружении устойчивого хаотического потока данных RD (в котором нет обусловленного протоколом разделения на кадры и т.п.), приемник формирует сигнал F = 1. Вследствие этого на вход регистра RG2 транслируется сигнал скремблированных данных SCRD, как в схеме на рис. 20.



Рис. 23

Протокол обмена предусматривает пересылку данных в виде последовательности кадров. Группы обычных кадров перемежаются со служебными кадрами. Например, после группы из 63 обычных кадров следует один служебный. Он, в частности, содержит синхронизирующую последовательность из нулевых битов. При выдаче этих битов SD = 0) в скремблер элемент XOR1 выполняет функцию повторителя сигнала Z1. Поэтому в данном случае скремблированный сигнал SCRD представляет собой фрагмент "истинной" псевдослучайной битовой последовательности, в том смысле, что она не смешана с потоком произвольных данных и порождается только генератором скремблера.

Эта последовательность загружается в регистр RG, так как F = 1. После того как содержимое регистров RG1 и RG2 оказывается одинаковым, сигнал Z2 начинает повторять сигнал Z1. Синхронизация достигнута. После заполнения регистра RG2 на вход приемника данных подается непрерывная последовательность логических 0, так как RD = SD. После уверенного обнаружения последовательности логических 0 приемник формирует сигнал F = 0 и тем самым переключает генератор дескремблера в режим изолированной работы. Теперь синхронизация не только достигнута, но и "сохранена". Для гарантии окончания процесса установления синхронизации источник данных еще некоторое время продолжает выдачу последовательности логических 0, а затем приступает к передаче данных согласно принятому в системе протоколу.

9. Особенности кодирование и декодирование в FDDI

В распределенном интерфейсе передачи данных по ВОК функцию кодирования-декодирования выполняет уровень PHY (кодирующий данные, полученные от уровня MAC), которые затем направляются на уровень PMD. Уровень PHY также обрабатывает и обратный поток от PMD к MAC, рис. 24.

FDDI использует две последовательные системы кодирования: 4В/5В и NRZI - невозвращение к нулю с последующей инверсией на единицах [12].

Рис. 24

Рис. 25



Система кодирования данных 4В/5В.

Если в FDDI применить схему кодирования Token Ring или Ethernet, то на каждый полезный бит информации приходилось бы два передаваемых сигнальных бита (манчестерское кодирование), рис. 25, что потребовало бы посылать 200 миллионов сигналов в секунду для передачи со скоростью 100 Мбит/с. Поэтому в FDDI принята схема кодирования 4В/5В с меньшей избыточностью кода, которая преобразовывает каждые 4 бита данных в 5-битовые коды - символы, табл. 7. В результате, при скорости передачи данных 100 Мбит/с схема 4В/5В отправляет 125 миллионов сигналов в секунду (125 Мбод).

Заметим, что кодер 4В/5В обрабатывает группы битов (4 бита), соответственно декодер обрабатывает символы (5 битов). Следовательно, декодер должен выделять символы из непрерывного битового потока. Для этой цели, в частности, приемник синхронизируется с передатчиком на этапе приема.

Система кодирования NRZI.

После выполнения кодирования данных 4В/5В происходит дальнейшее, теперь уже побитовое, кодирование NRZI (см.рис.13, а, б). В этой схеме нулю входящей последовательности соответствует повторение уровня предыдущего элемента (сохранение состояния), а единице - энергетический переход в альтернативное состояние, рис. 26. Таким образом, чем больше единиц во входной последовательности, тем больше будет перепадов сигнала на выходе (выше эффективная частота в линии) и наоборот.

Преобразование NRZI, если его рассматривать отдельно, не очень эффективно. Напримep, если передаются только 0, то приемник на удаленном узле все это время не будет обнаруживать перепадов сигнала, что ухудшает синхронизацию приемника. Поскольку практически было бы невозможно предотвратить эту ситуацию (нельзя гарантировать, что в потоке данных от пользователя не будут появляться длинные последовательности нулей), дополнительное кодирование предшествует NRZI. Это кодирование должно гарантировать, что после него не будут встречаться большие последовательности нулей, независимо от того, какие данные передаются от пользователя. И именно эту функцию обеспечивает кодирование 4В/5В, которое, таким образом, помогает не только повысить помехоустойчивость передаваемой информации, но и решить проблему синхронизации. Природа кодирования 4В/5В такова, что в выходном битовом потоке никогда не встретится больше трех нулей.

Рис. 26

Заметим, что первый бит выходной последовательности не определен. Эта неопределенность, однако, не опасна, поскольку приемник срабатывает по перепаду входного сигнала отсутствие перепада означает 0, перепад - 1). Таким образом, в случае использования оптической среды связи, последовательность нулей на входе кодировщика NRZI, которых может быть максимум три, преобразуется либо в непрерывный световой сигнал, либо в полное его отсутствие. Процесс декодирования происходит в обратном порядке.

Символы кодирования. В табл. 7 представлен список 5-битовых символов, используемых в стандарте FDDI. Допустимо всего 32 возможных комбинации из 5 бит, из которых реально задействованы только 25 символов. По назначению они разбиваются на 4 группы [12]:

- Символы статуса линии (3) - Q, I, H. Эти символы сигнализируют о состоянии линии и распознаются оборудованием физического уровня (PHY). Группы этих символов используются на этапе установления связи между уровнями PHY соседних устройств. Символ I (Idle) передается в промежутках между передаваемыми кадрами с целью поддержки синхронизации приемных часов станций.

- Ограничители (4): начальные - J, К, L, конечный - Т. Начальный ограничитель L не используется в базовом стандарте FDDI и предназначается для FDDI-II.

Таблица 7

Десятичный код	Двоичное кодирование	Символ	Имя	Назначение
00 31 04	00000 11111 00100	Q I Н	QUIET IDLE HALT	Символ статуса линии
24 17 05 13	11000 10001 00101 01101	J К L Т		Начальный ограничитель - "" - - "" - Конечный ограничитель
07 25	00111 11001	R S	RESET SET	Контрольный индикатор - "" -
30 09 20 21 10 11 14 15 18 19 22 23 26 27 28 29	11110 01001 10100 10101 01010 01011 01110 01111 10010 10011 10110 10111 11010 11011 11100 11101	0 1 2 3 4 5 6 7 8 9 А В С D Е F		Символы данных 0000 (0) - "" - 0001 (1) - "" - 0010 (2) - "" - 0011 (3) - "" - 0100 (4) - "" - 0101 (5) - "" - 0110 (6) - "" - 0111 (7) - "" - 1000 (8) - "" - 1001 (9) - "" - 1010 (10-А) - "" - 1011 (11-В) - "" - 1100 (12-С) - "" - 1101 (13-D) - "" - 1110 (14-Е) - "" - 1111 (15-F)
01 02 03 06 08 12 16	00001 00010 00011 00110 01000 01100 10000	V V V V V V V	VIOLATION* VIOLATION VIOLATION VIOLATION VIOLATION VIOLATION VIOLATION	He передаются - "" - - "" - - "" - - "" - - "" - He передаются

*Символы VIОLATION (нарушение) при правильной работе сети не передаются, следовательно, прием такого символа может означать либо низкое качество линии (большой уровень ошибок, помех), либо неисправность соседней передающей станции.

- Контрольные индикаторы (2) - R, S.

- Символы данных (16). Эти символы не являются служебными и используются для кодирования данных.

Оставшиеся семь символов из 32 (см. табл. 7) не передаются - передача их нарушила бы рабочую длину кода и требования по балансу постоянной составляющей. Символы обычно объединяются в пары, так что общее число символов в кадре всегда четно и не превышает 9000.

Баланс постоянной составляющей. В FDDI, в силу особенностей кодирования, может наблюдаться эффект смещения постоянной составляющей от среднего значения. Отклонение постоянной составляющей (baseline wander) возникает, когда усредненное по какому-то промежутку времени значение переменного сигнала ненулевое. При манчестерском кодировании каждый входной бит представляется парой сигналов +1 и -1, таким образом сохраняется нулевой баланс по постоянному току. В стандарте FDDI совокупность кодирований 4В/5В и NRZ/NRZI не гарантирует нулевой баланс в выходной последовательности, но дает достаточно близкое значение к 0. В наихудшем случае допускается отклонение ±10%. Это важное свойство выходной последовательности должно учитываться при конструировании приемников.

Состояния линии. Во время процедуры установления соединения соседние станции обмениваются не отдельными символами, а достаточно длинными последовательностями символов, что повышает надежность взаимодействия. Эти последовательности называются состояниями линии (line states), обозначения и описания которых приведены в табл. 8.

Отметим, что кодирование NRZI символов состояний линии приводит к меандру - регулярным волнам с квадратными фронтами различной частоты. Максимальная частота имеет место при состоянии линии ILS - 62,5 МГц. Всего используется 4 состояния линии: QLS, MLS, HLS и ILS. Оставшиеся два - ALS и NLS - обозначают соответственно нормальный рабочий режим канала, сопровождающийся передачей данных, и плохую линию с большим уровнем помех.

10. Особенности кодирования при передаче по витой паре

Схему кодирования 4B/5B+NRZI нельзя применять к медной кабельной системе на основе неэкранированной витой пары UTP cat.5 из-за жестких требований по электромагнитному излучению и длине сегментов. В то же время, эта схема допустима при использования экранированной витой пары IBM тип 1 или 2 - SDDI. Поэтому спецификации уровня FDDI TP-PMD, главным образом, ориентированы на создание помехоустойчивого кода в линии на основе UTP cat. Рассмотрение работы уровня TP-PMD представляет определенный интерес, поскольку эти спецификации были использованы в стандарте Fast Ethernet (100Base-TX), популярном современном сетевом стандарте.



Таблица 8

Обозначение состояния	Описание	NRZI
QLS (quiet line state) MLS (master line state) HLS (halt line state) ILS (idle line state)	Состояние молчания, заключается в передаче 16 или 17 символов Q (Quiet) подряд - сигнала нет Состояние главного порта, заключается в передаче 8 или 9 пар символов H-Q (Halt и Quiet) - используется в процессе инициализации порта и для других функций Состояние останова заключается в передаче 16 или 17 символов Н (Halt) подряд - используется в процессе инициализации порта Состояние простоя, заключается в передаче 16 или 17 символов I (Idle) подряд - используется для поддержки синхронизации часов, в процессе инициализации и при нормальной работе сети для отделения кадров данных, указывает на наличие физического соединения, когда нет сетевой активности	Нет изменений в сигнале (0 Гц) Один переход на 10 бит (6,25 МГц) Два перехода на 10 бит (12,5 МГц) Десять переходов на 10 бит (62,5 МГц)
ALS (active line state) NLS (noise line state)	Состояние ALS - активно, при корректной передаче последовательностей кадров Состояние плохой линии - указывает на наличие большого уровня помех в линии, обычно происходит при приеме символов Violation	Случайная величина, зависит от данных пользователя Случайная величина, зависит от характера шума -

Для передачи сигнала no UTP cat.5 с целью уменьшения высокочастотной составляющей электромагнитного излучения и достижения максимального расстояния передачи (100 м), наряду со схемой NRZ/NRZI, дополнительно используется схема MLT-3 (см. рис.18). Также особенностью передачи по неэкранированной витой паре является наличие скремблера на передающей стороне (дескремблера на приемной), и подстраиваемого эквалайзера, который устанавливается на приемной стороне и предшествует дескремблеру. Скремблер устанавливается после кодера MLT-3, и предназначен для уменьшения величины пиков сигналов в энергетическом спектре. Эквалайзер устанавливается на приемной стороне и подстраиваясь под разную длину кабеля (преобразовывает сигнал к виду, приемлемому для дескремблера), рис. 27 (схема основных узлов уровня TP-PMD).

Рис. 27.

Схема кодирования MLT-3 (описана в спецификациях TP-PMD FDDI) реализует трехуровневый (см. рис. 17) выходной сигнала (+1, 0, -1) и аналогична схеме NRZI в том, что перепады уровня в выходном сигнале происходят только тогда, когда на вход поступает 1. Причем, направление перехода из нулевого состояния в положительное или отрицательное определяется предысторией: если последний переход в нулевое состояние был из положительного состояния, то по приходу 1 переход будет в отрицательное состояние, и наоборот, если последний переход в нулевое состояние был из отрицательного, то по приходу 1 переход будет произведен в положительное состояние.

Максимальное число перепадов на выходе кодера имеет место тогда, когда на вход подается последовательность из единиц. Но и в этом случае период волнового фронта будет 4 бита, что снижает частоты сигнала в линии в 4 раза, то есть 31,25 МГц (вместо 125 МГц) и позволяет приблизиться к требованиям передачи данных по неэкранированной витой паре.

Скремблер. Применение кодера MLT-3 само по себе еще не достаточно хорошее решение, чтобы удовлетворить требования радиочастотного электромагнитного излучения. Неэкранированная витая пара излучает значительно сильней экранированной витой пары, и, тем более, ОВ, особенно если передавать по, ней сигнал с полосой 100 Мбит/с. Главное назначение скремблера - уменьшение значений энергетических ликов в спектре излучения витой пары.

Скремблер устанавливается между кодерами NRZI и MLT-3. Он модифицирует последовательность битов после кодера 4В/5В, подмешивая псевдослучайный компонент (используется полиномиальная функция х¹¹ + х⁹), рис. 28. Этот компонент затем удаляется на приемной стороне при помощи дескремблера. Для того, чтобы можно было восстановить битовый поток на приемной стороне необходимо, чтобы скремблер и дескремблер были синхронизированы между собой. В стандарте FDDI синхронизация происходит при помощи последовательностей символов состояний линии (ILS, MLS, QLS, HLS), что создает определенный рисунок сигнала на приеме. По этому рисунку "запускается" дескремблер. Скремблер и дескремблер имеют совершенно одинаковый принцип действия и используют одно и тоже "затравочное" 11-битовое число. Таким образом, двойное применение скремблирования к биту потока восстанавливает прежнее значение.

Рис. 28

Эластичный буфер

Из-за помех, влажности, перепадов температуры, скачков напряжения, временной нестабильности кварцевого генератора, частота часов не может быть постоянной величиной. Поэтому существует разброс по частотам часов разных станций. Полное кольцо, включая сетевые станции и кабельные коммуникации, должно сохранять битовую длину с тем, что бы ни один бит не мог быть создан или уничтожен в логическом кольце. Иначе не сохранится или исказится информация. Для этой цели используются специальные средства стабилизации. Уровень PHY предусматривает два средства: эластичный буфер и функцию сглаживания (рис. 24).

Приемник имеет часы с подстраиваемой частотой, для чего использует такую стандартную технику, как фазовая подстройка колебаний генератора. Передатчик, напротив, использует часы с фиксированной частотой. Эластичный буфер, установленный на каждой станции, призван компенсировать разную скорость приема и передачи битов по сети, возникающую вследствие различия частот приемных и передающих часов. Установка буфера в среднее положение (заполняется только половина ячеек буфера - буфер работает на прием) наступает перед приходом кадра по преамбуле, которая предшествует кадру данных. Далее буфер начинает работать на прием и на передачу битов, поддерживая очередь FIFO (first in, first out -первым пришел, первым обслужен).

Часы передатчика стандартизованы со стабильностью ±0,005%. Эластичный буфер работает с битами символов до процедуры декодирования 4В/5В. Поэтому для передачи кадра максимальной длины 9000 символов (24500 байт, так как каждый байт данных представлен двумя 5-битовыми символами в потоке по физической линии связи) или 45000 бит без переполнения буфера достаточно выбрать буфер длиной 10 бит (450000,0000522 = 9, плюс 1 бит для четной полной длины), где один множитель 2 учитывает максимальный разброс частот двух часов 0,01%, а другой множитель 2 учитывает возможность дрейфа уровня заполнения буфера как в сторону заполнения, так и в сторону освобождения.

Буфер длиной в 10 бит вносит задержку при ретрансляции маркера и кадров, которая при скорости передачи 125 Мбод эквивалента 0,08 мкс. Однако, принимая во внимание дополнительные задержки, в частности, при передаче битов между регистрами, это число - так называемое латентное время станции - увеличивается, и обычно оценивается в 1 мкс [13].

Латентное время сети - это время, которое требуется маркеру, испущенному станцией, возвратиться обратно к этой станции, при условии, что ни одна из станций не захватывает маркер. Это время складывается из латентных времен на станциях и задержках на сегментах из-за конечной скорости распространения света.

Если станция передает (ретранслирует) несколько кадров, следующих друг за другое, она может не успевать переводить буфер в среднее положение до обработки следующего кадра. В этом случае процедура установки буфера в среднее положение сопровождается процессом увеличения или уменьшения длины преамбулы (которая первоначально, в момент испускания кадра станцией-отправителем, составляет 16 или более символов). В частности, если настроенная частота приемных часов меньше частоты передающих часов, то возможно увеличение длины преамбулы у последовательно принимаемых кадров, так чтобы выравнивалось среднее время приема и передачи. Таким образом, по мере продвижения кадра (маркера) по сети длина предшествующей преамбулы может варьироваться от своего начального значения как в сторону увеличения, так и в сторону уменьшения (начальное значение преамбулы маркера задается на этапе его инициализации).

Функция сглаживания

Кадры с длинной преамбулой снижают производительность сети, не внося других проблем. Но уменьшение длины преамбулы до нуля означало бы потерю информации в критической ситуации. Проблему решает специально встроенный в PHY элемент, выполняющий функцию сглаживания. Этот элемент проверяет длину преамбулы у всех приходящих кадров и, в зависимости от обстановки, вставляет или удаляет символы преамбулы с целью уменьшения разброса в длинах преамбул от их номинального значения в 16 символов. Расчеты, представленные техническим комитетом ANSI X3T9.5 на этапе разработки FDDI, показали, что выбранный алгоритм функции сглаживания в самом худшем случае обеспечивает вероятность потери кадра меньше, чем 10^-12, что в дальнейшем подтвердилось на практике при больших конфигурациях кольца.

Фильтр повторений

Фильтр повторений предотвращает распространение ошибочных кодов, в частности кодов нарушенного состояния линии VIOLATION, локализуя неисправный сегмент сети. В то же время, фильтр повторений позволяет распространяться неповрежденным или искаженным кадрам.

Пример 1. Допустим, что время распространения света в волокне соответствует величине 5 км/мкс, оценим латентное время кольца FDDI в следующих случаях: а) 2 км и 20 станций, б) 20 км и 200 станций, в) 100 км и 500 станций.

Латентное время сети (кольца FDDI) определяется как

T_L = T_p + NT_s,

где Т_p - полная задержка из-за конечной скорости распространения света, N - число станций, T_s - латентное время станции:

а) T_L =25 + 201 = 30 мкс (или 3000 бит);

б) T_L = 205 + 2001 = 300мкс (30000 бит);

в) Т_L = 1005+ 5001 = 1000мкс (100000 бит).

Заметим, что латентное время вычисляется в предположении, что активно только первичное кольцо - при наличии вторичного кольца латентное время может удвоится. К возрастанию латентного времени ведет подключение вторичных устройств к кольцу, например концентраторов SAC, или рабочих станций SAS, поскольку увеличивается путь движения маркера - длина логического кольца и число устройств сети. Предельное латентное время равно 2000 мкс, в случае свертывания кольца.



11. Выделение синхросигнала и данных из канала связи

Схема, показанная на рис. 29 [25], предназначена для выделения синхросигнала SYNC и данных DOUT из сигнала DIN, поступающего через приемник из линии. Предположим, что линейный сигнал представлен кодом NRZ. При этом допустим, что в коде NRZ максимальное число следующих подряд логических 0 или логических 1 не превышает, например, шести.

Рис. 29

Схема построена на основе двух сдвиговых регистров. Первый регистр D1 состоит из восьми включенных в "кольцо" D-триггеров с общими входами С синхронизации и объединенными входами LOAD управления асинхронной загрузкой. Циклический сдвиг кода в регистре Dl выполняется в отсутствие сигнала LOAD (LOAD = 0) по положительному фронту синхросигнала CLК от кварцевого генератора G.

...