Судовая система контроля под управлением микропроцессора I8080A

Размещено на http://www.allbest.ru/

КУРСОВАЯ РАБОТА

«Судовая система контроля под управлением микропроцессора I8080A»



Содержание

1. Задание на проектирование

2. Структурная схема, описание структурной схемы

3. Выбор элементов для принципиальной схемы

3.1 Микропроцессор Intel 8080A

3.2 Генератор тактовых импульсов

3.3 Системный контроллер

3.4 Регистр вектора прерывания

3.5 Буферы шины адреса

3.6 Микросхема БИС параллельного интерфейса I8255

3.7 Постоянное запоминающее устройство

3.8 Оперативное запоминающее устройство MSM5128

3.9 Аналого-цифровой преобразователь MAX1290

3.10 Первичные преобразователи входных сигналов

3.10.1 Преобразователь канала 0…10 мВ >5В

3.10.2 Преобразователь канала 0…100В >5В

3.10.3 Преобразователь каналов 0…5мА >5В

3.10.4 Входные дискретные сигналы

4. Алгоритм работы

5. Описание работы схемы

6. Программа

7. Спецификация

Список использованных источников



1. Задание на проектирование

Разработать судовую систему контроля, работающую

· под управлением микропроцессора I8080А;

· с АЦП разрядностью 12 бит;

· прием готовности АЦП - по прерыванию;

· мультиплексор - аналоговый;

· количество каналов измерения: 8, причем: вход 1,2 - постоянное напряжение 0…10мВ, вход 3,4 - 0…100В, входы 5,6 - постоянный ток 0…5 мА, частота высшей гармоники 10 Гц. Входы 7,8 - контакты с дребезгом.

Все аналоговые сигналы, введенные в систему, сравниваются программно с двумя порогами: предупредительной (95% от максимального значения сигнала) и аварийной (98%) сигнализации. В случае превышения порогов включается соответствующая сигнализация.



2. Структурная схема, описание структурной схемы

Структура микропроцессорной системы контроля предполагает наличие микропроцессора I8080; генератора тактовых импульсов, системного контроллера. Также в системе присутствует ПЗУ с программой, по которой работает система, и ОЗУ для организации стека Для вывода сигналов управления на АЦП, ввода цифрового кода от АЦП, ввода информации с контактов и вывод сигналов на светодиоды используется параллельный интерфейс. Аналоговый коммутатор нужен для переключения входных сигналов, а аналого-цифровой преобразователь для их оцифровывания.

3. Выбор элементов для принципиальной схемы

3.1 Микропроцессор Intel 8080A

A0 - A15: выводы шины адреса с тремя состояниями;

D0 - D7: двунаправленная шина данных с тремя состояниями, используемая для обмена информацией с памятью или устройствами ввода-вывода;

F1(22) и F2(15): входы для подачи тактовых сигналов от генератора тактовых импульсов;

RESET (12): вход по которому поступает сигнал на начальную установку микропроцессора; READY (23): сигнал на входе, информирующий МП о готовности данных на шине к вводу в микропроцессор; INT (14): вход, используемый для аппаратного запроса прерывания выполнения основной программы и перехода на выполнение подпрограммы обслуживания прерывания. Сигнал запроса прерывания не воспринимается МП при нулевом состоянии триггера прерывания;

DBIN (17): выход указывающий на готовность МП к приему (чтению) данных;

WR (18): выход, указывающий, что данные выданы МП и могут записаны в память или переданы устройству вывода;

SYNC (19): выход, на котором МП формирует сигнал синхронизации в начале каждого машинного цикла выполнения команды.

HOLD (13): захват шин, вход сигнала запроса адресной шины и шины данных МП (запрос на прямой доступ к памяти). Появление логической единицы на входе переводит МП после окончания следующие условия: центральный процессор находится в состоянии "Останов" или выполняется машинный такт Т или такт ожидания Т_w и сигнал готовности RDY=1. При переходе в состояние "Захват" выходы шины адреса и шины данных микропроцессора переводятся в высокоомное состояние.

HLDA (21): подтверждение захвата шин, выход сигнала, указывающего на то, что выходы шины адреса и шины данных микропроцессора перешли в высокоомное состояние и внешние устройства могут управлять магистралью микро-ЭВМ.

INTA (16): выход сигнала, указывающего состояние внутреннего триггера разрешения прерывания. Если INTA=0, прерывания запрещены. INTA=1 указывает на разрешение прерываний. При подтверждении прерывания триггер разрешения прерывания автоматически устанавливается в нулевое состояние.

WAIT (24): выход сигнала, указывающего на то, что МП находится в состоянии "Ожидание" (ожидание готовности внешнего устройства или памяти, к обмену данных).

Микропроцессор I8080 представляет собой параллельный 8-разрядный однокристальный МП с фиксированной системой команд. МП выполнен в виде одной БИС с высокой степенью интеграции по n-канальной МОП-технологии. МП состоит из следующих основных функциональных блоков: арифметическо-логического устройства, блока регистров, блока регистра команд, блока управления и синхронизации, буферных регистров данных и адреса и внутренней магистрали данных.

Арифметическо-логическое устройство (АЛУ) выполняет основные арифметические и логические операции по обработке данных, представленных в двоичном и двоично-десятичном кодах, а такте операции сдвига. АЛУ состоит из комбинационного и схемы десятичной коррекции. Комбинационный 8-разрядный сумматор с последовательным переносом предназначен для выполнения арифметических и логических операций над двоичными 8-разрядными числами.

Схема десятичной коррекции позволяет привести результат операция над двоично-десятичными числами, выполняемой двоичным сумматором, к представлений в двоично-десятичном коде.

8-разрядный регистр результата (аккумулятор) предназначен для приема одного из операндов и хранения результата, полученного при выполнении комбинационным сумматором арифметических или логических операций. Наличие аккумулятора исключает необходимость использования внутренней шины для обмена данными между АЛУ и сверхоперативной памятью во время выполнения арифметических и логических операций.

8-разрядный буферный регистр предназначен для приема и хранения операндов на время выполнения операций в арифметико-логическом устройстве.

Регистр признаков используется для индикации результата операции в АЛУ. Он состоит из триггеров переноса, знака, нуля, вспомогательного переноса, переполнения и четности.

Блок регистров обеспечивает обмен информацией между различными функциональными узлами микропроцессора в процессе выполнения программы. Он состоит из регистров общего назначения, указателя стека, счетчика команд, схемы инкремента/декремента, мультиплексора и селектора.

Шесть 8-разрядных регистров общего назначения В,С,D,Е,Н,L в зависимости от типа выполняемой команды используются индивидуально для хранения подлежащих обработке в АЛУ информационных слов и результатов обработки, или парами для хранения 16-разрядного адреса операнда. Эти регистры обеспечивают быстрый доступ к хранящимся в них операндам и поэтому их часто называют сверхоперативной памятью.

Два 8-разрядных регистра W и Z, предназначены для приема и временного хранения второго и третьего байтов команд переходов, передаваемых с внутренней шины данных микропроцессора в счетчик команд. Эта пара регистров является недоступной для программиста.

16-разрядный счетчик команд предназначен для приема и хранения текущего адреса команд.

Схема инкремента/декремента представляет собой схему быстрого переноса-заема и служит для автоматического увеличения или уменьшения на 1 содержимого отдельных 8-разрядпых или 16-разрядных регистров общего назначения.

16-разрядный регистр - указатель стека используется для приема и хранения адреса ячейки стека, к которой было последнее обращение. Указатель стека позволяет непосредственно адресовать основную память емкостью 64 Кбайт, что делает возможной работу с подпрограммами и прерываниями любой глубины.

Мультиплексор обеспечивает возможность двунаправленного обмена внутренней шиной данных микропроцессора и блоков регистров, причем выбор внутренних регистров блока осуществляется селектором.

Блок регистра команд состоит из регистра и дешифратора команд.

Регистр команд предназначен для приема кода команд, поступающего в микропроцессор, и хранения его во время выполнения команды.

Дешифратор команды осуществляет дешифрирование кода операции и обеспечивает управление машинным циклом.

Блок управления и синхронизации, координирует работу различных внутренних функциональных блоков микропроцессора и вырабатывает внешние сигналы управления, необходимые для синхронизации работы МП с другими элементами микро-ЭВМ.

16-разрядный буферный регистр адреса и 8-разрядный буферный регистр данных представляют собой выходные формирователи с тремя устойчивыми состояниями и обеспечивают соответственно выдачу 16-разрядяого адреса на внешнюю шину адреса и двунаправленный обмен данными между внутренней шиной данных микропроцессора и его внешней шиной данных.

Внутренняя магистраль данных предназначена для обмена информацией между различными функциональными узлами внутри микропроцессора.

3.2 Генератор тактовых импульсов

1 - выход сброса RESET

2 - вход сброса RESIN

3 - вход готовности RDYIN

4 - выход готовности READY

5 - вход синхронизации SYNC

6 - ТТЛ тактовый выход второй фазы F₂ТТЛ

7 - выход строба - состояния STB

8 - общий

9 - 12 Б

10 - тактовый выход второй фазы F₂

11 - тактовый выход первой фазы F₁

12 - выход генератора гармонических сигналов OSC

13 - вход колебательного контура

14 - вход кварцевого резонатора

15 - вход кварцевого резонатора

16 - 5В

Для микропроцессора 8080 требуются две высоковольтные (12В) последовательности тактовых импульсов. Эти последовательности условно называют фаза 1 и фаза 2.

3.3 Системный контроллер

Системный контроллер - микросхема 8228 микропроцессорного комплекта I8080, необходим для буферирования шины данных и демультиплексирования сигналов управления.

Назначение выводов:

22 - Разрешение работы шин, сигнал Н-уровня, устанавливающий все выходы в высокоимпедансное состояние ;

23 - подтверждение прерывания, сигнал L-уровня, используемый для стробирования ввода адреса подпрограммы обслуживания прерывания;

28 - напряжение питания (+5В);

8,21,19,6,10,12,17,17 - входы/выходы данных со стороны МП;

1 - строб состояния от ГТИ;

4 - вход сигнала «приём» (чтение) от МП;

3 - вход сигнала «выдача» (запись) от МП;

2 - вход сигнала подтверждение «захвата» (ПДП) от МП;

7,20,18,5,9,11,16,13 - входы/выходы информационной системной шины;

24 - чтение памяти;

26 - запись в память;

25 - чтение с УВВ;

27 - запись в УВВ.

Вход микропроцессора I8080, на который на который может подать запрос на прерывание до 8 устройств, имеет обозначение INTR. Соответствие между именами, разрядами слова данных и адресами памяти векторов рестарта:

Вектор рестарта Разряды слова данных Адрес памяти

Имя D D

RST 1 1 0 0 0 1 1 1 0

RST 1 1 0 0 1 1 1 1 8

RST 1 1 0 1 0 1 1 1 10

RST 1 1 0 1 1 1 1 1 18

RST 1 1 1 0 0 1 1 1 20

RST 1 1 1 0 1 1 1 1 28

RST 1 1 1 1 0 1 1 1 30

RST 1 1 1 1 1 1 1 1 38

Сигнал подтверждения прерывания INTA является сигналом разрешения подачи вектора рестарта на шину данных. Когда подается сигнал подтверждения прерывания INTA, т.е. когда на выводе уровень напряжения понижается, вектор рестарта подается на шину данных и микропроцессор начинает программу обработки прерывания, соответствующую полученному вектору рестарта.

3.4 Регистр вектора прерывания

Для задания вектора рестарта в курсовой работе используется микросхема CD4034A -- 8-разрядный, двунаправленный шинный регистр со входами и выходами как параллельными, так и последовательными. Регистр имеет: последовательный вход данных S1, тактовый вход С, вход ЕА разрешения линиям А, входы переключения асинхронного и синхронного режимов А/S, а также параллельного и последовательного -- Р/S. Имеется также вход управления А/В, на который подается сигнал, разрешающий прием данных от 8-разрядных шин А или В. Каждый из восьми разрядов регистра имеет два двунаправленных входа-выхода данных (всего 16), В зависимости от сигнала на входе А/В выбираются для работы с данными 8 линий А или 8 линий В.

Параллельная работа регистра разрешается, если на вход Р/S подано напряжение высокого уровня. В регистр данные при этом поступают синхронно с положительным тактовым перепадом, если на входе переключения режимов асинхронного и синхронного А/S присутствует напряжение низкого уровня. Если на входе А/S напряжение высокого логического уровня, режим приема становится синхронным и не зависит от тактовых перепадов.

Вход переключения шин А/В меняет назначение линий А и В. Если на входе А/В -- напряжение высокого уровня, линии А становятся входами, линии В -- выходами регистра. Подав на вход А/В напряжение низкого уровня, меняем направление потока параллельных данных: они будут приниматься линиями В, а линии А станут выходами. Пользуясь входом ЕА разрешения линиям А, можно питать данными от одной шины несколько регистров К561ИР6. Линии А будут подключены (разрешены), если на вход ЕА подано напряжение высокого уровня. Данные в регистре зафиксируются, если сигнал на входе А/В будет высокого, а на входе ЕА -- низкого уровня. Для задания вектора RST потребуется подключить регистр таким образом: на входы В0 -В7 поданы сигналы 11010111, и, соответственно, подпрограмма обработки прерывания должна начинаться с адреса 0010 (Н). Сигналы с выходов А0 - А7 подаются на шину данных для ввода вектора

микропроцессорный система схема контроллер

3.5 Буферы шины адреса

Микросхемы IC8286 -- двунаправленные 8-миразрядные шинные формирователи, предназначенные для обмена данными между МП и системной шиной. МС с тремя состояниями на выходе и тремя на входе.

Назначение выводов:

А0…А7 -- вход/выход информационной шины.

ОЕ -- вход разрешения передачи (управление 3-м состоянием).

Т -- выбор направления передачи

В0…В7 --информационная шина.

U_CC -- 5 В 5%

GND -- общий провод.

ОЕ = 0; T = 1 -- направление передачи A B

ОЕ = 0; T = 0 -- направление передачи B A

ОЕ = 1; T = * -- на выводах А, В -- 3-е состояние

3.6 Микросхема БИС параллельного интерфейса I8255

В состав БИС входят: двунаправленный 8-разрядный буфер данных, связывающий ППИ с системной шиной данных; блок управления записью-чтением, обеспечивающий управление внешними и внутренними передачами данными, управляющих слов и информации о состоянии; три 8-разрядных канала ввода-вывода (А, В, С), причём порт С разделён на две секции по 4 разряда для обмена информацией с внешними устройствами; схема управления группой А, вырабатывающая сигналы управления каналом А и старшими разрядами канала С [PC (7-4)]; схема управления группой В и младшими разрядами канала с [РС(3-0)].

Назначение выводов:

27…34 D(0-7) вход/выход данных

5 RD Чтение; 1-уровень разрешает считывание информации из регистра, адресуемого по входам А0; А1 на шину D(0-7)

36 WR Запись; 0-уровень сигнала разрешает запись информации с шины D(0-7) в регистр ППИ адресуемый по входам А0; А1

9;8 А0; А1 Входы для адресации внутренних регистров ППИ

35 RESET Сброс; 1-уровень сигнала обнуляет регистр управляющего слова и устанавливает все нормы в режиме ввода.

6 CS Выбор микросхемы; 0-уровень сигнала подключает ППИ к системной шине.

37…40; 1…4 РА(0-7) Вход/выход канала А

18…25 РВ(0-7) Вход/выход канала В

10…16 РС(0-7) Вход/выход канала С

26 U_CC = 5В Напряжение питания

7 GND Общий провод

Сигналы управления работой ППИ подаются на блок RWCU и вместе с адресными входами A0, A1 задают вид операции, выполняемой БИС, как указано в таблице:

Режим работы каждого из каналов ППИ программируется с помощью управляющего слова. Управляющее слово может задать один из трех режимов: основной режим ввода/вывода (режим 0), стробируемый ввод/вывод (режим 1), режим двунаправленной передачи информации (режим 2). Одним управляющим словом можно установить различные режимы работы для каждого из каналов в соответствии с форматом управляющего слова:

Канал A может работать в одном из трех режимов, канал B - в режимах 0 и 1. Канал C может быть использован для передачи данных только в режиме 0, а в остальных режимах он служит для передачи управляющих сигналов, сопровождающих процесс обмена по каналам A и B.

Разряд D7 управляющего слова определяет либо установку режимов работы каналов (D7=1), либо работу ППИ в режиме сброса/установки отдельных разрядов канала C (D7=0). При поразрядном управлении каналом C разряды D3-D1 определяют номер модифицируемого разряда; разряд D0 задает сброс (D0=0) или установку (D0=1) модифицируемого разряда; разряды D6-D4 не используются.

Сброс/установку разрядов канала С можно использовать для выработки сигналов запроса прерывания от ППИ. Для каждого из каналов A и B в ППИ имеется триггер разрешения прерывания, установка/сброс которого осуществляется управляющим словом установки/сброса отдельного разряда канала C. Если триггер разрешения прерывания соответствующего канала установлен (INTE=1), то ППИ может сформировать сигнал запроса прерывания при готовности внешнего устройства к вводу или выводу.

Режим 0 применяется при синхронном обмене или при программной организации асинхронного обмена. Микросхема может рассматриваться в этом режиме, как устройство, состоящее из четырех портов (два 8-разрядных и два 4-разрядных), независимо настраиваемых на ввод или вывод. Вывод информации осуществляется по команде OUT микропроцессора с фиксацией выводимой информации в регистрах каналов, а ввод - по команде IN без запоминания информации.

Режим 1 обеспечивает стробируемый однонаправленный обмен информацией с внешним устройством. Передача данных производится по каналам A и B, а линии канала C управляют передачей. Работу канала в режиме 1 сопровождают три управляющих сигнала. Если один из каналов запрограммировать на режим 1, то остальные 13 интерфейсных линий можно использовать в режиме 0. Если оба канала запрограммированы на режим 1, то оставшиеся две интерфейсные линии канала C могут быть настроены на ввод или вывод.

В режиме 1 для ввода информации используются следующие управляющие сигналы:

строб приема (STB) - входной сигнал, формируемый внешним устройством; указывает на готовность ВУ к вводу информации;

подтверждение приема (IBF) - выходной сигнал ППИ, сообщающий ВУ об окончании приема данных в канал; формируется по спаду STB;

запрос прерывания (INTR) - выходной сигнал ППИ, информирующий МП о завершении приема информации в канале; H-уровень сигнала устанавливается при STB=1, IBF=1 и INTE=1; сбрасывается спадом сигнала RD.

Для операции ввода управления сигналом INTE канала A осуществляется по линии PC4, а канала B - по линии PC2.

Для вывода информации в режиме 1 используется следующие управляющие сигналы:

строб записи (OBF) - выходной сигнал, указывающий внешнему устройству о готовности к выводу; формируется по фронту сигнала WR;

подтверждение записи (ACK) - входной сигнал от внешнего устройства, подтверждающий прием информации из ППИ;

запрос прерывания (INTR) - выходной сигнал ППИ, информирующий МП о завершении операции вывода информации; H-уровень сигнала устанавливается по фронту сигнала ACK при OBF=1 и INTR=1; сбрасывается спадом сигнала WR;

Для операции вывода управление сигналом INTE канала A осуществляется по линии PC6, а канала B - по линии PC2.

Режим 2 обеспечивает двунаправленную передачу информации по каналу A к внешнему устройству и обратно. Процесс обмена сопровождают пять управляющих сигналов, подаваемых по линиям PC7-PC3. Оставшиеся 11 интерфейсных линий могут настраиваться на режим 0 или режим 1.

В данном случае, параллельный программируемый интерфейс управляющим словом настраивается на работу в режиме «0», порт А должен вводить цифровой код от АЦП, порт C вводить информацию от контактов, а порт В выводить сигналы на светодиоды и сигналы управления АЦП. Полученное управляющее слово 10011001 (В) = 99 (Н).

3.7 Постоянное запоминающее устройство

Для применения в разрабатываемом микропроцессорном блоке возможно использовать ПЗУ с ультрафиолетовым стиранием типа AM 2716, основные параметры и условно-графическое обозначение:



Ток потребления, мА:

ICC 100

IWE 5

Выходное напряжение низкого уровня

при IOL=1,6 мА UOL, В 0,45

Выходное напряжение высокого уровня

при IOH=200 мкА UOH, В 2,4

Время выборки адреса, tAA, нс 450

Число циклов программирования NC 100

Время хранения информации, ч:

при включенном питании tH1 25000

при выключенном питании tH2 25000

Напряжение питания, В

UCC1 50,25

UCC2 120,6

Емкость, Кбит (Кбайт) 16 (2)

Организация (словЧразрядов) 2048Ч8

Микросхемы серии К573 имеют ряд особенностей:

Информация считывается в том же коде, в каком записывается. Выводы микросхем могут находиться в трех состояниях: с низким уровнем напряжения, с высоким уровнем напряжения, и высокоимпендансном состоянии.

Назначение выводов AM2716:

1...8, 19, 22, 23 -- адресные входы

9,10,11,13,14,15,16,17 -- вход выход данных

21 -- напряжение программирования

12 -- общий

24 -- напряжение питания

20 -- разрешение по выходу

18 -- выбор микросхемы

Таблица истинности микросхемы AM2716

WR/RD	OE	UПР	A0…A10	DIO0…DIO7	Режим работы
1	Х	UCC	X	Roff	Хранение
1	1	25В	A	Входные данные в прямом коде	Программирование
0	0	25В	A	Выходные данные в прямом коде	Контроль после программирования
0	0	UC	A	Выходные данные в прямом коде	Считывание

3.8 Оперативное запоминающее устройство MSM5128

Оперативное запоминающее устройство применяется в данной системе для создания стека, поскольку по заданию приём готовности происходит по прерыванию. Для MSM5128 время выборки составляет не более 400 нс; потребляемая мощность в режиме хранения не более 11 мВт.

Назначение выводов:

1-8,19,22,23 - Адресные входы (А7-А0, А10, А9, А8);

9-11, 13-17 - Входы/выходы данных (DIO₀ - DIO₇);

20, 18 - Выбор микросхемы ( );

21 - Запись/считывание ();

24,12 - Напряжение питания, общий (V_CC, 0B)

Таблица истинности микросхемы MSM5128

3.9 Аналого-цифровой преобразователь MAX1290

MAX1290 400ksps, +5V, 8-канальный, 12-разрядный АЦП

Отличительные особенности:

· 12-ти разрядное разрешение, линейность 0.5 LSB (младшего значащего разряда)

· Однополярное питание +5 В

· Регулируемый пользователем, логический уровень (от +2.7 В до + 5.5 В)

· Встроенный +2.5 В источник опорного напряжения (ИОН)

· Программно-конфигурируемый аналоговый входной мультиплексор: 4-х канальный, с одиночными сигналами

· Программно-конфигурируемые униполярные/ биполярные аналоговые входы

· Низкий потребляемый ток

· Встроенная система выборки/ фиксации с полосой полного сигнала 6 МГц

· Параллельный интерфейс, шириной в байт (8+4)

Экономичный, 12-ти разрядный, аналого-цифровой преобразователь MAX1290 использует преобразование с последовательным приближением, имеет встроенную функцию автоотключения, малое время включения (2 мкс), встроенный тактовый генератор, +2.5 В источник опорного напряжения (ИОН), и быстродействующий, параллельный интерфейс, шириной в байт. ИС имеет однополярное напряжение питания +5В аналоговой части, и отдельный вывод питания цифровой части VLOGIC , позволяющий им непосредственно подключаться к источникам питания, с напряжениями от +2.7 В до +5.5 В.

Энергопотребление ИС составляет 10 мВт (V_DD= VLOGIC), при максимальной скорости дискретизации 400 К выборок/с. Два режима пониженного энергопотребления с программным управлением позволяют ИС MAX1290 отключаться в промежутках между преобразованиями. Обращение к параллельному интерфейсу переводит их в рабочий режим. Данный алгоритм позволяет снижать энергопотребление ниже 10 мкА, при пониженных скоростях дискретизации.

Назначение выводов:

22-15 - входные аналоговые каналы (CN0-IN&);

12 - активным нулём разрешение ввода выбранного сигнала (WR);

9-2 - мультиплексированные выходы для цифрового кода (D0/D8 - D3/D11 и D4-D7);

1 -управление мультиплексированием «0» - младший байт, «1» - старшая тетрада (HBEN);

10 -активным нулевым уровнем сигнализирует об окончании процесса преобразования (INT);

11 - активным нулём разрешение считывания цифрового кода (RD);

14 - активным нулём выбор микросхемы (CS);

13 - внешний тактовый сигнал;

Выбранный АЦП используется в однополярном режиме.



Исходя из диапазона входного напряжения, рассчитываются величины уставок аварийной и предупредительной сигнализации.

Для аварийной (98% ) сигнализации уставка:

Для предупредительной (95%) сигнализации уставка:

3.10 Первичные преобразователи входных сигналов

Так как используемый АЦП принимает входной сигнал в диапазоне 0…5В, задача первичных преобразователей заключается в преобразовании заданных уровней в уровень 5В.



3.10.1 Преобразователь канала 0…10 мВ >5В

Для обеспечения необходимого коэффициента усиления, номинал резистора R ₂ выбирается из стандартного ряда равным 500 кОм±5%, тогда:

Следовательно, номинал резистора R₁ выбирается из стандартного ряда равным 1 кОм ± 5%.

Для подключения 2-х каналов в схеме используется сдвоенный операционный усилитель - микросхема AD8532 фирмы Analog Devices.

3.10.2 Преобразователь канала 0…100В >5В

Для расчета делителя напряжения 100В>5В, номинал резистора R ₄ выбирается из стандартного ряда равным 620 Ом±5%

Следовательно, номинал резистора R₃ выбирается из стандартного ряда равным 12 кОм ± 5%

3.10.3 Преобразователь каналов 0…5мА >5В

Для данной схемы преобразователя ток-напряжение, справедливо выражение:

Значение сопротивления резистора R₅ , определяется согласно заданным параметрам: U_вых=5В и I_вх=5мА. Приняв

R₆=R₇=1кОм,

Для подключения каналов в схеме используется сдвоенный операционный усилитель - микросхема AD8532 фирмы Analog Devices.

3.10.4 Входные дискретные сигналы

Согласно условию необходимо использовать асинхронный RS триггер на элементах «И - НЕ» для борьбы с дребезгом (отходом) контакта. После замыкания контакта выходы реагируют соответствующим образом, в зависимости от того на какой из входов R или S был подан активный ноль, т.е. замкнут контакт. В случае отскока (дребезга) на входы триггера подаются единичные уровни и, поскольку это является режимом хранения, состояние выходов не меняется, т.е. дребезг контакта не влияет на работу цифровой схемы на выходе триггера.

Контакты подключаются к параллельному порту через микросхемы RS-триггеров 74279, содержащие по четыре RS-триггера с инверсными входами.



4. Схема алгоритма

Размещено на http://www.allbest.ru/

Размещено на http://www.allbest.ru/



5. Описание работы схемы

В представленной схеме шесть входных аналоговых сигналов подаются на каналы коммутатора, встроенного в АЦП и переключающегося автоматически с определённой частотой. Сигналом WR нулевого уровня подаваемым на АЦП через РВ₁ разрешается ввод аналогового сигнала на преобразование. По завершению преобразования, сигнал готовности цифрового кода принимается, согласно заданию на вход INT микропроцессора. Двенадцатиразрядный цифровой код, соответствующий аналоговому напряжению на выбранном канале вводится в микропроцессор через порт A микросхемы параллельного интерфейса в мультиплексном режиме при наличии активного сигнала разрешения считывания. Младший байт вводится после вывода в РВ₂ сигнала HBEN нулевого уровня, а тетрада старших разрядов после вывода сигнала HBEN единичного уровня. После сравнения введённого цифрового кода с заданными уставками, аварийной и предупредительной, в случае «больше или равно», выводится сигнал на соответствующий светодиод. Сигналы на светодиоды выводятся соответственно через РВ₄ - аварийная сигнализация и РВ₃ - предупредительная сигнализация. После опроса аналоговых каналов осуществляется опрос контактных датчиков с выводом сигнала на соответствующий светодиод, в случае замыкания контакта.



6. Программа

0000	BEGIN:	LXI H, 0FAD	21	;задание аварийной уставки
0001			0F
0002			AD
0003		MVI C, 32	0E	;задание младшего байта предупредительной уставки
0004			32
0005		MVI B, 05	05	;инициализация счётчика каналов
0006			06
0007		MVI A, 99	3E	; загрузка управляющего слова для ППИ
0008			99
0009		OUT, RCW	D3
000А			03
000В	M0:	MVI A, 01	3E	;вывод сигнала активирующего ввод аналогового сигнала для начала преобразования
000С			01
000D		OUT, 01	D3
000E			01
000F		HLT	76	;ожидание прерывания по входу INT
0010	INT:	MVI A, 02	3E	;вывод сигналов разрешения считывания и мультиплексирования младшего байта
0011			02
0012		OUT, 01	D3
0013			01
0014		IN A	DB	;ввод младшего байта цифрового кода и сохранение в регистре Е
0015			00
0016		MOV Е, A	5F
0017		MVI A, 06	3E	;вывод сигналов разрешения считывания и мультиплексирования старшей тетрады
0018			06
0019		OUT, 01	D3
001A			01
001B		IN А	DB	;ввод старшей тетрады цифрового кода
001C			00
001D		ANI A, OF	E6	;обнуление неиспользуемых разрядов и сохранение старших бит в регистре D
001E			0F
001F		MOV D, A	57
0020		CMP H	BC	;сравнение старшей тетрады введенного кода со старшими разрядами уставки и, если меньше, переход на декремент счётчика
0021		JC M 3	DA
0022			3F
0023			00
0024		MVI A, 13	3E	;загрузка маски и вывод на аварийную индикацию, если больше
0025			13
0026		OUT B	D3
0027			01
0028		MOV A, D	7A	;сравнение старших бит для выяснения равенства и, если не равно, переход на сравнение с предупредительной
0029		CMP B	B8
002A		JNZ M2	C2
002B			36
002C			00
002D		MOV A, E	7B	;в случае равенства старших бит, сравнение младшего байта цифрового кода с младшим байтом аварийной уставки и, если меньше, переход на сравнение с предупредительной
002E		CMP L	BD
002F		JC M2:	DA
0030			36
0031			00
0032		MVI A, 13	3E	;загрузка маски и вывод на аварийную индикацию, если равно
0033			13
0034		OUT B	D3
0035			01
0036	M2:	MOV A, C	79	;сравнение младшего байта цифрового кода с младшим байтом предупредительной уставки и, если меньше, переход на декремент счётчика
0037		CMP L	BD
0038		JC M3	DA
0039			3F
003A			00
003B		MVI A, 0B	3E	;загрузка маски и вывод на предупредительную индикацию, если больше или равно
003C			0B
003D		OUT B	D3
003E			01
003F	M3:	DCR B	05	;декремент счётчика каналов и переход к опросу следующего, если в счётчике не минус
0040		JNC M0	D2
0041			0B
0042			00
0043		IN C	DB	;опрос контакта в РС7 и переход к опросу следующего, если не замкнут
0044			02
0045		RAL	17
0046		JC M4	DA
0047			4D
0048			00
0049		MVI A, 83	3E	;загрузка маски индикации и вывод на зажигание светодиода в РВ7 , если контакт замкнут
004А			83
004В		OUT B	D3
004C			01
004D	М4:	IN C	DB	;опрос контакта в РС6 и переход к временной задержке, если не замкнут
004E			02
004F		RAL	17
0050		RAL	17
0051		JC M5	DA
0052			58
0053			00
0054		MVI A, 43	3E	;загрузка маски индикации и вывод на зажигание светодиода в РВ6 , если контакт замкнут
0055			43
0056		OUT B	D3
0057			01
0058	M5:	MVI A, FF	3E	;временная задержка для возможности просмотра индикации
0059			FF
005A	M6:	NOP	00
005B		NOP	00
………………………………………………………………………………………………..
07F7		NOP	00	MVI A, v (7 тактов) - 2,1 мкс NOP (4 такта) * 1955 =2346 мкс DCR A (5 тактов) - 1,5 мкс JNZ ad (10 тактов) - 3 мкс Delay=2,1+255(1,2*1955+1,5+3)=599380мкс
07F8		NOP	00
07F9		DCR A	3D
07FA		JNZ M6	C2
07FB			5A
07FC			00
07FD		JMP M0	C3	;переход к опросу аналоговых датчиков
07FE			0В
07FF			00



7. Спецификация

Поз. обозначение	Наименование	Кол-во
микросхемы
DD1	I8080	1
DD2.1;DD2.2	IC8286	2
DD3	AM 2716	1
DD4	I8255	1
DD5	I8228	1
DD6	MAX1290	1
DD7.1;DD7.2;	AD8532	2
DD8	SN74279	1
DD9	I8224	1
DD10	CD4034A	1
DD11	MSM5128	1
резисторы
R1,R6,R7	С-1-4-0,25 1кОм	6
R2	С-1-4-0,25 500кОм	2
R3	С-1-4-0,25 12кОм	2
R4	С-1-4-0,25 520Ом	2
R5	С-1-4-0,25 500Ом	2
R8	С-1-4-0,25 300Ом	4
R9,R10	С-1-4-0,25 10кОм	10
конденсаторы
C1	G104	1
светодиоды
VD2	АЛ307КМ	красный
VD1;VD3;VD4	АЛ307ЕМ	жёлтые
Кварцевый резонатор
ZQ1	HC-49S-27 МГц	1



Список использованных источников

1. Коффрон Дж. Технические средства микропроцессорных систем. Практический курс: пер. с англ. - М.: Мир, 1983

2. Шевкопляс Б.В. Микропроцессорные структуры. Инженерные решения: справочник. - М.: Радио и связь, 1990

3. Микропроцессоры и микроЭВМ в системах автоматического управления: справочник /под ред. С.Т. Хвоща. - Л.: Машиностроение, 1987.-640 с.

4. http://azp.ucoz.ru/

5. http://www.inp.nsk.su/~kozak/kn590/knh00.htm

6. http://www.ntlib.chat.ru/index.htm

7. http://www.analog.com/en/index.html

8. http://www.gaw.ru/html.cgi/txt/ic/Maxim/adc/

Размещено на Allbest.ru

...