Разработка макета устройства формирования сетки несущих частот на отечественном синтезаторе

Размещено на http://www.allbest.ru/

Размещено на http://www.allbest.ru/

Федеральное государственное бюджетное образовательное учреждение высшего образования «Московский технологический университет»

Дипломный проект



Оглавление

Введение

1. Техническое задание

1.1 Основание для разработки

1.2 Источники разработки

1.3 Технические требования

1.4 Конструктивно - технологические требования

1.5 Требования к надежности

2. Обзор существующих способов генерации сетки частот

2.1 Обзор методов формирования спектра радиосигнала

2.2 Обзор современных систем ФАПЧ

2.3 Принцип работы сигма-дельта модулятора (СДМ)

3. Средства для разработки макета

3.1 Синтезатор 1508пл9т

3.2 Отладочная плата синтезатора 1508ПЛ9Т

3.3 Другие средства

4. Разработка макета

4.1 Анализ проектируемого модулятора MSK сигнала

4.2 Техническая реализация макета

4.3 Разработка программы управления синтезатором 1508ПЛ9Т

4.4 Проверка программы

5. Исселодование различных режимов и анализ результатов

5.1 Целочисленный режим

5.2 Дробный режим, частота ФД 100 мгц

5.3 Целочисленный режим с гетеродинированием

5.4 Анализ результатов

5.5 Сравнение шумовых характеристик синтезатора с аналогами

6. Экологичность и безопасность проекта

6.1 Поражение электрическим током. Характер воздействия токов на человека

6.2 Критерии электробезопасности и их параметры

6.3 Организационные мероприятия по обеспечению электробезопасности на рабочем месте

6.4 Технические мероприятия по обеспечению электробезопасности на рабочем месте

6.5 Устройства защитного отключения (УЗО)

Список использованных источников

Перечень сокращений



Введение

Спутниковые системы радиосвязи имеют ведущую роль в формировании единого информационного пространства. В первую очередь они необходимы для обеспечения глобальной связи в удаленных или труднодоступных регионах. Постоянно растущий объем передачи информации и как следствия роста количества сетей приводит к проблеме нехватки свободных частот. Решение данной проблемы достигается использованием модуляции с узкой полосой спектра радио сигнала, увеличения скорости передачи информации и множественный доступ с частотным и временным разделением. Особую роль при формировании сетки опорных частот систем радиосвязи занимают синтезаторы частот (СЧ) или, как их называют в более развернутом виде, системы синтеза (формирования) дискретного множества частот.Данная популярность обусловлена высокой точностью формирования сигнала не только по частоте, но и по фазе. Поэтому, эти устройства используются в составе с кварцевыми генераторами как источники опорного колебания. Уровень фазовых шумов - основной показатель качества такого источника, и наиболее приоритетной задачей инженера при создании систем фазовой автоподстройки частоты (ФАПЧ) является их уменьшение. Также, данные микросхемы различаются по встроенному функционалу изменения, формирования частоты и способу управления. Большинство управляется цифровыми кодами по стандартам распространенных интерфейсов, что обеспечивает совместимость с микроконтроллерами (МК) и программируемыми логическими интегральными схемами (ПЛИС).

На данный момент, зарубежный рынок по отношению к отечественному производителю, предоставляет широкий спектр синтезаторов ФАПЧ высокого качества. В целях военной промышленности необходимо производить импортозамещение таких микросхем. Отечественный синтезатор частоты с ФАПЧ 1508ПЛ9Т обладает достаточно низким уровнем фазовых шумов для выполнения данной задачи. Предполагается разобрать три варианта реализации синтезатора ФАПЧ с целью формирования сетки частот с заданными параметрами, сравнить шумовые характеристики и по результатам выбрать наиболее подходящий. Это необходимо для модернизации информационного канала спутниковой системы связи, посредством замены модулятораMSKсигнала с целью повышения скорости передачи информации и перевод устройства на отечественную элементную базу. Для этого были выбраны два отечественных синтезатора: 1508ПЛ8Т - это синтезатор прямого синтеза, который формирует MSKсигнал на частоте порядка 100 МГц; 1508ПЛ9Т (микросхема ФАПЧ) формирует опорные колебания и несущую частоту, с помощью которой спектр модулированного сигнала переносят в рабочий диапазон.

Предложенные синтезаторы предоставляют широкий функционал по настройке и управлению. В составе модулятора предполагается использовать несколько микросхем ФАПЧ, последовательный интерфейс SPI включает возможность соединения каскадным способом устройств, тем самым позволяя экономить порты устройства управления (ПЛИС). Маленький размер по отношению к текущему модулятору обеспечивает размещение компонентов по стандарту одной ячейки. Используя современные интерфейсы, предполагается создать систему с управлением от одного блока ПК, в которую включаются протоколы отладки, запуска и рабочего режимов.



1. Техническое задание

1.1 Основание для разработки

Основанием для разработки является задание на дипломное проектирование:Разработка макета устройства формирования сетки несущих частотS - диапазона, управляемого ПЛИС на отечественном синтезаторе частот 1508ПЛ9Т, в составе ФАПЧ.

1.2 Источники разработки

Макетразрабатывается с целью оценки предложенных схемных решений с последующей модернизацией уже имеющийся спутниковой системы связи.

1.3 Технические требования

Разрабатываемый макет должен иметь следующие параметры:

- диапазон частот:3023-3083МГц;

- шаг перестройки: 4 МГц;

- число рабочих каналов: 16;

- опорная частота: 10 МГц;

- допустимый уровень фазовых шумов при отстройке на 10 кГц от несущей: не более минус 100дБ/Гц;

1.4 Конструктивно - технологические требования

Материалы и комплектующие изделия должны применяться по действующим стандартам и техническим условиям на них.

Конструкция изделия должна обеспечивать сборку при изготовлении без создания и применения специального оборудования. Допускается применение специальных приспособлений.

Габариты устройства - не заданы.

1.5 Требования к надежности

Наработка на отказ устройства в нормальных условиях эксплуатации не задана.



2. Обзор существующих способов генерации сетки частот

2.1 Обзор методов формирования спектра радиосигнала

Зачастую в системах связи используется несущее колебание, которое модулируется информационным с целью формирования радиосигнала. Возможен и другой случай, когда полезный (информационный спектр радиосигнала) переносится в заданный диапазон. Первый вариант более прост в реализации, но имеет малую стабильность и проблемы связанные сизменение несущей частоты. Так же он трудновыполним при использовании частотнойманипуляцииMSKв СВЧ диапазоне.

Недостатком второго варианта является использование дополнительных устройств - смесителей, однако так как полезный сигнал формируется на низкой частоте, исключаются проблемы связанные со сменой частот порядка2 - 4 ГГц («S»диапазон). В роли опорного источника зачастую используют синтезаторы с ФАПЧ. Формирование частоты в таком случае доступно двумя способами, в режиме целого - выходная частота делится нацело на частоту ФД и дробного деления.

Использование дробного деления предполагает наличие в синтезаторе частот устройства управления целым делителем.На примере труда Рыжкова А.В. Попова В.Н. «Синтезаторы частот в технике радиосвязи»; 1991, опишем работу дробного делителя. При переключении целых коэффициентов, инерционность системы ФАПЧ обеспечивает усреднение между выбранными целыми коэффициентами деления. Допустим необходимо сформировать коэффициент 10.77, точность до сотых долей обеспечивается переключением коэффициента 100 раз. Коэффициент 11 задается 77 раз, а 10 - 23 раза, тогда:

= 10.77

Закон изменения коэффициента деленияобычно выбирается с наибольшим усреднением, это метод дробногоделенния с переменным коэффициентом деления(ДДПКД). Целый режим имеет больший приоритет, так как в спектре выходного сигнала отсутствуют побочные составляющие связанные с дробным делением, но не всегда получается сформировать заданную частоту в целом режиме.

2.2 Обзор современных систем ФАПЧ

Допустим, система обеспечивает спутниковую радиосвязь. В ней используются два раздельных канала: служебный и информационный. Предполагается модернизация информационного канала посредством замены модулятора MSKсигнала с целью повышения скорости передачи информации и перевод устройства на отечественную элементную базу. Для этого были выбраны два отечественных синтезатора: 1508ПЛ8Т, это синтезатор прямого синтеза, который формирует MSKмодуляцию на частоте порядка 100 МГц, 1508ПЛ9Т микросхема ФАПЧ - формирует опорные колебания, несущую частоту, с помощью которой спектр модулированного сигнала переносят в рабочий диапазон. Разберем обобщеннуюсхему работы синтезатора ФАПЧ.

Рис. 1. Структурная схема синтезатора с ФАПЧ (ФНЧ -- фильтр нижних частот, ГУН -- генератор управляемый напряжением)

Примем обозначения:

- формируемая частоты - целый коэффициент деления

- опорный сигнал (опорная частота) - делитель опорной частоты

- дробный коэффициент деления

Таким образом, усредненная выходная частота системы ФАПЧ рассчитывается:

,

Разберем внутреннюю структуру синтезатора 1508ПЛ9Т:

Рис.2 Структурная схема микросхемы с ФАПЧ 1508ПЛ9Т

Микросхема 1508ПЛ9Т формирует частоту аналогичным способом (Рис. 2) и может быть использована для замены используемых в настоящее время зарубежных схем ФАПЧ (PLL), в частности ADF41xx, ADF42xx (AnalogDevices), LMX23xx (NationalSemiconductor), PE32xx, PE33xx (Peregrine), Q32xx (Qualcomm), CX72302 (Skyworks), HMC7xx (Hittite) исходя из технического описания (http://multicore.ru/index.php?id=656). Каждая из описанных аналогов имеет общие принципы работы с микросхемой 1508ПЛ9Т, за исключение дополнительных функциональных особенностей заложенных фирмой производителем (например, серия ADF41 имеет сформированные профили для быстрого переключения частот, исключая использование последовательного интерфейса программирования синтезатораhttp://www.alldatasheet.com/view.jsp?Searchword=ADF4150).

2.3 Принцип работы сигма-дельта модулятора (СДМ)

В микросхеме 1508ПЛ9ТСигма-дельта модулятор используется как блок скоэффициентом передачи KSDM, онподключается к делителю частотыв обратной связи ФАПЧ, корректируя тем самым коэффициент деления ДДПКД. Средний коэффициент деления рассчитывается по формуле

,

где KINT -- целочисленный коэффициент деления; KSDM -- средний коэффициент деления с выхода СДМ,FRAC -- целочисленный вход СДМ,MOD -- модуль, используемый в арифметике СДМ.

Разрешающая способностьсетки частот рассчитывается:

,

если изменять значение на входе FRAC СДМ, и по формуле

,

В аналоговом СДМ дельта-модуляция основана на квантовании сигнала с помощью 1-битного квантователя с частотой Fs.Квантованию подвергается интегрированный входной сигнал. В этом случае распределение шумов фазы на выходеСДМ зависит от частоты входного сигнала.

Переходя к цифровым СДМ, можно показать, что принцип действия цифрового накопителя аналогичен работе аналогового СДМ первого порядка.



Рис. 3. Цифровой накопитель

В структурной схеме на рис. 3 приведен пример цифрового СДМ,многобитный сигнал Выход -- содержимое, а Перенос -- сигнал переполнения накопителя. Такое переполнение можно рассматривать как результат работы квантователяв аналоговом СДМ. Значение, сохраненное в накопителе, является посуществу интегралом разности (ошибки) между частотой на выходеидеального дробного делителя, определяемой кодом KFB, и частотойна выходе реального делителя, определяемой сигналом с выхода переполнения накопителя. При этом интеграл частотной ошибки являетсямерой фазовой ошибки.Как и в СЧ сДДПКД, так и в основе данного метода лежит переключение коэффициента деления по длительности периода времени, но, в отличие отпростого ДДПКД, в СЧ с СДМ переключение от одного коэффициентаделения к другому происходит по псевдослучайному закону, что обеспечивает подавление побочных составляющих в спектре выходногосигнала.

Схема сигма-дельта модулятора в отечественном синтезаторе 1508ПЛ9Т состоит из 4 аккумуляторов:

Рис.4 Схема сигма-дельта модулятора синтезатора частоты 1508ПЛ9Т

СДМ тактируется сигналом FCO и формируетдробную часть коэффициента деления тактовой частоты. Для этого на входыаккумуляторов подаются значения FRAC и MOD с разрядностью до 16 бит. С выходаSDMO информация на каждом такте FCO суммируется с целочисленным коэффициентомINT, результат суммирования загружается в целочисленный делитель DIVNM. Врезультате усредненный коэффициент деления получается равным INT + FRAC/MOD. Дляправильной работы сигма-дельта модулятора необходимо, чтобы значение поля FRACбыло меньше значения поля MOD.

В схему сигма дельта модулятора включено устройство рандомизации помех дробности(УРПД) для устранения дискретных составляющих из спектра синтезируемого сигнала.Длительность периода повторения шумовой последовательности равна 224 такта сигналаFCO. Цифровой сигма-дельта модулятор обладает возможностями программированияследующих свойств:

Значений входов FRAC и МОD до 216

Разрядности аккумуляторов (определяется коэффициентом MOD)

Порядка сигма-дельта модулятора

Включения/отключения устройства рандомизации помех дробности



3. Средства для разработки макета

3.1 Синтезатор 1508пл9т

Синтезатор 1508ПЛ9Тобладает следующими характеристиками:

Входная частота до 4,5 ГГц

Нормированный уровень фазовыхшумов -230 дБн/Гц

Нормированный уровень фликкершумов -122 дБн/Гц

Частота работы фазового детектора неболее 100 МГц

Типовая потребляемая мощность неболее 130 мВт

Коэффициенты деления предделителя4/5, 8/9, 16/17 и 32/33

Режимы работы с целочисленным идробным коэффициентом деления

Устройство рандомизации помехдробности

Последовательный порт управленияSPI

Возможность управлениякоэффициентом деления попараллельной шине

Диапазон рабочих частот описанного синтезатора включает требуемый по заданию. Исходя из представленных графиков в техническом описании (рис.1) уровень фазовых шумов при использовании прецизионного термостатированного высокостабильного опорного генератора при отстройке 10 кГц около -110 дБ/Гц.

Рис. 5 Спектрограмма фазовых шумов синтезатора 1508ПЛ9Т представленная в техническом описании, ГУН ROS3080 Fin=2.9ГГц, ЧФД=10 МГц

Синтезатор 1508ПЛ9Т имеет два интерфейса управления, параллельный при использовании ограниченного функционалу режима «DIRECT»и последовательный SPI. Для формирования сетки частот необходимо изменять регистры управления INT, R, FRACиMOD. Данные константы формируют выходную частоту по приближенной формуле:

,

где:

- выходная частота ГУН (на входе INP/INM); - частота опорного сигнала (на входе REF); INT - 17-бит целая часть коэффициента деления входной частоты; FRAC - 16-бит числитель дробной части коэффициента деления входной частоты (0,если SDM выключен); MOD - 16-бит знаменатель дробной части коэффициента деления входной частоты;

R - 14-бит коэффициент деления опорной частоты

Так же, необходимо задавать параметры служебных регистров настройки. Управление по интерфейсу SPIвключает полный функционал работы синтезатора. Таблица регистров управления синтезатора 1508ПЛ9Т:

Таблица 1.1

Первые 3 бита являются адресными, всего 8 регистров. Первые 4 - константы формирования выходной частоты, остальные настраивают работу фазового детектора, СДМ (сигма-дельта модулятор.), полярность ГУН и др.

Целочисленный коэффициент деления INTимеет ограничения относительно входной частоты ОС. Он построен на основе высокочастотногопредделителя PRE и относительно низкочастотного делителя DIVNM, который управляеткоэффициентом деления предделителя: P/P+1. Базовый коэффициент деленияпредделителя P задается параметром PRE[1:0] и должен выбираться так, чтобы обеспечитьработу делителя DIVNM на частоте не более 300 МГц.

Рис. 6 Таблица соотношения диапазона целочисленного коэффициента деления и коэффициентов предделителя.

Выбор порядка СДМ

Устройство рандомизации помех дробности позволяет убрать дискретные составляющие из спектра выходного сигнала посредством переключения ДДПКД по псевдослучайному закону. При этом, уровень фазовых шумов уменьшается, но среднее значение шумов в полосе соответствующей частоте повторения псевдослучайной последовательности (ПСП) остается прежним.При использовании дробного коэффициента деления необходимо выбрать порядок СДМ. Для этого необходимо провести практический сравнительный анализ его режимов. На рисунке 5 и 6 представлены спектрограммы сумм амплитудных и фазовых шумов с различным порядком СДМ.



Развертка 3 МГц 1 порядок СДМ Развертка 15 МГц 1 порядок СДМ

Развертка 3 МГц 2 порядок СДМ Развертка 15 МГц 2 порядок СДМ

Развертка 3 МГц 3 порядок СДМ Развертка 15 МГц 3 порядок СДМ

Развертка 3 МГц 4 порядок СДМ Развертка 15 МГц 4 порядок СДМ

Рис. 7 Спектрограммы зависимостей шумов синтезатора 1508ПЛ9Т от порядка СДМ при развертке 3 и 15 МГц, спектроанализаторAgilentE4440A

Развертка 3 МГц 5 порядок СДМ Развертка 15 МГц 5 порядок СДМ

Исходя из представленных спектрограмм (Рис. 7), при заданной конфигурации составных устройств ФАПЧ, первый порядок СДМ имеет наименьший уровень фазовых шумов. Маркерами указываются наиболее характерные частоты спектра.

Общие слова про разные ПЛИС должны быть в разделе 2!!

Наиболее подходящей микросхемойПЛИС является продукт компании ALTERAFLEX10KA так каку отечественного производителя имеется ее полный аналог.Также, данная микросхема имеет 10 000 логических вентилей, что позволяет включить все программные модули в одну ПЛИС, но не имеется отладочных плат на данной микросхеме. Для выполнения этой задачи используетсяотладочная плата DEONanoCyclone 4. Такое допущение возможно благодаря гибкой системе проектирования ПЛИС при переходе с данного устройства на FLEX10KA будут требоваться минимальные изменения программного кода(только переназначение портов, пересоздание проекта под заданную ПЛИС и т.п.).

Разберем устройство ПЛИС ALTERAFLEX10KA и основные части пакета разработки САПР QuartusII.

Рис. 8ПЛИСDEONano Altera Cyclone IV

Рис.9 Архитектура ПЛИС FLEX10KA

В основе архитектуры ПЛИС FLEX10KA лежат логические блоки (ЛБ), содержащие 8 ЛЭ и локальную матрицу соединений.

Глобальная матрица соединений разделена на строки и столбцы, имеет непрерывную структуру (FastTrackInterconnect). Посередине строки располагаются встроенные блоки памяти (EAB). Кроме того, имеются глобальные цепи управления, синхронизации и управления вводом-выводом.

Встроенный блок памяти (ВБП) (рис. 10) представляет собой ОЗУ емкостью 2048 (4096) бит и состоит из локальной матрицы соединений, собственно модуля памяти, синхронных буферных регистров, а также программируемых мультиплексоров.

Сигналы на вход ЛМС ВБП поступают со строки ГМС. Тактовые и управляющие сигналы поступают с глобальной шины управляющих сигналов.

Выход ВБП может быть подключен как к строке, так и к столбцу ГМС.

Рис.10 Встроенный блок памяти

Наличие синхронных буферных регистров и программируемых мультиплексоров позволяет конфигурировать ВБП как ЗУ с организацией 256 х 8, 512х4, 1024х2, 2048х1.

Наличие ВБП дает возможность табличной реализации таких элементов устройств ЦОС, как перемножители, АЛУ, сумматоры и т.п., имеющих быстродействие до 100 МГц (при самых благоприятных условиях, реально быстродействие арифметических устройств, реализованных на базе ВБП составляет 10 - 50 МГц).

Все ПЛИС семейства FLEX10K совместимы по уровням с шиной PCI, имеют возможность как последовательной, так и параллельной загрузки, полностью поддерживают стандарт JTAG.

Программирование в системе (In-systemprogrammability, ISP) относится к тем плис, которые позволяют произвести программирование непосредственно в составе системы без использования программатора, на смонтированной плате, причем программирование ПЛИС или конфигурационного ПЗУ может производиться многократно. Реконфигурирование в схеме (In-circuitreconfigurability, ISR) позволяет произвести перезагрузку данных в ПЛИС, построенной по SRAM технологии "на лету", то есть без выключения питания системы. Свойства ISP и ISR характерны для практически всех современных ПЛИС, выпускаемыми ведущими фирмами - производителями.

Микросхемы CPLD программируются в системе через стандартный четырехконтактный JTAG интерфейс. Программное обеспечение создает конфигурационную последовательность, которая загружается в ПЛИС с помощью специализированного загрузочного кабеля (ByteBlaster для устройств фирмы Altera). Кроме того, для программирования таких ПЛИС можно использовать стандартный JTAG тестер или простой интерфейс, эмулирующий последовательность команд JTAG. Для разработки используется САПР Quartus II.

Система Quartus IIразработана фирмой Altera и обеспечивает многоплатформенную архитектурно независимую среду создания дизайна, легко приспосабливаемую для конкретных требований пользователя. Так же, она имеет средства удобного ввода дизайна, быстрого прогона и непосредственного программирования устройств.

Quartus IIпредлагает полный спектр возможностей логического дизайна: разнообразные средства описания проекта для создания проектов с иерархической структурой, мощный логический синтез, компиляцию с заданными временными параметрами, разделение на части, функциональное и временное тестирование (симуляцию), тестирование нескольких связанных устройств, анализ временных параметров системы, автоматическую локализацию ошибок, а также программирование и верификацию устройств. В данной системе можно как читать, так и записывать файлы на языке AHDL и файлы трассировки в формате EDIF, файлы на языках описания аппаратуры Verilog HDL и VHDL а также схемные файлы OrCAD.

Для ввода описания проекта (DesignEntry) возможно описание проекта в виде файла на языке описания аппаратуры, созданного либо во внешнем редакторе, либо в текстовом редакторе «TextEditor», в виде схемы электрической принципиальной с помощью графического редактора GraphicEditor, в виде временной диаграммы, созданной в сигнальном редакторе WaveformEditor. Для удобства работы со сложными иерархическими проектами каждому поддизайну может быть сопоставлен символ, редактирование которого производится с помощью графического редактора SymbolEditor. Размещение узлов по ЛБ и выводам ПЛИС выполняют с помощью поуровневого планировщика FloorplanEditor.

Верификация проекта (Projectverification) выполняется с помощью симулятора (simulator), результаты работы которого удобно просмотреть в сигнальном редакторе WaveformEditor, в нем же создаются тестовые воздействия.

Компиляция проекта, включая извлечение списка соединений (NetlistExtractor), построение базы данных проекта (DataBaseBuilder), логический синтез (logicsynthesis), извлечение временных, функциональных параметров проекта (SNF Extractor), разбиение на части (Partioner), трассировка (Fitter) и формирование файла программирования или загрузки (Assembler) выполняются с помощью компилятора системы (Compiler)/

Непосредственно программирование или загрузка конфигурации устройств с использованием соответствующего аппаратного обеспечения выполняется с использованием модуля программатора (Programmer).

Многие характерные черты и команды - такие как открытие файлов, ввод назначений устройств, выводов и логических элементов, компиляция текущего проекта - похожи для многих приложений системы Quartus II. Редакторы для разработки проекта (графический, текстовый и сигнальный) имеют много общего со вспомогательными редакторами (поуровневого планирования и символьный). Каждый редактор разработки проекта позволяет выполнять похожие задачи (например, поиск сигнала или символа) похожим способом. Можно легко комбинировать разные типы файлов проекта в иерархическом проекте, выбирая для каждого функционального блока тот формат описания проекта, который больше подходит. Поставляемая фирмой Altera большая библиотека мега- и макрофункций, в том числе функции из библиотеки параметризованных моделей (LPM), обеспечивает широкие возможности ввода дизайна.

Основой системы Quartus II является компилятор, обеспечивающий мощные средства обработки проекта, при этом можно задавать нужные режимы работы компилятора. Автоматическая локализация ошибки, выдача сообщения и обширная документация об ошибках ускоряют и облегчают проведение изменений в дизайне. Можно создавать выходные файлы в разных форматах для разных целей, таких как работа функций, временных параметров и связи нескольких устройств; анализа временных параметров; программирования устройства.

На рисунке 11 приведен пример программы написанной с помощью визуального модуля пакета Quartus II.

Рис. 11 Визуализация программного кода

Данный вид программирования необходим при создании больших программ. Каждое отдельное устройство описывается как один модуль, а после они соединяются в конечный проект. Каждый отдельный модуль описывается программным языком VHDL, VerilogVHDL или также является схемой из логических модулей.

Анализ совместимости портов синтезатора и ПЛИС

Порты ПЛИС предоставляют все современные стандарты ТТЛ Рис. 12

Рис. 12 Стандарты портов ПЛИС Cyclone 4, КМОП и ТТЛ уровни

Для управления синтезатором подходят 3.3-VLVTTL, 3.3-VLVCMOSстандарты. Требования входных значений уровней представлены в таблице 1:

Таблица 1

Логический уровень ТТЛ	ПЛИС	1508ПЛ9Т
	Выходное значение напряжения (Uвых), В	Входное значение напряжения (Uвх), В
Низкий «0»	-0,30…0.8	-0.3…0.8
Высокий «1»	3.135…3,465	2…3.3 +0.3
	Выходное значениетока (Iвых), мА	Входное значениетока утечки (Iвх), мкА
Низкий «0»	-2	10
Высокий «1»	2	10

Как видно из таблиц, выходные значения токов и напряжений источников удовлетворяют требуемым значениям входных токов потребителя (нагрузки); значения напряжений на выходе источников соответствуют требованиям входных напряжений потребителя (нагрузки). Данные требования выполняются в силу того, что ПЛИС работает по стандарту 3.3 В ТТЛ.

3.2 Отладочная плата синтезатора 1508ПЛ9Т

Составной частью используемого макета является отладочная плата фирмы «Радиокомп» (Рис. 13). Управление синтезатором в этой плате осуществляет МК, чтобы он не оказывал влияние на порты ПЛИС необходимо перевести порты МК соответствующие шине SPI в состояние «Z» (высокоомный выход). Для этого используем программу «Keil uVision4» и «Config2», которая обладает удобным интерфейсом настройки портов и устройств МК (она входит в состав программы Keil uVision4). Текст программы приведен в приложении 2.

Рис. 13 Отладочная плата фирмы «Радиокомп», синтезатор 1508ПЛ9Т

Написание программ средствами САПР Quartus II и Keil uVision4

Целью дипломного проекта является создание макета на базе предоставленной отладочной платы DEONanoCyclone 4 (Рис. 8). Для обеспечения совместимости с ПЛИСFLEX10K программу управления синтезатором 1508ПЛ9Т требуется написать языкомVerilogHDL без разбиения на модули.

3.3 Другие средства

Логический анализатор Agilent 16822A -необходим для проверки управляющих команд ПЛИС; ГУН ROS3000-819 - формирует выходную частоту, управляется синтезатором; Кварцевый генератор VCO1-B3B - источник опорного колебания; Акт. НЧ фильтр ОУ OP 184 F - фильтр НЧ сглаживает импульсы ФД.



4. Разработка макета

4.1 Анализ проектируемого модулятора MSK сигнала

На рисунке 14 представлена функциональная схема проектируемого модулятора MSKсигнала с переносом спектра в «S» диапазон (2 - 4 ГГц). Она осуществляет модуляцию, в составе приемно-передающей спутниковой системы связи. Синтезаторы 1508ПЛ9Т используются как источники опорных колебаний. Низкий уровень шумов термостатированного кварцевого генератора (10 МГц), стабилизирует перестраиваемый генератор который формирует 100 МГц. Это необходимо для создания опорного колебания 92 МГц с Доплеровской добавкой «». Данная задача реализована на синтезаторе прямого синтеза 1508ПЛ8Т, который в составе с ФАПЧ, используя смеситель «1324ПС5», формирует заданную частоту. Ввод константы смещения Доплера необходим для компенсации изменения спектров сигналов и является изменяемой величиной.

Микросхемы синтезаторов 4 и 5 формируют заданную сетку частот: 3023…3083 МГц с шагом 4 МГц. Синтезатор 1508ПЛ9Т имеет ограничения при выборе целочисленного коэффициента деления, он зависит от величины входной частоты ОС. Чтобы обеспечить необходимый режим работы требуется ввести внешний делитель на 4. Коэффициенты деления опорной и выходной частот выбраны наименьшими, чтобы обеспечить минимальный уровень фазовых шумов. Для этого выгоднее частоту ФД выбирать наибольшей. Ввод второй микросхемы синтезатора требуется для выполнения перестройки каналов на частоте фазового детектора равной шагу сетки частот, которая не кратна частоте первого канала 3023 МГц. В данном случае, получается избежать дробного деления и как следствия дискретных составляющих в спектре.Посредством перемножения, используя заданную сетку частот, спектр MSK сигнала переносится в заданную область. Модуляцию информационного сообщения осуществляет микросхема прямого синтеза «6» - 1508ПЛ8Т.

Рис.14 Функциональная схема модулятора приемопередающего устройства, синтезатор ФАПЧ 1508ПЛ9Т, синтезатор DDS1508ПЛ8Т

Рассмотренная схема синтеза сетки частот с использованием дополнительного синтезатора является не единственной. Недостатком данной схемы является использование дополнительного синтезатора и смесителя, но в таком случае исключается дробное деление и увеличивается ЧФД и как следствие достижение требуемого уровня фазовых шумов без наличия дискретных составляющих в спектре. Необходимо провести сравнительный анализ, для проверки предложенных схем с целью выбора наиболее оптимальной - с наименьшим уровнем фазовых шумов.

Исследуется 3 варианта:

1) Частота фазового детектора 1 МГц, целочисленный режим, опорный сигнал 100МГц (Рис. 15);



Рис. 15 Функциональная схема ФАПЧ, целочисленный режим

2) Частота фазового детектора 100 МГц, дробный коэффициент деления, опорный сигнал 100МГц (Рис. 16):

Рис. 16 Функциональная схема ФАПЧ, дробный режим

3) Частота фазового детектора 4 МГц, целочисленный режим с гетеродинированием, опорный сигнал 100 МГц:

Рис. 17 Функциональная схема ФАПЧ, целочисленный режим с гетеродинированием входной частоты

4.2 Техническая реализация макета

Для проведения анализа был специально сформирован макет. Отладочная плата на базе синтезатора 1508ПЛ9Тимеет большой диапазон перестройки 1.8 - 3.15 ГГц, что позволяет работать в широком спектре частот, но в данном случае ГУН с такой перестройкой будет обладать более высоким уровнем фазовых шумов. Штатно установленный кварцевый генератор не обладает достаточной стабильностью, поэтому необходим пересчет и выбор внешнего более стабильного опорного генератора. ФНЧ, рассчитанный под широкий диапазон перестройки, имеет недостаточный порядок и отличную от необходимой частоту среза. Так как данная отладочная плата является единственной доступной в продаже на синтезаторе 1508ПЛ9Т необходимо, используя данные средства, добиться требуемых результатов, а так же имеется резерв на увеличение стабильности да счет подстройки описанных параметров. (Прости, я не смог ….продолжу чисто тебе чтоб поржать… - на плате имеется МК для удобного управления но использую ПЛИС п.э. он мне не нужен, имеется установленный усилитель но его усиления не достаточно для смесителя, имеются 2 направленные регистры для удобного подключения внешнего ПЛИС но они не разу не работают как надо… )

Состав системы ФАПЧ отладочной платы синтезатора:

Таблица 9.2

Наименование устройства	Значение параметра
ГУН ROS 3000 - 819	Диапазон выходной частоты 1,8…3,1 ГГц Уровень фаз.шумов
Кварцевый генератор VCO1-B3B	Выходная частота 40,0 МГц Уровень фаз.шумов -130 дБ
Акт. НЧ фильтр ОУ OP 184 F	Частота среза 65 кГц Уровень фаз.шумов -240 дБ

Макет состоит из отладочной платы синтезатора ФАПЧ 1508ПЛ9Т, термостатированного кварцевого генератора ГК148-ТС, отладочной платы DE0-Nano на базе ПЛИС Cyclone 4 и измерительных приборов - анализатор спектра AgilentE4440A и логического анализатора Agilent.

Кварцевый генератор VCO1-B3B, установленный штатно не имеет достаточно низкий уровень фазовых шумов, поэтому его заменяем генератором ГК148-ТС 100 МГц, имеющим уровень шумов -162 дБ. Уровень шумов синтезатора в полосе близкой (около 10 кГц, зависит от спектральных характеристик синтезатора, ГУН, ФНЧ, опорного генератора) к несущей, определяется в большей степени величиной шумов опорного генератора. Проверяем спектральную плотность фазовых шумов при отстройке 10 кГц от несущей частоты:

,

Для данной системы ФАПЧ:

,

Шаг сетки частот 4 МГц, следовательно, при целочисленном режиме ЧФД также 4 МГц, при использовании дробного деления ее можно увеличить, но плотность шумов будет больше из-за наличия помех дробности, поэтому производим расчет для целочисленного деления:

,

дБ,

Исходя из полученных результатов, генератор ГК148-ТС позволяет получить требуемый уровень шумов при отстройке частоты от несущей 10 кГц.

Макетируемое устройство модулятора, помимо указанного выше макета синтезатора включает еще квадратурный модулятор (используемый в роли перемножителя сигналов), аттенюатор, плату формирования дифференциальной линии квадратурных состовляющих и синтезатор DDS1508ПЛ8Тформирующий спектр MSKна частоте 100 МГц (рис. 18).

В макет также входит измерительное оборудование спектроанализаторAgilentE4440A, генератор ПСП AgilentB1110Aсинхронизтрованный с генератором AgilentE4438C,формирующим тактовою частоту синтезатора DDS1508ПЛ8Т.

Рис. 18 Макет модулятора MSKсигнала с переносом спектра в «S»диапазон

4.3 Разработка программы управления синтезатором 1508ПЛ9Т

Для управления синтезатором была написана программа на языке VerilogHDL. Управление синтезатором 1508ПЛ9Т осуществляется путем записи регистров управления, используя протокол последовательной передачи данных “SPI”. Данные, для удобства, нужно записать одним блоком с присвоением адресов (рис. 19).



Рис. 19 Фрагмент кода блок регистров управления

Выборку и синхронизацию по времени организуем с помощью счетчиков. Программа протокола SPIописывается в общем виде (без привязки к величине слова). С помощью функции настраиваем программу под требуемую величину слова. ПЛИС не имеет готовых устройств или выделенных модулей этого протокола, поэтому необходимо реализовать побитную передачу данных. Данные представлены 24 битным кодом, для преобразования в последовательный код необходимо воспользоваться регистром, который делает выборку по словам и подает слово на блок выборки бита. Он состоит из регистра сдвига и побитного перемножителя, далее результирующая шина суммируется (Рис. 20).

В программу включена часть для внешнего управления. На отладочной плате «DE0-Nano» имеется две тактовых кнопки. Для проверки кода перестройки сетки частот, необходимо описать алгоритм прибавления константы к требуемому регистру. В данном фрагменте кода к ней присвоено имя «CONST» (Рис. 19). При нажатом ключе KEY 1 (лог 1), константа вычитается, в противном случае прибавляется. Программирование синтезатора и считывание уровня ключа KEY 1 происходит по переднему фронту ключа KEY 2.



Рис. 20 Упрощенная функциональная схема реализации последовательного протокола SPIсредствами ПЛИС

После компиляции средствамиQuartus IIстроим логическую схему программы (Рис. 21)

Рис. 21 Логическая схема программы управления синтезатором 1508ПЛ9Т

Схема, построенная средствами Quartus II, включает основные блоки упрощенной схемы протокола, за исключением обозначений элементарной логики. Информационные выводы имеют оконечный триггер, это требуется для исключения всплесков (скачков-иголок) из-за наличия комбинаторной логики. частота радиосигнал модулятор синтезатор



4.4 Проверка программы

Для проверки корректности работы программы используется логический анализатор Agilent. Скорость перезаписи регистров не указана в техническом задании, поэтому выбираем100кб. Тогда скорость отправки слова 240 мкс. На рис. 22 представлена логическая диаграмма работы программы, поле «Bus 1[0]»CLK-тактовые импульсы, «Bus 1[1]» SCSN-выборка устройства, «Bus 1[2]»MISO-информационные биты. Считывание информационных битов происходит по переднему фронту тактовых импульсов «CLK». При управлении выводом «SCSN», необходимо останавливать тактовые импульсы до смены уровня (Рис. 23). Полный текст программы представлен в приложении 1.

Рис. 22 Логическая диаграмма программы протокола «SPI», отладочная плата DE0-Nano, ПЛИС Cyclone 4, логический анализатор Agilent 16822A

Рис. 23 Диаграмма протокола SPIиз технического описания синтезатора

Исходя из полученных результатов, средствами ПЛИС удалось реализовать данный протокол.



5. Исселодование различных режимов и анализ результатов

Как было отмечено выше, с целью уменьшения уровня фазовых шумов исследуются 4 варианта реализации системы ФАПЧ:

1) Частота фазового детектора 1 МГц, целочисленный режим,опорный сигнал 100 МГц (Рис. 24);

3) Частота фазового детектора 100 МГц, дробный коэффициент деления, опорный сигнал 100МГц (Рис. 28);

4) Частота фазового детектора 4 МГц, целочисленный режим с гетеродинированием, опорный сигнал 100 МГц (Рис. 35);

5.1 Целочисленный режим

Рис. 24 Функциональная схема ФАПЧ, целочисленный режим

На рисунке 24 представлена функциональная схема ФАПЧ. Управление осуществляется внешним устройством, которое формирует команды (регистры управления). В данном случае, целочисленный коэффициент деления, имеет значение суммы 3023 и константы формирования сетки частот через 4 МГц. Таким образом, разделив выходную частоту на себя, получаем ЧФД 1 МГц.

Измерения проводятся на двух частотах соответствующим крайним значениям диапазона сетки частот синтезатора 3023 и 3083 МГц. Маркерами указываются наиболее характерные частоты спектра.

Рис.25 Амплитудные спектры синтезатора 1508ПЛ9Т; целочисленный режим,

ЧФД 1МГц, частоты 3023 и 3083МГц; развертка 100МГц и 10МГц

Анализируя амплитудные спектры целочисленного режима синтезатора с частотой ФД 1 МГц, можно заметить характерный подъем уровня шума при отстройке соответствующей частоте ФД на + 22 дБ. Данный результат возникает в следствии делении частоты на большие числа : 100 и 3023.

Рис. 26 Спектр фазовых шумов; частота 3023 МГц, ЧФД 1 МГЦ



Рис. 27 Спектр фазовых шумов; частота 3083 МГц, ЧФД 1 МГЦ

При отстройке частоты 10 кГц от несущей, уровень фазовых шумов -83 дБ (рис. 26;27), что является не допустимой величиной шумов по Т.З. Таким образом использование данного режима схемы ФАПЧ не обеспечит заданных требований в формировании как амплитудного, так и фазового спектров.

5.2 Дробный режим, частота ФД 100 мгц

Рис. 28 Функциональная схема ФАПЧ, дробный режим

Функциональная схема, изображенная на рисунке 3, реализует ту же выходную частоту за исключением ЧФД. Для этого необходимо ввести дробную часть делителя выходной частоты. При этом из-за уменьшения коэффициента деления опорного колебания (увеличения ЧФД) уровень фазовых шумов уменьшится, но появятся дискретные составляющие в спектре выходного сигнала на частотах соответствующих знаменателю дроби.

Измерения проводятся на двух частотах соответствующим крайним значениям диапазона сетки частот синтезатора 3023 и 3083 МГц. Маркерами указываются наиболее характерные частоты спектра. Порядок СДМ выбран 1, исходя из практического анализа, приведенного в пункте 3.1.

Коэффициенты деления опорной и выходной частот 10 и 302.3; 308.3 соответственно. Включены дополнительные спектры с разверткой 1.2 МГц и 100 кГц, необходимые для оценки дискретных составляющих.

Рис.29 Амплитудные спектры синтезатора 1508ПЛ9Т; дробный режим,

ЧФД 10МГц, частоты 3023 и 3083МГц; развертка 100МГц и 10МГц



Рис.30 Амплитудные спектры синтезатора 1508ПЛ9Т; дробный режим,

ЧФД 10МГц, частота 3023 МГц; развертка 100кГц и 1.2МГц

На амплитудных спектрах наблюдаются ярко выраженные дискретные составляющие. В полосе 79 кГц от несущей наблюдается увеличение уровня шумов на +32 дБ.

Рис. 31 Спектр фазовых шумов; выходная частота 3023 МГц, ЧФД 10 МГЦ; маркер - частота 10 кГц, уровень -102 дБ

Рис. 32 Спектр фазовых шумов; выходная частота 3023 МГц, ЧФД 10 МГЦ; маркер - частота 70 кГц, уровень -84.5 дБ



Рис. 33 Спектр фазовых шумов; выходная частота 3083 МГц, ЧФД 10 МГЦ; маркер - частота 10 кГц, уровень -102.4 дБ

Рис. 34 Спектр фазовых шумов; выходная частота 3083 МГц, ЧФД 10 МГЦ; маркер - частота 70 кГц, уровень -84.15 дБ

Практический анализ сходится с теоретическим. На отстройке 10 кГц частоты от несущей, наблюдается уровень фазовых шумов -103 дБ, что выполняет технические требования к макету.

На рисунке 35 представлен вариант реализации ФАПЧ с использованием смесителя и дополнительного синтезатора. Если таким образом строить ФАПЧ, получается избежать использования не целого деления, согласование коэффициентов деления происходит за счет вычитания выходных частот синтезаторов.

5.3 Целочисленный режим с гетеродинированием

Рис. 35 Функциональная схема ФАПЧ, целочисленный режим с гетеродинированием входной частоты

Опорное колебание 92 МГц имеет множитель 23 для формирования сетки с шагом 4 МГц и 2 для формирования ЧФД 46МГц. Также, необходимое условие, чтобы разность выходной частоты и частоты соответствующей первому каналу была кратна 4.

Все измерения проводятся на спектроанализиатореAgilentE4440A, с полосой 3 Гц - 26.5 ГГц имеющим уровень собственных шумов -84.2 ДБ:

5.4 Анализ результатов

Применение целочисленного деления с частотой ФД 1 МГц не выполняет заданных требований технического задания. Подъем фазовых шумов в полосе частот ФД повлечет появление ошибочных символов из-за уменьшения отношения сигнал шум.

Режим дробного деления обеспечивает необходимые требования ТЗ. Однако, увеличение уровня шумов амплитудного спектра в полосе 70 кГц от несущей, на +32 дБ и наличие дискретных составляющих с уровнем -37 дБ является не желательным. При использовании данного режима необходимо включать в состав СДМ устройства рандомизации помех дробности, которое позволит убрать дискретные составляющие и усреднить их мощность в полосе соответствующей разрядности ПСП. Предполагается использование MSKмодуляции имеющий ширину спектра порядка 20 МГц (отстройка 10 МГц отнесущей) и увеличение шумов в данной полосе так же, приведет к уменьшению отношения сигнал шум и как следствие потере символов.

Подъем спектра фазовых шумов с максимумом на частоте 70 кГц воззван не оптимальными параметрами ФНЧ. Для уменьшения экстремума требуется увеличить порядок и изменить частоту среза фильтра. Реализация отладочной платы не позволяет менять данные параметры.

С другой стороны можно сделать заключение, что даже при не оптимальном режиме и с перестройкой частоты ГУН 2 - 3.1 ГГц отечественный синтезатор не уступает зарубежным аналогам в полосе низких частот.

Зависимости фазовых шумов, предоставленные в техническом описании, используют оптимальные параметры системы ФАПЧ. В этом случае микросхема 1508ПЛ9Т во всем рассматриваемом диапазоне спектра фазовых шумов имеет лучшие характеристики с величиной 8…10 Дб от ближайшего конкурента.

5.5 Сравнение шумовых характеристик синтезатора с аналогами

Ввиду отсутствия приобретенных отладочных плат на базе зарубежных синтезаторов ФАПЧ, необходимо провестисравнительный анализ средствами САПР фирмы “AnalogDevices ” ADIsimPLL. Данная программа позволяет проектировать системы ФАПЧ, используя библиотеки с математическими моделями современных микросхем. В ее состав входит удобный оконный интерфейс управления. Параметрами выбора являются не только синтезаторы, но основные части: ГУН, структура фильтра, опорный генератор.

На рисунках 37 и 38 представлен пример схемы и графиков, созданных средствами САПР ADIsimPLL системы ФАПЧ на синтезаторе ADF4155 ГУН ROS-3000-819+.

Рис. 37 Схема системы ФАПЧ синтезатор ADF4155 ГУН ROS-3000-819+

Рис. 38 Примерграфиков ошибок по частоте и фазе синтезатора ADF4155

В библиотеках программы ADIsimPLL отсутствует модель отечественного синтезатора, по этому сравнение будет проводитсяв двух вариантах: по шумовым характеристикам представленных в техническом описании ; практическим результатам снятым при использовании отладочной платы.Параметры систем ФАПЧ были выбраны наиболее близкими к макету.

Эпюры представлены в одной системе координат. Начертание проводится по семи наиболее приоритетным точкам в логарифмическом масштабе. Параметры макета: выходная частота 3 ГГц; ГУН ROS 3100;ЧФД 50МГц; опорный высокостабильный термостатированный прецизионный генератор ГК148-ТС 100 МГц; целочисленный режим. Сравниваемые зарубежные аналоги: ADF4155;ADF4159; ADF5355;ADF4355 (встроенный ГУН).

Сравнительный анализ зарубежных аналогов с отечественным синтезатором 1508ПЛ9Т, используя практическое измерение фазовых шумов отладочной платы:

Таблица

F кГц	0,1	1	10	70	100	1000	10000
Синтезатор	TotaldBc	TotaldBc	TotaldBc	TotaldBc	TotaldBc	TotaldBc	TotaldBc
ADF4155	-86,5	-96,3	-103,2	-94,3	-98,6	-120,3	-140
ADF4159	-90,4	-100	-105,2	-93,2	-98,7	-120,4	-140
ADF5355	-86,7	-96,5	-104,3	-103,8	-108,6	-128,6	-147
ADF4355 (встр.ГУН)	-86,4	-96,28	-104,1	-101,8	-106,1	-128,3	-148
1508ПЛ9Т	-91,2	-98,8	-102,4	-84,2	-89,6	-111,3	-120

Отечественный синтезатор 1508ПЛ9Т имеет близкий уровень шумов к представленным аналогам в полосе до 10 кГц, далее уровень резко увеличивается на всей кривой до величины порядка + 15…20 дБ. Такое расхождение уровней связано с не оптимальными параметрами фильтра. Данная отладочная плата имеет очень широкий диапазон перестройки выходной частоты. Параметры фильтра выбраны относительно всего диапазона. По этому, с неоптимальными параметрами ФНЧ на частоте 3 ГГц, которая является граничной для ГУН, снятые характеристики имеют больший уровень шумов, чем заявлено производителем.

Отладочная плата не позволяет изменять порядок и параметры фильтра по этому сравнительный анализ зарубежных аналогов с отечественным синтезатором 1508ПЛ9Тпроведем используя эпюры из технического описания:

Таблица

	1508ПЛ9Т	ADF4155	ADF4159	ADF5355	ADF4355 (встр.ГУН)
Fin Hz	TotaldBc	TotaldBc	TotaldBc	TotaldBc	TotaldBc
100h	-91	-86.73	-90.58	-86.72	-86.72
1k	-100,4	-96.58	-99.29	-96.49	-96.55
10k	-111,8	-105.3	-103.8	-104.6	-104.72
100k	-117,8	-109.5	-104.4	-107.9	-108.1
1M	-112,8	-106.3	-100.3	-104.5	-102.5
10М	-140	-123.4	-100.8	-108.4	-103.8
100М	-160	-140	-104.2	-116.5	-108.3

Таким образом, при оптимальных параметрах фильтра и высокостабильным термостатированным прецизионным опорным генератором система ФАПЧ на синтезаторе 1508ПЛ9Т обладает меньшим уровнем шумов на всем исследуемом диапазоне. С частоты 10 кГц от несущей, величина уровня шумов по отношению к лучшему из представленных конкурентов- 8…10 дБ.



6. Экологичность и безопасность проекта

Наиболее важным при производстве электронных модулей (ячеек), входящих с состав блока, является защита персонала от поражения электрическим током. Однако, поскольку система производства изделия достаточно автоматизирована, она предполагает минимальное участие человека в процессе его изготовления и фактически снижает риск поражения электрическим током за счёт снижения контакта с потенциально опасным электрооборудованием. Кроме того, каждое задействованное в производстве электрооборудование включено в общую систему с УЗO, а также имеет и собственную защиту от внезапного замыкания на корпус и поражения электрическим током. Резюмируя вышеизложенное, считаю целесообразным рассмотреть электробезопасность на этапе проведения лабораторных испытаний (настройки, регулировки и отладки) данного электронного модуля на стенде, непосредственно в составе блока ЦАКП, т.к. именно на этом этапе происходит наиболее длительный непосредственный контакт работника (инженера) с изделием, подключённым к сети с рабочим напряжением 220 В частотой 400Гц.

В данном разделе дипломной работы будет рассмотрена электробезопасность при работе с блоком ЦАКП на этапе проведения лабораторных испытаний входящего в него электронного модуля.

При выполнении лабораторных испытаний на рабочем месте существуют следующие виды возможных опасностей:

– Поражение электрическим током из цепей питания блока;

– Поражение электрическим током от элементов стенда и сети 220В 400Гц.

Наибольшую опасность представляет поражение электрическим током в процессе проводимых с блоком работ, которое возможно, например, при коротком замыкании, в результате чего корпус электрооборудования может оказаться под фазовым напряжением. Немаловажным фактором также является поражение постоянным электрическим током при функционировании электронного модуля в составе блока.

6.1 Поражение электрическим током. Характер воздействия токов на человека

При поражении человека электрическим током основным поражающим фактором является ток, проходящий через его тело. Исход поражения определяется следующими факторами:

1. Величина тока;

2. Величина напряжения;

3. Длительность прохождения тока (время воздействия);

4. Род и частота тока;

5. Путь замыкания;

6. Сопротивление всех элементов цепи тока, в том числе тела человека;

7. Состояние человека;

8. Условия окружающей среды;

9. Фактор внимания;

10. Совпадение фазы приложенного напряжения в момент включения человека в цепь с фазой сердечного цикла (кардиоцикла).

Постоянный и переменный токи оказывают различные воздействия на организм, главным образом, при напряжениях до 500 В. При таких напряжениях степень поражения постоянным током меньше, чем переменным той же величины. Считают, что напряжение 120 В постоянного тока при одинаковых условиях эквивалентно по опасности напряжению 40 В переменного тока промышленной частоты. При напряжении 500 В и выше различий в воздействии постоянного и переменного токов практически не наблюдаются. Исследования показали, что самыми неблагоприятными для человека являются токи промышленной частоты (50Гц). При увеличении частоты (более 50Гц) значения неотпускающего тока возрастает. С уменьшением частоты (от 50 Гц до 0) значения неотпускающего тока тоже возрастает и при частоте, равной нулю (постоянный ток - болевой эффект), он становятся больше примерно в три раза. Значения фибрилляционного тока при частотах 50-100 Гц равны, с повышением частоты до 200Гц этот ток возрастает примерно в 2 раза, а при частоте 400Гц - почти в 3,5 раза.

Рассмотрим воздействие переменного тока промышленной частоты 50 Гц, как наиболее часто используемое. Условно различают три ступени воздействия тока (согласно ГОСТ 12.1.009-76) [13]:

– Пороговый ощутимый ток (0,6-1,6 мА) вызывает ощутимые раздражения, но не может вызвать поражения человека и в этом смысле не опасен. Однако длительное действие (в течение нескольких минут) на человека может отрицательно сказаться на его здоровье и поэтому не допустимо;

...