Синтез цифрового автомата
Проведение исследования перевода системы счисления. Особенность разработки и изображения минимизированного графа полученного цифрового автомата Мили. Характеристика определения входов, выходов и количества элементов памяти структурного устройства.
| Рубрика | Коммуникации, связь, цифровые приборы и радиоэлектроника |
| Вид | контрольная работа |
| Язык | русский |
| Дата добавления | 21.01.2017 |
| Размер файла | 350,6 K |
Отправить свою хорошую работу в базу знаний просто. Используйте форму, расположенную ниже
Студенты, аспиранты, молодые ученые, использующие базу знаний в своей учебе и работе, будут вам очень благодарны.
Размещено на http://www.allbest.ru/
Министерство образования Республики Беларусь
БГУИР
Факультет заочного обучения
Кафедра: компьютерного проектирования
Контрольная работа
по дисциплине: «Аналоговая и цифровая схемотехника»
Выполнил
Кравцов О.А.
2013
Задание 1
Преобразовать число из системы счисления с основанием 9 в эквивалентное число системы счисления с основанием 11:
1. Преобразуем число в систему с основанием 10.
2. Для перевода в систему счисления в систему счисления с основанием 11 переведем отдельно целую и дробную части:
41:11=3 и 8 в остатке, так как 3<11, то
,
и т.д., следовательно
.
Ответ: .
Для ФАЛ заданной следующей таблицей истинности:
Таблица 2.1
|
Входы |
Выход |
|||
|
0 |
0 |
0 |
1 |
|
|
0 |
0 |
1 |
0 |
|
|
0 |
1 |
0 |
1 |
|
|
0 |
1 |
1 |
0 |
|
|
1 |
0 |
0 |
0 |
|
|
1 |
0 |
1 |
0 |
|
|
1 |
1 |
0 |
1 |
|
|
1 |
1 |
1 |
1 |
a) Записать ФАЛ в СДНФ;
b) Упростить ФАЛ и реализовать, используя только элементы И-НЕ;
с) Записать ФАЛ в СКНФ;
d) Упростить ФАЛ и реализовать, используя только элементы ИЛИ-НЕ;
е) Представить ФАЛ с помощью карты Карно и упростить в ДНФ и в КНФ.
1. Представим ФАЛ в СДНФ, используя табл. 1:
2. Упростим ФАЛ и реализуем, используя только элементы И-НЕ. Применим операции склеивания и поглощения, в результате которых получим сокращенную ДНФ:
,
Для реализации ФАЛ, используя только элементы И-НЕ применим правило де-Моргана:
,
Логическая схема ФАЛ в базисе И-НЕ приведена на рисунке 1.1.
3. Представим ФАЛ в СКНФ используя таблицу 1:
,
4. Упростим ФАЛ и реализуем, используя только элементы ИЛИ-НЕ. Применим операции склеивания и поглощения, в результате которых получим сокращенную НКФ.
,
Для реализации ФАЛ в базисе ИЛИ-НЕ применим правило де-Моргана:
,
5. Представим ФАЛ с помощью карты Карно и упростим в ДНФ и КНФ:
Представление ФАЛ с помощью карты Карно:
,
Упростим ФАЛ при помощи карты Карно в КНФ:
,
Рисунок 2.1 Логическая схема ФАЛ в базисе И-НЕ
Рисунок 2.2 Логическая схема ФАЛ в базисе ИЛИ-НЕ
Задание 3
Реализовать следующую ФАЛ, используя мультиплексоры 16:1 MUX и 8:1 MUX
.
Таблица
|
Номер набора |
Наборы аргументов |
Значение ФАЛ |
||||
|
m |
m |
|||||
|
0 |
0 |
0 |
0 |
0 |
0 |
|
|
1 |
0 |
0 |
0 |
1 |
1 |
|
|
2 |
0 |
0 |
1 |
0 |
1 |
|
|
3 |
0 |
0 |
1 |
1 |
0 |
|
|
4 |
0 |
1 |
0 |
0 |
1 |
|
|
5 |
0 |
1 |
0 |
1 |
0 |
|
|
6 |
0 |
1 |
1 |
0 |
1 |
|
|
7 |
0 |
1 |
1 |
1 |
0 |
|
|
8 |
1 |
0 |
0 |
0 |
1 |
|
|
9 |
1 |
0 |
0 |
1 |
0 |
|
|
10 |
1 |
0 |
1 |
0 |
1 |
|
|
11 |
1 |
0 |
1 |
1 |
1 |
|
|
12 |
1 |
1 |
0 |
0 |
0 |
|
|
13 |
1 |
1 |
0 |
1 |
0 |
|
|
14 |
1 |
1 |
1 |
0 |
1 |
|
|
15 |
1 |
1 |
1 |
1 |
1 |
2. Представим таблицу переходов мультиплексора 16:1:
Таблица
|
Номер набора |
Наборы аргументов |
Значение ФАЛ |
||||
|
1 |
x |
x |
x |
x |
0 |
|
|
0 |
0 |
0 |
0 |
0 |
||
|
0 |
0 |
0 |
0 |
1 |
||
|
0 |
0 |
0 |
1 |
0 |
||
|
0 |
0 |
0 |
1 |
1 |
||
|
0 |
0 |
1 |
0 |
0 |
||
|
0 |
0 |
1 |
0 |
1 |
||
|
0 |
0 |
1 |
1 |
0 |
||
|
0 |
0 |
1 |
1 |
1 |
||
|
0 |
1 |
0 |
0 |
0 |
||
|
0 |
1 |
0 |
0 |
1 |
||
|
0 |
1 |
0 |
1 |
0 |
||
|
0 |
1 |
0 |
1 |
1 |
||
|
0 |
1 |
1 |
0 |
0 |
||
|
0 |
1 |
1 |
0 |
1 |
||
|
0 |
1 |
1 |
1 |
0 |
||
|
0 |
1 |
1 |
1 |
1 |
Вход - стробирующий вход (инверсный), при наличии на нем лог.1 - на выходе лог.0, при наличии на входе лог.0 - работа мультиплексора определяется адресными входами .
На выходе мультиплексора появляется информация с информационных выходов , двоичный код которого присутствует на адресных входах.
Для реализации заданной ФАЛ наборы аргументов подаем на адресные входы, а на информационные входы - лог.1 или лог.0 в соответствии со значением из таблицы ФАЛ.
Логическая схема на мультиплексоре 16:1, реализующая заданную условием ФАЛ, показана ниже:
Рисунок 3.1 - Логическая схема реализации ФАЛ с использованием мультиплексора 16:1. граф цифровой автомат память
Задание 4
Синтезировать цифровой автомат, который имеет входной канал, вход синхронизации и выходной канал. Поступающие на вход данные делятся на группы, содержащие по три двоичные цифры, которые не перекрывают друг друга, проверяются логической схемой и при обнаружении комбинаций 110, 010, 111, 011 на выходе формируется сигнал лог.1. Сигнал на выходе должен иметь длительность, равную длительности синхронизирующего импульса. При всех других комбинациях трех двоичных цифр сигнал на выходе должен быть равным лог.0. Схему автомата реализовать используя ИС серии 1554.
1. Абстрактный синтез цифрового автомата.
1.1. Разработаем граф цифрового автомата в соответствии с заданием.
Где - состояния цифрового автомата; - входной сигнал ( -синхроимпульс, ); - выходной сигнал ().
Составим таблицу переходов цифрового автомата:
Таблица
Составим таблицу выходов цифрового автомата:
Таблица 5.
Проводим минимизацию абстрактного автомата.
По таблице переходов определяем множество классов эквивалентных состояний путем объединения в эквивалентные классы столбцов с одинаковыми выходными сигналами:
,
,
Строим таблицу разбиения , заменяя состояние в таблице переходов соответствующими классами одноэквивалентности.
Таблица 6.
|
, |
, |
|||||||
По предыдущей таблице получаем множество классов двухэквивалентных состояний:
,
,
Далее проводим разбиение:
,
,
Таблица
|
, |
, |
, |
||||||
Процедуру разбиения заканчиваем, поскольку следующее разбиение не добавляет классов эквивалентности.
Возьмем в качестве множества состояний минимального автомата состояния - по одному из каждого класса .
Из первоначальной таблицы переходов и выходов выбрасываем лишние состояния и получим автомат Мили с таблицей переходов:
Таблица
Таблицей выходов:
Таблица 9.
Совместной таблицей:
Таблица 10.
Изобразим минимизированный граф полученного цифрового автомата Мили:
Структурный анализ автомата.
Используем в качестве элементарных автоматов J-K-триггеры, таблица переходов которого приведена ниже:
Таблица 11.
|
0 |
0 |
0 |
||
|
0 |
1 |
1 |
||
|
1 |
0 |
1 |
||
|
1 |
1 |
0 |
Количество входов структурного автомата . Кодируем входные сигналы: соответствует - .
Количество выходов структурного автомата . Кодируем выходные сигналы: соответствует , -
Определяем количество элементов памяти структурного автомата (J-K-триггеров): где (количество состояний автомата).
Кодируем состояние автомата и результаты заносим в таблицу 12 и на граф (рис.5):
Таблица
|
00 |
01 |
01 |
0 |
0 |
1 |
1 |
|||||
|
01 |
11 |
10 |
1 |
1 |
0 |
1 |
|||||
|
11 |
00 |
00 |
1 |
1 |
1 |
1 |
|||||
|
10 |
00 |
00 |
1 |
1 |
0 |
0 |
.
где и
Для этого составим таблицу переходов на основании данных предыдущей таблицы:
Таблица 13.
|
0 0 0 1 0 0 |
0 0 |
1 1 |
0 0 |
|||
|
0 0 1 1 0 1 |
1 1 |
0 1 |
0 0 |
|||
|
0 1 1 1 1 1 |
1 1 |
1 1 |
1 1 |
|||
|
0 1 0 1 1 0 |
1 1 |
0 0 |
0 0 |
Минимизацию проводим, используя карты Карно
,
Под соответствующими картами Карно записаны уравнения для входных сигналов триггеров.
Уравнение, описывающее выходной сигнал:
Используя полученные уравнения, реализуем логическую схему цифрового автомата:
Литература
1. Браммер Ю.А. - Цифровые устройства. - М.: Высш.шк., 2004. - 229 с.
2. Калабеков Б.А. - Цифровые устройства и микропроцессорные системы. - Горячая линия-Телеком, 2003. - 336 с.
3. Новиков Ю.А. - Основы цифровой схемотехники. Базовые элементы и схемы. Методы проектирования. - М.: Мир, 2001. - 379 с.
4. Будько А.А. - Методические указания к лабораторной работе Синтез цифровых автоматов. - МРТИ, 1988. - 22 с.
Размещено на Allbest.ru
...Подобные документы
Построение графа синтезируемого автомата. Определение количества элементов памяти. Составление таблицы переходов, выходов и возбуждения конечного автомата. Переход от исходного автомата Мили к эквивалентному автомату Мура. Алгоритмы вычисления функций.
курсовая работа [714,7 K], добавлен 21.05.2013Алгоритм работы автомата Мили в табличном виде. Графический способ задания автомата. Синтез автомата Мили на Т-триггерах. Кодирование состояний автомата. Таблицы кодирования входных и выходных сигналов. Таблица переходов и выходов абстрактного автомата.
курсовая работа [24,7 K], добавлен 01.04.2010Исследование структурной схемы цифрового автомата и операционного устройства. Алгоритм функционирования цифрового автомата в микрооперациях. Кодирование его состояний. Характеристика функций возбуждения триггеров и формирования управляющих сигналов.
курсовая работа [3,6 M], добавлен 06.12.2013Управляющий цифрового автомат типа Мура. Абстрактный и структурный синтез автомата, построена функциональная схема. Функции выходов и возбуждения элементов памяти. Моделирование на ПК с использованием симулятора ModelSim. Описание автомата на языке VHD.
курсовая работа [214,2 K], добавлен 07.11.2010Основные понятия о цифровом устройстве и главные принципы его построения. Этапы разработки цифрового автомата по алгоритму функционирования. Выбор микросхем, их учет и расчет мощности, потребляемой автоматом. Исследование цифрового автомата на переходе.
курсовая работа [1,0 M], добавлен 09.10.2009Проектирование цифровых автоматов Мили и Мура с памятью в булевом базисе по заданной ГСА. Составление частично структурированной таблицы переходов-выходов. Построение функций выходов, логической схемы автомата. Особенности его экспериментальной проверки.
курсовая работа [628,7 K], добавлен 14.07.2012Цифровые автоматы - логические устройства, в которых помимо логических элементов имеются элементы памяти. Разработка микропрограммного цифрового автомата на основе микросхем малой степени интеграции. Синтез преобразователя кода и цифровая индикация.
курсовая работа [2,7 M], добавлен 26.05.2012Обобщенная схема конечного цифрового автомата. Структурная и каскадная схема мультиплексора. Кодирование входных и выходных сигналов и состояний автомата. Схема разработанного цифрового устройства. Синтез дешифратора автомата. Выбор серии микросхем.
контрольная работа [279,1 K], добавлен 07.01.2015Проектирование конечного автомата, заданного оператором соответствия, с использованием канонического метода структурного синтеза автоматов. Тактирование от генератора синхронизирующих импульсов для устранения гонок в функциональной схеме автомата Мили.
курсовая работа [1,6 M], добавлен 22.10.2012Выполнение синтеза цифрового автомата Мура, осуществляющего отображение информации, приведение алфавитного отображения к автоматному. Построение формализованного описания автомата, минимизация числа внутренних состояний. Функциональная схема автомата.
курсовая работа [2,8 M], добавлен 04.02.2013Расчет схемы цифрового автомата, функционирующего в соответствии с заданным алгоритмом. Кодирование состояний. Составление таблицы функционирования комбинационного узла автомата. Запись логических выражений. Описание выбранного дешифратора и триггера.
курсовая работа [423,4 K], добавлен 18.04.2011Установление соответствия абстрактных и структурных сигналов. Система канонических уравнений для выходных сигналов. Закодированная таблица переходов и возбуждения. Функция входов Т-триггера. Построение функциональной схемы синтезированного автомата.
курсовая работа [360,1 K], добавлен 07.05.2013Структурная схема и синтез цифрового автомата. Построение алгоритма, графа и таблицы его функционирования в микрокомандах. Кодирование состояний автомата. Функции возбуждения триггеров и формирования управляющих сигналов. Схема управляющего устройства.
курсовая работа [789,4 K], добавлен 25.11.2010Разработка функциональной и принципиальной схем управляющего устройства в виде цифрового автомата. Синтез синхронного счётчика. Минимизация функций входов для триггеров с помощью карт Карно. Синтез дешифратора и тактового генератора, функции выхода.
курсовая работа [1,5 M], добавлен 23.01.2011Проектирование цифрового автомата, формирующего четырехразрядный код на заданном числе тактов. Общая схема синтеза пересчетного устройства, векторная диаграмма работы. Разработка входного комбинационного устройства. Микросхема кодопреобразоателя.
курсовая работа [2,2 M], добавлен 05.12.2012Таблица истинности, функции алгебры логики разрабатываемого цифрового автомата. Функциональная логическая схема устройства. Минимизация функции алгебры логики, представление ее в базисе "И-НЕ". Функциональная схема минимизированных функций Y1 и Y2.
контрольная работа [2,1 M], добавлен 22.10.2012Синтез цифровых схем, выбор элементной базы и анализ принципов построения управляющих автоматов с жесткой логикой. Граф-схемы алгоритмов умножения и деления чисел. Создание управляющего автомата типа Мили; выбор триггера, кодирование сигналов автомата.
курсовая работа [1,8 M], добавлен 18.09.2012Функциональная схема и механизм работы цифрового устройства обработки данных. Синтез управляющего автомата, выбор типа триггера, описание управляющего автомата и счётчиков на языке Verilog. Процесс тестирования и моделирования управляющего автомата.
курсовая работа [3,2 M], добавлен 05.12.2012Теоретические основы процессоров. Построение процессоров и их общая структура. Цифровые автоматы. Расчёт количества триггеров и кодирование состояний ЦА. Структурная схема управляющего устройства. Построение графа функционирования управляющего устройства.
курсовая работа [85,0 K], добавлен 08.11.2008Проектирование цифрового устройства для передачи сообщения через канал связи. Разработка задающего генератора, делителя частоты, преобразователя кода, согласующего устройства с каналом связи, схемы синхронизации и сброса, блока питания конечного автомата.
курсовая работа [1,6 M], добавлен 28.01.2013
