Реализация синхронного автомата на интегральных микросхемах

Размещено на http://www.Allbest.ru/

Воронежский государственный технический университет

КУРСОВОЙ ПРОЕКТ

по дисциплине "Схемотехника ЭВМ"

Тема:

Реализация синхронного автомата на интегральных микросхемах

Содержание

Введение

1. Выбор способа решения задачи курсового проектирования

1.1 Структурная детализация автомата

1.2 Составление структурной таблицы кодирования состояний автомата

1.3 Детализация блока памяти автомата

2. Структурный синтез логического преобразователя

2.1 Составление расширенной структурной таблицы переходов

2.2 Составление логических уравнений для выходных сигналов

2.3 Минимизация логических уравнений с помощью карт Карно

2.4 Выбор элементной базы для синтеза логического преобразователя

3. Разработка схем синтезируемого устройства

3.1 Синтез (или разработка) схемы электрической функциональной в пакете Electronics Workbench

3.2 Синтез (или разработка) схемы электрической принципиальной в пакете Electronics Workbench

3.3 Проверка правильности работы

Заключение

Список литературы

Приложение

Введение

Схемотехника - научно-техническое направление, занимающееся проектированием, созданием и отладкой (синтезом и анализом) электронных схем и устройств различного назначения. Необходимо также отметить, что грамотная схемотехника подразумевает баланс экономических и технических показателей. Негативным может стать как недостаток средств на проектирование, так и их переизбыток. Важно в ходе всех этапов работ осуществлять оценку их экономической эффективности.

К проблемам, не зависящим от реализуемого алгоритма, относятся подавление помех, передача данных по линиям связей, обеспечение требуемых режимов входов и выходов элементов, генерация и распределение тактовых сигналов, и т.д. Кроме того, разработка моделей требует к себе повышенного внимания и сосредоточенности, аккуратной работы.

Результаты схемотехнических работ оформляются в виде законченных чертежей, а также, при необходимости, технологии производства и инструкции на использовании.

Основная задача схемотехники - синтез (определение структуры) электронных схем, обеспечивающих выполнение определённых функций, и расчёт параметров, входящих в них элементов.

В результате изучения дисциплины "Схемотехника ЭВМ" студенты должны:

- знать номенклатуру, характеристики и функциональное назначение интегральных микросхем, выпускаемых отечественной и зарубежной промышленностью для ЭВМ;

- знать и практически овладеть основными методами проектирования узлов ЭВМ на основе интегральных микросхем различной степени интеграции;

- знать принципы построения интегральных микросхем памяти и способы построения на их основе устройств памяти большой емкости; - уметь выбирать схемотехническую базу при проектировании различных устройств ЭВМ;

- иметь навыки экспериментального исследования работоспособности спроектированных схем.

Цель курсового проектирования - закрепление у студентов основных теоретических положений дисциплины "Схемотехника ЭВМ», приобретение практических навыков по решению задач логического синтеза узлов и блоков цифровых ЭВМ, а также практической их реализации на интегральных микросхемах.

1. Выбор способа решения задачи курсового проектирования

1.1 Структурная детализация автомата

По техническому заданию дан граф автомата, представленный на рисунке 1, где, - индекс состояния автомата; a₀ - начальное состояние автомата; Y_j = 0000,…1000 - двоичные числа, равные десятичному индексу j и формируемые на выходах автомата. Так же, следует отметить, что вариант данной курсовой предполагает тривиальное кодирование автомата.

Y₆ Y₁ Y₃ Y₂ Y₅ Y₄ Y₈ Y₀ Y₇ Y₆

Размещено на http://www.Allbest.ru/

Рисунок 1 - Граф автомата

Следующим шагом детализации структуры проектируемого автомата, является представление автомата в виде математической модели Мура, что позволяет представить синтезируемый автомат в виде двух взаимосвязанных функциональных частей - логического преобразователя (ЛП) и блока памяти (БП), так, как это показано на рисунке 2.

Рисунок 2 - Первый уровень структурной детализации синтезируемого автомата

ЛП представляет собой комбинационную схему (или комбинационный автомат). БП содержит r комбинированных D-триггеров. Количество триггеров, необходимое для реализации БП при использовании двоичного кодирования состояний автомата (тривиальное кодирование, кодирование кодами Грея), определяется по формуле (1):

(1)

где - мощность множества A состояний автомата, int (w) - целая часть (w). Пользуясь данной формулой, получаем: б = 9, т.к. состояний автомата 9, = 3, следовательно, r = 4.

1.2 Составление структурной таблицы кодирования состояний автомата

В настоящее время самым распространенным способом структурного кодирования состояний автомата является двоичное кодирование или по-другому - тривиальное кодирование. Т.к. по формуле (1) было уже рассчитано количество триггеров, а именно - 4, то для тривиального структурного кодирования внутренних состояний автомата необходимо использовать 4 разряда. Сопоставим каждому отдельному абстрактному символу , 4х - разрядный двоичный код таким образом, чтобы он соответствовал значению десятичного индекса i каждого состояния автомата. Результаты такого структурного кодирования занесем в таблицу 1.

Таблица 1.1

Структурное кодирование состояний автомата a_i

Состояние автомата	Структурный код
ai	Q4	Q3	Q2	Q1
a0	0	0	0	0
a1	0	0	0	1
a2	0	0	1	0
a3	0	0	1	1
a4	0	1	0	0
a5	0	1	0	1
a6	0	1	1	0
a7	0	1	1	1
a8	1	0	0	0

Помимо структурного кодирования необходимо также предусматривать и выходные сигналы Y_j, которые формируются из двоичных кодов Q₄…Q_1.

Количество выходных сигналов для данного автомата также можно определить по формуле (1). Высчитав нужное значение определим, что количество выходных сигналов равно 4.

Сопоставим каждому состоянию автомата соответствующие выходы Yj 4х - разрядный двоичный код таким образом, чтобы он соответствовал значению десятичного индекса j Yj. Результаты такого структурного кодирования занесем в таблицу 2.

Таблица 1.2

Структурное кодирование выходных сигналов Y_j

	Структурные коды
Индексы состояний автомата Yj	j	Y'4	Y'3	Y'2	Y'1
	6	0	1	1	0
	1	0	0	0	1
	3	0	0	1	1
	2	0	0	1	0
	5	0	1	0	1
	4	0	1	0	0
	8	1	0	0	0
	0	0	0	0	0
	7	0	1	1	1

1.3 Детализация блока памяти автомата

Для того, чтобы нормально организовать работу комбинационного автомата, необходимо обеспечить бесперебойную работу БП. Как мы выяснили ранее, для данного устройства необходимо и достаточно использовать 4 комбинированных синхронных двухтактных D-триггера.

Рисунок 3 - Комбинированный синхронный двухтактный D - триггер

У триггера есть своя таблица истинности, по которой можно убедиться в правильности его работы.

Таблица 1.3

Таблица истинности комбинированного синхронного двухтактного D - триггера.

R	S	C	D	Q	Q+
0	0	0	*	0/1	0/1
0	0		0	0/1	0
0	0		1	0/1	1
0	1	*	*	0	1
0	1	*	*	1	1
1	0	*	*	0	0
1	0	*	*	1	0
1	1	*	*	0/1	*

Так как для работы автомата нам необходимо использовать 4 триггера, то они должны быть соединены определенным образом, так, как это показано на рисунке 4.

Рисунок 4 - Блок памяти синтезируемого автомата

На рисунке 4 обозначено: Q₁ ,…, Q₄ - двоичный код, который соответствует номеру текущего шага алгоритма работы автомата, S - сигнал синхронизации, Н.У. - начальная установка устройства, F₁ ,…, F₄ - функции возбуждения элементов памяти.

Такое объединение триггеров называется 4 - разрядным регистром. Особенность комбинированных триггерных схем заключается в том, что в них присутствуют как синхронно управляемые информационные входы, так и входы асинхронной установки S, R.

На входы асинхронной установки подается сигнал начальной установки, который в начальный момент времени устанавливает триггеры в определенной состояние, в нашем случае, это низкий уровень “0”. После того, как все триггеры установлены в нулевое состояние, управление ими передается сигналу синхронизации.

интегральный микросхема логический преобразователь

2. Структурный синтез логического преобразователя

2.1 Составление расширенной структурной таблицы переходов

Для удобства построения схем необходимо построить расширенную структурную таблицу переходов автомата. Она основана на таблицах 1.1, 1.2, но в ней также присутствует столбец, в котором указана функция возбуждения, ее можно рассчитать по формуле (2).

F(а_m,а_s) = К(а_s) (2)

где а_m - текущее состояние автомата, а_s - следующее состояние автомата, К(а_s) - двоичный код следующего состояния автомата.

Таблица 2.1

Расширенная структурная таблица переходов автомата (P = 1)

	K(		K(	X
	0	0	0	0		0	0	0	1	1	0	0	0	1
	0	0	0	1		0	0	1	0	1	0	0	1	0
	0	0	1	0		0	0	1	1	1	0	0	1	1
	0	0	1	1		0	1	0	0	1	0	1	0	0
	0	1	0	0		0	1	0	1	1	0	1	0	1
	0	1	0	1		0	1	1	0	1	0	1	1	0
	0	1	1	0		0	1	1	1	1	0	1	1	1
	0	1	1	1		1	0	0	0	1	1	0	0	0
	1	0	0	0		0	0	0	0	1	0	0	0	0

Так как синхронный автомат должен работать в двух режимах, прямом и обратном, необходимо также составление аналогичной структурной таблицы, но для режима работы Р = 0 (таблица 2.2). Два режима различаются между собой только порядком выходных сигналов. Для Р = 1 порядок прямой, для Р = 0 - обратный.

Таблица 2.2

Расширенная структурная таблица переходов автомата (P = 0)

Fn	K(	am	K(	X	F(am,an)
	Q3	Q2	Q1	Q0		Q3	Q2	Q1	Q0		F3	F2	F1	F0
а0	0	0	0	0	а8	1	0	0	0	0	1	0	0	0
а8	1	0	0	0	а7	0	1	1	0	0	0	1	1	0
а7	0	1	1	1	а6	0	1	0	1	0	0	1	0	1
а6	0	1	1	0	а5	0	1	0	0	0	0	1	0	0
а5	0	1	0	1	а4	0	0	1	1	0	0	0	1	1
а4	0	1	0	0	а3	0	0	1	0	0	0	0	1	0
а3	0	0	1	1	а2	0	0	0	1	0	0	0	0	1
а2	0	0	1	0	а1	0	0	0	1	0	0	0	0	1
а1	0	0	0	1	а0	0	0	0	0	0	0	0	0	0

2.2 Составление логических уравнений для выходных сигналов

По таблице 2.1 и 2.2 можно составить логические уравнения для функций возбуждения блока памяти F₀-F_3.

Для P = 1:

(3)

(4)

(5)

(6)

Для P = 0:

(7)

(8)

(9)

(10)

Но составленные уравнения слишком объемны, для того, чтобы это исправить необходимо их минимизировать.

2.3 Минимизация логических уравнений с помощью карт Карно

Составление логических уравнений для функций возбуждения блока памяти F₁ ,…, F₄ сводится к тому, чтобы максимально упростить дизъюнктивные нормальные формы, с целью обеспечения минимальной структурной сложности логической функции в элементных базисах И, ИЛИ, НЕ; И-НЕ; ИЛИ-НЕ.

Для решения данной задачи лучше всего подходят карты Карно.

Построим карты Карно функций F_i , i=1,…,4 для Р = 1:

Таблица 2.3

Карта Карно функции F₀

Q3Q2 / Q1Q0	00	01	11	10
00	1	1	*	0
01	0	0	*	*
11	0	0	*	*
10	1	1	*	*

Для того, чтобы максимально минимизировать логические выражения необходимо доопределим карту Карно, представленную в табл. 2.3, т.е. вставить вместо «*» «1».

Таблица 2.4

Доопределенная карта Карно функции F₀

Q3Q2 / Q1Q0	00	01	11	10
00	1	1	*	0
01	0	0	*	*
11	0	0	*	*
10	1	1	1	1

Минимизируя функцию F₀ методом карт Карно, получим следующее уравнение:

(11)

Таблица 2.5

Карта Карно функции F₁

Q3Q2 / Q1Q0	00	01	11	10
00	0	0	*	0
01	1	1	*	*
11	0	0	*	*
10	1	1	*	*

Доопределим карту Карно, представленную в табл. 2.5 по тем же принципам, что и предыдущую.

Таблица 2.6

Доопределенная карта Карно функции F₁

Q3Q2 / Q1Q0	00	01	11	10
00	0	0	*	0
01	1	1	1	1
11	0	0	*	*
10	1	1	1	1

Минимизируя функцию F₁ методом карт Карно, получим следующее уравнение:

(12)

Таблица 2.7

Карта Карно функции F₂

Q3Q2 / Q1Q0	00	01	11	10
00	0	1	*	0
01	0	1	*	*
11	1	0	*	*
10	0	1	*	*

Доопределим карту Карно, представленную в табл. 2.7.

Таблица 2.8

Доопределенная карта Карно функции F₂

Q3Q2 / Q1Q0	00	01	11	10
00	0	1	1	0
01	0	1	1	*
11	1	0	*	1
10	0	1	1	*

Минимизируя функцию F₂ методом карт Карно, получим следующее уравнение:

(13)

Таблица 2.9

Карта Карно функции F₃

Q3Q2 / Q1Q0	00	01	11	10
00	0	0	*	0
01	0	0	*	*
11	0	1	*	*
10	0	0	*	*

Доопределим карту Карно, представленную в табл. 2.9.

Таблица 2.10

Доопределенная карта Карно функции F₃

Q3Q2 / Q1Q0	00	01	11	10
00	0	0	*	0
01	0	0	*	*
11	0	1	1	*
10	0	0	*	*

Минимизируя функцию F₃ методом карт Карно, получим следующее уравнение:

(14)

Построим карты Карно функций F_i , i=1,…,4 для Р = 0:

Таблица 2.11

Карта Карно функции F₀

Q3Q2 / Q1Q0	00	01	11	10
00	0	1	*	1
01	0	0	*	*
11	0	0	*	*
10	1	1	*	*

Доопределим карту Карно, представленную в табл. 2.11.

Таблица 2.12

Доопределенная карта Карно функции F₀

Q3Q2 / Q1Q0	00	01	11	10
00	0	1	1	1
01	0	0	1	1
11	0	0	1	1
10	1	1	1	1

Минимизируя функцию F₀ методом карт Карно, получим следующее уравнение:

(15)

Таблица 2.13

Карта Карно функции F₁

Q3Q2 / Q1Q0	00	01	11	10
00	0	1	*	1
01	0	0	*	*
11	1	1	*	*
10	0	0	*	*

Доопределим карту Карно, представленную в табл. 2.13.

Таблица 2.14

Доопределенная карта Карно функции F₁

Q3Q2 / Q1Q0	00	01	11	10
00	0	1	1	1
01	0	0	1	1
11	1	1	1	1
10	0	0	1	1

Минимизируя функцию F₁ методом карт Карно, получим следующее уравнение:

(16)

Таблица 2.15

Карта Карно функции F₂

Q3Q2 / Q1Q0	00	01	11	10
00	0	0	*	1
01	0	1	*	*
11	0	1	*	*
10	0	1	*	*

Доопределим карту Карно, представленную в табл. 2.15.

Таблица 2.16

Доопределенная карта Карно функции F₂

Q3Q2 / Q1Q0	00	01	11	10
00	0	0	1	1
01	0	1	1	1
11	0	1	1	1
10	0	1	1	1

Минимизируя функцию F₂ методом карт Карно, получим следующее уравнение:

(17)

Таблица 2.17

Карта Карно функции F₃

Q3Q2 / Q1Q0	00	01	11	10
00	1	0	*	0
01	0	0	*	*
11	0	0	*	*
10	0	0	*	*

Данную карту доопределить невозможно.

Минимизируя функцию F₃ методом карт Карно, получим следующее уравнение: (18)

Аналогично работаем с Y. Получаем, для Y0:

Таблица 2.18

Карта Карно функции Y0

Q3Q2 / Q1Q0	00	01	11	10
00	0	1	*	1
01	0	0

Подобные документы

• Реализация синхронного автомата на интегральных микросхемах

  Проектирование синхронного счетчика с четырьмя выходами, циклически изменяющего свои состояния. Решение задач логического синтеза узлов и блоков цифровых ЭВМ. Разработка структурной, функциональной и электрической принципиальной схем заданного устройства.
  
  контрольная работа [500,9 K], добавлен 19.01.2014
  

• Реализация синхронного автомата на интегральных микросхемах

  Разработка и реализация устройства селекции бинарной подпоследовательности символов из бесконечной бинарной последовательности. Выбор микросхемы регистра сдвига. Методы отладки модели УСПБ, генератор слов. Выбор микросхемы для реализации блока индикации.
  
  курсовая работа [565,0 K], добавлен 08.01.2016
  

• Синтез дискретной системы управления автоматом-перекладчиком с использованием прерывистых логических функций

  Циклограмма работы механизма, таблица включений. Минимизация логических функций с помощью программы MINWIN-Professional. Построение функциональной схемы дискретного автомата. Выбор элементной базы из интегральных микросхем средней степени интеграции.
  
  курсовая работа [7,2 M], добавлен 24.04.2014
  

• Разработка функциональной и принципиальной схем управляющего автомата

  Разработка функциональной и принципиальной схем управляющего устройства в виде цифрового автомата. Синтез синхронного счётчика. Минимизация функций входов для триггеров с помощью карт Карно. Синтез дешифратора и тактового генератора, функции выхода.
  
  курсовая работа [1,5 M], добавлен 23.01.2011
  

• Проектирование цифрового устройства

  Логические основы синтеза цифровых устройства. Понятия и определения функций алгебры логики. Минимизация логических функций с помощью алгебраических преобразований, карт Карно. Построение аналитической модели устройства. Анализ и выбор элементной базы.
  
  контрольная работа [696,4 K], добавлен 19.10.2011
  

• Расчет и конструирование схемы параллельного регистра на триггере CLD - типа

  Общее понятие об интегральных микросхемах, их назначение и применение. Описание электрической принципиальной схемы логического устройства, выбор и обоснование элементной базы. Расчет тепловых процессов устройства, оценка помехоустойчивости и надежности.
  
  курсовая работа [90,5 K], добавлен 06.12.2013
  

• Основы переключательных функций и синтез комбинационных схем

  Минимизация логических функций метом карт Карно и Квайна, их реализация на релейно-контактных и логических элементах. Синтез комбинационных схем с несколькими выходами; временная диаграмма, представляющая функцию; разработка схемы преобразователя кода.
  
  контрольная работа [1,9 M], добавлен 08.01.2011
  

• Синтез микропрограммного автомата с жесткой логикой

  Синтез цифровых схем, выбор элементной базы и анализ принципов построения управляющих автоматов с жесткой логикой. Граф-схемы алгоритмов умножения и деления чисел. Создание управляющего автомата типа Мили; выбор триггера, кодирование сигналов автомата.
  
  курсовая работа [1,8 M], добавлен 18.09.2012
  

• Синтез комбинационных схем (устройств)

  Выполнение синтеза логической схемы цифрового устройства, имеющего 4 входа и 2 выхода. Составление логических уравнений для каждого выхода по таблице истинности. Минимизация функций с помощью карт Карно, выбор оптимального варианта; принципиальная схема.
  
  практическая работа [24,0 K], добавлен 27.01.2010
  

• Синтез и исследование логической схемы цифрового автомата, построенного на цифровых микросхемах

  Таблица истинности, функции алгебры логики разрабатываемого цифрового автомата. Функциональная логическая схема устройства. Минимизация функции алгебры логики, представление ее в базисе "И-НЕ". Функциональная схема минимизированных функций Y1 и Y2.
  
  контрольная работа [2,1 M], добавлен 22.10.2012
  

• Синтез многофункционального конечного автомата

  Составление структурной схемы автомата. Выбор элементной базы. Функциональная схема автомата. Задающий генератор и делитель частоты. Преобразователь параллельного кода в последовательный. Формирователь стартовых импульсов. Кодирование и минимизация.
  
  курсовая работа [3,0 M], добавлен 07.02.2013
  

• Проектирование устройства логического управления (разработка электронного автомата)

  Синхронный дискретный автомат Мура как прототип проектируемого электронного автомата с заданными входными сигналами и контролируемыми параметрами. Разработка схемы дискретного автомата. Выбор элементной базы. Разработка устройств сопряжения по входу.
  
  курсовая работа [958,4 K], добавлен 29.07.2009
  

• Проектирование и синтез дискретных устройств

  Синтез дискретного устройства, его структурная схема. Расчет дешифратора и индикаторов, их проектирование. Карты Карно. Синтез счетной схемы. Делитель частоты. Проектирование конечного автомата и его описание. Анализ сигналов и минимизация автомата.
  
  курсовая работа [217,8 K], добавлен 21.02.2009
  

• Цифровые устройства автоматики

  Основные инструменты анализа и синтеза цифровых устройств. Синтез комбинационного устройства, реализующего заданную функцию. Минимизация переключательных функций с помощью карт Карно. Общие правила минимизации функций. Дешифратор базиса Шеффера.
  
  контрольная работа [540,0 K], добавлен 09.01.2014
  

• Логический синтез цифровых устройств

  Структурная схема цифрового устройства. Проектирование одновибратора на интегральных таймерах. Минимизация логической функции цифрового устройства по методу Квайна и по методу карт Карно. Преобразование двоичного числа. Расчет номиналов сопротивлений.
  
  курсовая работа [319,2 K], добавлен 31.05.2012
  

• Разработка устройства логического управления

  Электронный автомат с заданными входными сигналами и контролируемыми параметрами. Структурный синтез управляющего автомата. Направленный граф абстрактного автомата. Кодирование внутренних состояний и выбор типа памяти. Выбор элементов и микросхем.
  
  курсовая работа [933,1 K], добавлен 29.07.2009
  

• Синтез комбинационной схемы по логическим уравнениям

  Структурная схема логического (комбинационного) блока, реализующего функции F1, F2, F3. Карта Карно, построение схемы электрической функциональной. Реализация функции F1 на мультиплексоре. Компьютерное моделирование, компоненты Electronics Workbench.
  
  курсовая работа [831,7 K], добавлен 23.09.2013
  

• Синтез цифрового конечного автомата Мура

  Выполнение синтеза цифрового автомата Мура, осуществляющего отображение информации, приведение алфавитного отображения к автоматному. Построение формализованного описания автомата, минимизация числа внутренних состояний. Функциональная схема автомата.
  
  курсовая работа [2,8 M], добавлен 04.02.2013
  

• Разработка цифрового микропрограммного автомата

  Цифровые автоматы - логические устройства, в которых помимо логических элементов имеются элементы памяти. Разработка микропрограммного цифрового автомата на основе микросхем малой степени интеграции. Синтез преобразователя кода и цифровая индикация.
  
  курсовая работа [2,7 M], добавлен 26.05.2012
  

• Создание цифровых устройств

  Реализация булевых функций на мультиплексорах. Применение постоянных запоминающих устройств (ПЗУ). Структурная схема программируемых логических матриц (ПЛМ). Функциональная схема устройства на микросхемах малой и средней степени интеграции, ПЗУ и ПЛМ.
  
  курсовая работа [524,1 K], добавлен 20.12.2013
  

• главная
• рубрики
• по алфавиту
• вернуться в начало страницы
• вернуться к началу текста
• вернуться к подобным работам