Розробка та розрахунок 8-канального демультиплексора

Размещено на http://www.allbest.ru

Размещено на http://www.allbest.ru

Вступ

Цифрова техніка є одним з новітніх розділів сучасної радіоелектроніки, який набуває дедалі все більшого значення. Цифрові пристрої та цифрові методи подання і передачі інформації знаходять широке застосування в техніці зв'язку, звукозапису, телебачення, телеметрії, та автоматиці, а найголовніше - лежать у основі всієї сучасної електронно-обчислювальної техніки. Тому знання принципів роботи цифрових пристроїв і процесів, що в них відбуваються, має важливе значення при вивченні радіоелектроніки та радіотехніки.

В основі роботи усіх цифрових пристроїв лежить ключовий режим транзисторів. Не менш важливими компонентами являються логічні елементи та їх мікросхеми, комбінаційні пристрої (арифметичні та логічні), елементи пам'яті - тригери, регістри й лічильники, запам'ятовуючи пристрої й перетворювачі аналогової та цифрової інформації.

1. Комбінаційні пристрої

1.1 Визначення комбінаційних пристроїв та їх види

Логічними, або комбінаційними називаються пристрої чи функціональні вузли, які не містять елементів пам'яті (тригерів). Стан логічного функціонального вузла однозначно визначається комбінацією вхідних сигналів на даний момент і не залежить від його попереднього стану. До логічних належать такі цифрові вузли, як шифратори, дешифратори, суматори, пристрої порівняння (компаратори), мультиплексори, демультиплексори, перетворювачі кодів.

· Шифратор (англ. Encoder) -- логічний пристрій, що виконує логічну функцію перетворення n-розрядного коду в k-розрядний m-ковий (найчастіше двійковий) код.

Двійковий шифратор виконує логічну функцію перетворення k-того однозначного коду в двійковий.

Якщо кількість вхідних даних (входів) рівна кількості можливих комбінацій сигналів на виході, то такий шифратор називається повним,в іншому випадку -- неповним. Число входів і виходів в повному k-ковому шифраторі задається співвідношенням

{\displaystyle \ n=2{m},}

Де: {\displaystyle \ n}n -- кількість входів, {\displaystyle \ m}m -- кількість виходів.

· Дешифратор або декодер (англ. decoder) -- логічний пристрій, який перетворює код числа, що поступило на вхід, в сигнал на одному з його виходів. Вихідними функціями дешифратора є різноманітні конституенти одиниці:Якщо число представлено у вигляді {\displaystyle n} двійкових розрядів, то дешифратор повинен мати {\displaystyle 2{n}} виходів. Дешифратор довільної складності може бути складено з трьох базових логічних елементів: кон'юнкції, диз'юнкції та заперечення.

· Суматором називається функціональний вузол комп'ютера, призначений для додавання двох n-розрядних слів (чисел). Операція віднімання замінюється додаванням слів в оберненому або доповнювальному кодах. Операції множення та ділення перетворюються на реалізації багаторазового додавання та зсуву. Тому суматор є важливою частиною арифметико-логічного пристрою. Функція суматора позначається літерами SM або У.

Суматор складається з окремих схем, які називаються однорозрядними суматорами; вони виконують усі дії з додавання значень однойменних розрядів двох чисел (операндів). Суматори класифікують за такими ознаками:

1) способом додавання -- паралельні, послідовні та паралельно-послідовні;

2) кількістю вхідних клем -- напівсуматори, однорозрядні або багаторозрядні суматори;

3) організацією зберігання результату додавання -- комбінаційні, накопичувальні, комбіновані;

4) системою числення -- позиційні (двійкові, двійково-десяткові, трійкові) та непозиційні, наприклад, у системі залишкових класів;

5) розрядністю (довжиною) операндів -- 8-, 16-, 32-, 64-розрядні;

6) способом подання від'ємних чисел -- в оберненому або доповнювальному кодах, а також їх модифікаціях;

7) часом додавання -- синхронні та асинхронні.

У паралельних n-розрядних суматорах значення всіх розрядів операндів поступають одночасно на відповідні входи однорозрядних підсумовуючих схем. У послідовних суматорах значення розрядів операндів та перенесення, які запам'ятовувалися в минулому такті, поступають послідовно в напрямку від молодших розрядів до старших на входи одного одно розрядного суматора. В паралельно-послідовних суматорах числа розбиваються на частини, наприклад, байти, розряди байтів поступають на входи восьми розрядного суматора паралельно (одночасно), а самі байти -- послідовно, в напрямку від молодших до старших байтів з врахуванням запам'ятованого перенесення.

У комбінаційних суматорах результат операції додавання запам'ятовується в регістр результату. В накопичувальних суматорах процес додавання поєднується зі зберіганням результату. Це пояснюється використанням Т-тригерів як однорозрядних схем додавання.

Організація перенесення практично визначає час виконання операції додавання. Послідовні перенесення схемно створюються просто, але є повільнодіючими. Паралельні перенесення схемно реалізуються значно складніше, але дають високу швидкодію.

Розрядність суматорів знаходиться в широкому діапазоні 4-16 -- для мікро- та міні-комп'ютерів та 32-128 і більше -- для універсальних машин.

Суматори з постійним інтервалом часу для додавання називаються синхронними. Суматори, в яких інтервал часу для додавання визначається моментом фактичного закінчення операції, називаються асинхронними. В асинхронних суматорах є спеціальні схеми, які визначають фактичний момент закінчення додавання і повідомляють про це в пристрій керування. На практиці переважно використовуються синхронні суматори.

· Мультиплексори відносяться до пристроїв комутування цифрової інформації. Вони здійснюють комутацію одного з декількох інформаційних входів xi до одного виходу y. Мультиплексори мають декілька інформаційних входів, адресні входи, вхід дозволу мультиплексування (стробуючий вхід) та один вихід.

· Демультиплексор відноситься до пристроїв комутування цифрової інформації. Він здійснює комутацію одного інформаційного входу до одного з декількох виходів, адреса якого задана. Демультиплексор має один інформаційний вхід, декілька виходів та адресні входи.

· Перетворювачі кодів (ПК).

Призначені для перетворення одного паралельного коду в іншій. Вони використовуються для шифруванняі дешифрування цифрової інформації і можуть мати n входів і k виходів Співвідношення між числами n і k можуть бути будь-якими n = k, n < k, n > k.

За призначенням ПК можна розділити на два типи з неваговим і з ваговим перетворенням кодів. У перетворювачах першого типу відсутній числовий взаємозв'язок вхідного і вихідного коду, а має місце символьний взаємозв'язок наприклад перетворення двійково-десяткового коду в код семисегментного індикатора десяткових цифр. Перетворювачі другого типу використовуються, як правило, для перетворення числової інформації, тоді між числами вхідного і вихідного коду має місце заданий математичний взаємозв'язок.

Перетворення n-елементного коду в k-елементний можна здійснити з попереднім дешифруванням першого коду і без нього. В першому випадку спочатку дешифрується n-елементний код і на кожній з 2n вихідних шин виходить сигнал, відповідний одній з вхідних кодових комбінацій. Потім кожен з вихідних сигналів кодується в k-елементному коді за допомогою шифратора.

1.2 Дослідження мультиплексорів

Мультиплексори відносяться до пристроїв комутування цифрової інформації. Вони здійснюють комутацію одного з декількох інформаційних входів xi до одного виходу y. Мультиплексори мають декілька інформаційних входів, адресні входи, вхід дозволу мультиплексування (стробуючий вхід) та один вихід.

Кожному з інформаційних входів мультиплексора відповідає номер, який називається адресою, двійкове число якого подається до адресних входів.

Число інформаційних входів nінф і число адресних входів nадр зв'язані співвідношенням: nінф=2nадр.

Адресний дешифратор D1, перетворює двійковий код у десятковий для керування роботою мультиплексора. В залежності від комбінації стану адресних входів а1 та а2 на одному з чотирьох виходів дешифратора з'являється одиничний потенціал, який дає дозвіл на спрацьовування відповідної схеми І (D2…D5). Наприклад, при адресному числі 01, коли а1= 1 та а2= 0, на виході 1 дешифратора D1 установлюється рівень логічної одиниці, а на всіх останніх -- нульовий. Тому логічний елемент D3 має дозвіл на спрацьовування.

Рис. 1. Мультиплексор; а-схема; б - умовне позначення

мультиплексор логічний комбінаційний суматор

Якщо при цьому на інформаційному вході x1 діє логічна одиниця, то на виході D3 установлюється 1, а при x1=0 на виході логічного елемента D3 буде теж нульовий потенціал. При цьому, незалежно від стану інформаційних входів x0, x2, x3, на виході логічного елемента АБО D6 інформація повторює стан x1. Якщо активізований вхід дозволу E=1, то на виході мультиплексора y з'являється 1 або 0 в залежності від значення x1.

Функціонування мультиплексора описується таблицею істинності

Табл. 1. Таблиця істинності функціонування мультиплексора 4-1

При нульовому керуючому сигналі E=0 зв'язок між інформаційними входами xi та виходом y відсутній. Тому незалежно (позначка «X») від стану адресних входів а1 та а2вихід y нульовий. При E=1 на вихід передається логічний рівень того з інформаційних входів xi номер якого i заданий на адресних входах.

Логічний вигляд мультиплексора 4-1 має вигляд:

Мультиплексори мають різне число входів, починаючи з 2. Деякі мультиплексори мають комплементарний вихід (прямий y та інверсний {\displaystyle {\bar {y}}}).

При комутації багаторозрядних слів використовують декілька мультиплексорів, виходи яких з'єднуються за схемою АБО. Для цієї мети випускаються декілька однотипних мультиплексорів в одному корпусі.

1.3 Дослідження демультиплексорів

Демультиплексор відноситься до пристроїв комутування цифрової інформації. Він здійснює комутацію одного інформаційного входу до одного з декількох виходів, адреса якого задана. Демультиплексор має один інформаційний вхід, декілька виходів та адресні входи.

Таким чином, на приймальному кінці мультиплексованої магістралі потрібно виконати зворотну операцію - демультиплексування. Демультиплексор можна реалізувати на дешифраторі з n-входами, в якому вхід дозволу E використовується як інформаційний. Якщо для побудови схеми демультиплексора використати дешифратор без входу дозволу E, то необхідно мати m двовхідних логічних елементів 2І.

Входи дешифратора a1, а2 є адресними. Тому в залежності від адресного числа лише на одному з виходів дешифратора з'являється логічна одиниця, яка дає дозвіл до спрацювання лише одного з чотирьох кон'юкторів D2…D5. На другі входи кожного кон'юктора надходить шина сигналу x.

Рис. 2. Демультиплексор 1-4 на базі дешифратора D1 та логічних елементів 2І D2…D5 (без входу дозволу); a - схема; б - умовне позначення

Вхідна інформація відтворюється на виході одного з чотирьох логічних елементів D2…D5, який одержав дозвіл по другому адресному входу.

Можна виконати синхронний демультиплексор, якщо використовувати три-входові логічні елементи 3І і на третій вхід подати синхросигнал або сигнал дозволу від зовнішнього джерела.

Функціонування демультиплексора 1-4 відбивається таблицею істинності.

Табл. 2. Таблиця істинності функціонування демультиплексора 1-4

2. Реалізація проекту у програмі multisim

2.1 Побудова практичної схеми

Ознайомившись із завданням, було вирішено перейти до побудови схеми демультиплексора, зображеної на рис. 3.

Рис. 3. Схема 8-канального демультиплексора

Дану схему можна умовно розділити на 3 частини:

1. Одновібратор. Одновібратор можна побачити в нижній лівій частині рисунку. На вхід даного одновібратора подаються прямокутні імпульси з функціонального генератора XFG1 з заданою частотою 1000 Гц.

2. Лічильник. Вихід одновібратора відімкнений до лічильника, що, у нашому випадку, складається з трьох послідовно зв'язаних D-тригерів. Даний лічильник видає кількість зареєстрованих імпульсів у вигляді двійкового числа.

3. Дешифратор. Виходи усіх трьох тригерів підведені до адресних входів дешифратора. До сигнального виходу дешифратора відімкнений вихід одновібратора, а вісім вихідних виводів з'єднані з логічним аналізатором.

2.2 Дослідження процесів у даній схемі

Сигнал з функціонального генератора надходить у мультивібратор. Схема складається з логічного елементу І-НЕ та інвертора. Останній забезпечує додатний зворотний зв'язок і служить як буферний підсилювач щодо навантаження. У початковому стані Х=1 і тому на вході інвертора напруга UR низького рівня. При цьому конденсатор С не заряджений. Як тільки X=0, виникає додатний перепад напруги на виході ЛЕ, який у міру заряду конденсатора приводить до зменшення UR за експоненціальним законом. При досягненні UR рівня порогової напруги Un Інвертора на виході Y=1. Це викличе на виході логічного елемента І-НЕ низький (нульовий) рівень напруги, який швидко розрядить конденсатор С через відкритий діод VD i вихідний транзистор логічного елемента І-НЕ. Час розряду конденсатора і тривалість імпульсу на виході буде безпосередньо залежати від значення опору, встановленого на реостаті. Отже, одновібратор повернеться у свій початковий стійкий стан. З виходу одновібратора імпульс, уже зі змінною тривалістю, йде на вхід лічильника, побудованого на D-тригерах. Принципова схема такого лічильника зображена на Рис. 4.

Рис. 4. Функціональна схема найпростішого двійкового лічильника

Лічильник працює таким чином: за командою скидання, поданою на встановлювальний вхід лічильника, усі Q-виходи переводяться у стан логічного «0». Перший імпульс своїм заднім фронтом перемикає Tr1і встановлює його в стан =1. Далі по ланцюжку тригерів цей процес не йтиме, оскільки тригери перемикаються перепадом від логічної «1» до логічного «0». Тому Tr2, Tr3 і решта тригерів залишатимуться в попередньому стані.

З надходженням другого імпульсу (N=2), тригер Tr1 знову перемикається й перепадом від логічної «1» до логічного «0» запускає й перемикає Tr2. У результаті на Q-виходах утворюється у паралельному коді двійкове число N, яке відповідає кількості імпульсів,зареєстрованих на даний момент часу.

На рис. 5. наведено часові діаграми напруг у різних точках розглядуваної схеми.

Рис. 5. Часові діаграми напруг у різних точках схеми

Двійковий код з виходів Q1,Q2,Q3 передається на адресний вхід дешифратора DCD_3TO8, А до сигнального входу під'єднаний вихід з мультивібратора. В залежності від числа, що подається у вигляді двійкового коду на адресні входи дешифратора (0..7), Сигнал з сигнального входу передається на один з логічних виходів (0..7 відповідно). Усі виходи дешифратора з'єднані з логічним аналізатором, до якого також під'єднаний вихід одновібратора.

3. Оцінка та аналіз кінцевих результатів

3.1 Результати на логічному аналізаторі за різної тривалості вхідних імпульсів

Коли схема зібрана, починається моделювання макету. Перевіримо результати на логічному аналізатору, отримані при різних значеннях опору на реостаті одно вібратора (500 Ом, 750 Ом, 1500 Ом), тобто за різної тривалості імпульсу. Для цього мною було виставлено на реостаті значення опору 500 Ом та розпочато моделювання схеми.

Рис. 6. Зображення на логічному аналізаторі при значенні опору 500 Ом

Отримавши результат, було змінено значення опору на реостаті на 750 Ом. Знову було розпочато моделювання макету.

Рис. 7. Зображення на логічному аналізаторі при значенні опору 750 Ом

Отримавши даний результат, мною виставлено останнє значення опору на реостаті, я повторив процес.

Рис. 9. Зображення на логічному аналізаторі при значенні опору 1500 Ом

Отримавши три різних результатів, можна зробити висновок, що при зміні значення опору змінюється тривалість імпульсів, але ніяким чином зміна тривалості імпульсів не впливає на процеси передачі сигналу на дешифратор.

3.2 Аналіз часової діаграми напруг у різних точках досліджуваної схеми

Проаналізувавши результати на логічному аналізаторі, мною перевірено часові діаграми напруг у різних точках досліджуваної схеми при різних значеннях опору на реостаті одновібратора (500 Ом, 750 Ом, 1500 Ом), отримані за допомогою 4-канального осцилографа XSC1.

Рис. 10. Зображення часових діаграм напруг при значенні опору 500 Ом

Отримавши даний результат, було змінено опір до 750 Ом і повторено процес.

Рис. 11. Зображення часових діаграм напруг при значенні опору 750 Ом

Отримавши даний результат, було змінено опір до 1500 Ом і повторено процес.

Рис. 12. Зображення часових діаграм напруг при значенні опору 1500 Ом

Отримавши три різних результатів, можна зробити висновок, що ніяким чином зміна тривалості імпульсів не впливає на процеси рахунку на лічильнику.

Висновки

Під час написання даної курсової роботи я ознайомився з комбінаційними пристроями та їх видами. Було освоєно такі пристрої, як мультиплексори та демультиплексора, принцип їх роботи та застосування. Мною було побудовано макет складної будови, що складався з кількох різних компонентів. Були зняті часові характеристики напруг на тригерах та дешифраторі при різних значеннях опору на одновібраторі - 500 Ом, 750 Ом, 1500 Ом. З них було встановлено, що при зміні значення опору буде змінюватись лише тривалість імпульсів та ніяким чином зміна тривалості імпульсів не впливає на процеси рахунку на лічильнику і передачі сигналу на дешифратор. Було побудовано лічильник на трьох D-тригерах, Який мав модуль - 8. Тобто рахував від 0 до 7. Я вважаю що даний проект має актуальність на сьогоднішній час, адже на комбінаційних пристроях нині побудовано чимало нинішніх систем.

Размещено на Allbest.ru