Микросхемотехника цифровых интегральных схем

Компьютерное моделирование интегральных цифровых приборов. Структурная схема счетчика, эскиз топологии и топологические размеры. Параметры транзисторов и модели вентилей. Расчет быстродействия триггеров. Определение межсоединений и паразитных емкостей.

Рубрика Коммуникации, связь, цифровые приборы и радиоэлектроника
Вид курсовая работа
Язык русский
Дата добавления 22.10.2017
Размер файла 1,1 M

Отправить свою хорошую работу в базу знаний просто. Используйте форму, расположенную ниже

Студенты, аспиранты, молодые ученые, использующие базу знаний в своей учебе и работе, будут вам очень благодарны.

Размещено на http://allbest.ru

Московский Государственный Институт Электронной Техники

(Технический Университет)

Курсовой проект

по курсу:

“Микросхемотехника цифровых интегральных схем”

Тема: “Кольцевой счетчик с нечетным модулем”.

Выполнил: Тихов А.Н.

Проверил: Шишина Л.Ю.

Москва 2004 г

Содержание

1. Задание на курсовой проект

1.1 Техническое задание

1.2 Исходные параметры устройств

2. Теоретические сведения

2.1 Структурная схема счетчика

2.2 Описание работы

2.3 Таблица истинности

3. Базисные вентили

3.1 Электрические схемы

3.2 Эскиз топологии вентилей

3.3 Параметры транзисторов и модели вентилей

4. Триггеры

4.1 Схемы RSC и DC-триггеров

4.2 Расчет быстродействия триггеров

5. Проектирование и расчет счетчика

5.1Расчет счетчика в программе OrCAD

5.2Логическое моделирование схемы

5.3 Макетная топологическая модель счетчика

6. Анализ и корректировки

6.1 Анализ рабочей частоты

6.2 Варьирование параметров схемы

6.3 Расчет межсоединений и паразитных емкостей

Выводы

Литература

1. Задание на курсовой проект

1.1 Техническое задание

1. используя параметры эквивалентного логического элемента, разработанного в предыдущем КП по курсу «Компьютерное моделирование интегральных приборов», спроектировать схему триггера с динамическим управлением (фронтом или срезом синхросигнала) в соответствии с заданным вариантом.

Результатом проектирования является схема, выполняющая заданную по варианту логическую функцию для указанной рабочей частоты при минимальной величине нагрузочной емкости.

2 Выбрать по литературным источникам на базе спроектированного триггера, схему устройства, реализующего заданную логическую функцию (регистра, счетчика, делителя частоты и т.д.) с многоразрядными логическими переменными.

Число разрядов не менее 8, число транзисторов в устройстве - не менее 100. При необходимости для реализации логической функции возможны трансформации исходного триггера, например:

преобразование JK-триггера в Т-триггер и т.п.;

введение дополнительного логического управляющего сигнала сброса информации и выборки (установки);

осуществление коррекции топологических размеров исходного логического элемента и связанных с этим времен задержки на логических вентилях. При необходимости выполняется перерасчет схемы триггера при помощи программы SPICE;

разработка топологического эскиза базовой триггерной схемы с применением измененных топологических вариантов библиотечных элементов.

3. Разработать устройство по полузаказному алгоритму проектирования, считая исходный триггер библиотечным элементом матрицы.

4. При помощи программы OrCad нарисовать электрическую схему устройства.

5. Провести логическое моделирование разрабатываемого устройства при помощи, например, программы ASKT. В качестве библиотечного элемента использовать вентили из библиотеки ASKT.

6. Выполнить эскизный чертеж топологии устройства, используя разработанный ранее эскиз топологии триггера в виде прямоугольника, подсоединенного к шинам питания, с размерами, координатами входов и выходов в заданном масштабе - проектирования. Программа PULT или другой алгоритм.

7. Рассчитать паразитные сопротивления и емкости шин межсоединений (разрешено 2 уровня Al-металлизации) по разработанному топологическому варианту.

· Рассчитать величины паразитных емкостей (Спар) и сопротивлений (Rпар) шин межсоединений для полученного топологического эскиза схемы. Расчет вести для самых длинных шин, если величины Спар будут меньше 10 фФ, а Rпар - меньше 50 Ом, т.е. <0,1 пс, то вкладом задержек в шинах разводки в быстродействие схемы можно пренебрегать.

В ином случае, соответствующие емкости и сопротивления должны быть включены в электрическую схему для проведения моделирования переходных процессов в проектируемой схеме.

· Определить время задержки в шинах связи, сравнить с временами задержки в схеме триггера, скорректировать рабочую частоту.

· Скорректировать величины емкостей, подсоединенных в качестве нагрузки к выходам триггера с учетом дополнительных топологических емкостных нагрузок от шин разводки, на основании этого сделать перерасчет рабочей частоты и потребляемой мощности триггера и устройства на его основе.

8. Изменяемые параметры:

· Емкость нагрузки устройства из исходного курсового и в 10 раз большая,

· Номинал источника питания 5 и 3,6 В.

9. Рассчитывается частота:

- максимальная,

- рабочая,

- при заданных параметрах выходного импульса,

- для различных вариантов нагрузки.

10. Исследования (бонус):

· неопределенных и запрещенных состояний в триггерах,

· функциональных и логических состязаний.

1.2 Исходные параметры устройств

Вариант 21,

Технологические параметры:

1. Технологический базис CMOS 0.7мкм-2Metal, напряжение питания 5 В.

2. Пороговое напряжение n-канального транзистора В.

3. Пороговое напряжение p-канального транзистора В.

4. Крутизна n-канального транзистора.

5. Крутизна p-канального транзистора

6. Максимальное время фронта и среза 1 нс.

7. Рабочая частота 20 МГц.

8. Нагрузочная емкость 0.5 пФ.

Окончательные топологические параметры транзисторов в инверторе:

, , .

Таблица 1.1. Параметры быстродействия вентилей.

, нс

, нс

, нс

, нс

, нс

НЕ

0.755

0.837

0.796

1.400

1.460

2ИЛИ-НЕ

0.759

0.739

0.749

1.390

1.450

2И-НЕ

0.712

0.841

0.777

1.430

1.430

интегральный цифровой триггер

2. Теоретические сведения

2.1 Структурная схема счетчика

На рисунке 1 приведена структурная схема проектируемого счетчика на базе DC-триггеров с асинхронными входами сброса и установки.

Рис. 2.1. Структурная схема кольцевого счетчика.

Поскольку исходным триггером является RSC-триггер, то ниже приведена схема преобразования синхронного RSC-триггера в D-триггер, а также схема самого RSC-триггера с асинхронными входами сброса и установки.

Рис. 2.2. Структурная схема D-триггера.

Рис 2.3. Структурная схема RSC-триггера и его условное обозначение.

2.2 Описание работы

Распространенной разновидностью параллельных счетчиков являются кольцевые счетчики, строящиеся на базе сдвиговых регистров. Пример простейшего кольцевого счетчика дан на рис.2.1. Схема имеет 15 устойчивых состояний, после прохождения которых она возвращается в исходное состояние.

Таким образом данная схема выполняет функцию счетчика с модулем счета . Числа на выходе счетчика представлены в закодированном виде. Чтобы преобразовать их в двоичный код, к выходам счетчика необходимо подключить соответствующую ВКС.

Если регистр содержит m триггеров, то счетчик, получаемый после замыкания обратной связи с выхода на вход , имеет устойчивых состояний. Для получения нечетных значений необходимо исключить одно из устойчивых состояний. Обычно исключают состояние, когда .

Чтобы исключить это состояние, необходимо обеспечить =0(ввод 0), когда или , т.е. Эти схемы реализуются на RS или JK-триггерах. Для установки счетчиков в состояние “0” или “1”

используются асинхронные входы R и S. Кольцевые счетчики достаточно просты, надежны в работе, обладают высоким быстродействием.

2.3 Таблица истинности

Таблица 1.

Номер состояния

1

0

0

0

0

0

0

0

0

2

1

0

0

0

0

0

0

0

3

1

1

0

0

0

0

0

0

4

1

1

1

0

0

0

0

0

5

1

1

1

1

0

0

0

0

6

1

1

1

1

1

0

0

0

7

1

1

1

1

1

1

0

0

8

1

1

1

1

1

1

1

0

9

0

1

1

1

1

1

1

1

10

0

0

1

1

1

1

1

1

11

0

0

0

1

1

1

1

1

12

0

0

0

0

1

1

1

1

13

0

0

0

0

0

1

1

1

14

0

0

0

0

0

0

1

1

15

0

0

0

0

0

0

0

1

3. Базисные вентили

3.1 Электрические схемы

Для построения требуемых триггеров были использованы вентили 2И-НЕ и 3И-НЕ:

Рис. 3.1 Электрическая схема вентиля 2И-НЕ.

Рис. 3.2. Электрическая схема вентиля 3И-НЕ.

3.2 Эскиз топологии вентилей

Топологические параметры транзисторов в вентиле 2И-НЕ:

,

,

.

Топологические размеры вентиля 2И-НЕ: на .

Рис. 3.3. Топология вентиля 2И-НЕ.

Топологические параметры транзисторов в вентиле 3И-НЕ:

,

,

.

Топологические размеры вентиля 3И-НЕ: на .

Рис. 3.4. Топология вентиля 3И-НЕ.

3.3 Параметры транзисторов и модели вентилей

Параметры транзисторов (длины и ширины) берутся из предыдущего курсового проекта по курсу «Компьютерное моделирование интегральных приборов»:

,

,

,

где мкм.

Быстродействие вентилей рассчитывалось в программе PSpice. Ниже приведены модели полевых транзисторов, использующиеся в этом и во всех последующих моделированиях.

* PSpice Model Editor - Version 9.2

.model mbreakn (level=3 kp=135e-6 vto=0.8 gamma=3 kappa=2.1e-01 lambda=0.1

+tox=50n phi=0.7 ld=9.1e-10 wd=7.5e-7 tpg=1 nss=0 nsub=1.3e+16 nfs=0

+rsh=1.03e+1 cgdo=5e-11 cgso=5e-11 cgbo=3.1e-10 cj=2.74e-4 mj5.5e-1

+cjsw=1.92e-10 mjsw=1e-1 pb=9.9e-1 xqc=0.6 uo=688 theta=1.16e-1 vmax=1.97e+5

+eta=9.34e-2 xj=0.7u delta=8.763e-1)

.model mbreakp (level=3 kp=47e-6 vto=-1.1 gamma=3 kappa=2.1e-01 lambda=0.1

+tox=50n phi=0.7 ld=9.1e-10 wd=7.5e-7 tpg=-1 nss=0 nsub=1.3e+16 nfs=0

+rsh=1.03e+1 cgdo=5e-11 cgso=5e-11 cgbo=3.1e-10 cj=2.74e-4 mj5.5e-1

+cjsw=1.92e-10 mjsw=1e-1 pb=9.9e-1 xqc=0.6 uo=688 theta=1.16e-1 vmax=1.97e+5

+xj=0.7u delta=8.763e-1)

Результаты моделирования вентилей.

, нс

, нс

, нс

, нс

, нс

2И-НЕ

0.858

0.653

0.755

2.41

1.87

3И-НЕ

0.704

0.705

0.7045

2.47

1.91

4. Триггеры

4.1 Схемы RSC и DC-триггеров

Рис. 4.1. Схема RSC-триггера в программе OrCAD.

Рис. 4.2. Схема DC-триггера в программе OrCAD.

4.2 Расчет быстродействия триггеров

Рис. 4.3. Диаграмма переключения RSC-триггера.

Рис. 4.4. Диаграмма переключения DC-триггера.

5. Проектирование и расчет счетчика

5.1Расчет счетчика в программе OrCAD

Рис. 5.1. Диаграмма переключения счетчика в программе OrCAD (частота 20 МГц).

Таблица 5.1. Результаты моделирования счетчика (быстродействие).

, нс

, нс

, нс

, нс

, нс

Счетчик

3.256

1.436

2.346

4.358

2.045

5.2Логическое моделирование схемы

Логическое моделирование счетчика было проведено в программе OrCAD на базе микросхем серии 74. Результаты и логическая схема приведены на рисунках 5.2 и 5.3.

Рис. 5.2. Результаты логического моделирования устройства.

Рис. .5.3. Логическая схема счетчика.

5.3 Макетная топологическая модель счетчика

Макетная топологическая модель счетчика представлена в приложении.

Эскиз топологии был подготовлен в программе-редакторе блок-схем Visio, в строго выдержанном масштабе, с соблюдением всех допусков на ширину металлических шин и расстояния между соседними элементами.

При создании топологии были использованы условные обозначения «» для обозначения подныра и «» для указания межсоединения между различными типами металлов.

Итоговый размер устройства: 2550 на 680 (892,5 мкм на 238 мкм).

6. Анализ и корректировки

6.1 Анализ рабочей частоты

При анализе рабочих частот были проведены моделирования схемы на частотах 50 и 100 МГц. На частоте 50 МГц (рис 6.1) схема полностью сохраняет свою функциональность.

Частоту 100 МГц (рис 6.2) можно считать максимальной рабочей частотой для данного устройства, выше которой функциональность не обеспечивается, так у устройства в «нуле» уже нет «планки» постоянного сигнала, что в дальнейшем приведет к невозможности срабатывания на переключение.

Рис 6.1. Частота 50 МГц.

Рис. 6.2. Частота 100 МГц.

6.2 Варьирование параметров схемы

В качестве варьируемого параметра было выбрано напряжение питания. Исходя из результатов моделирования, можно сделать вывод: увеличение питания приводит к увеличению быстродействия схемы счетчика, и наоборот.

Графики и таблица комментируют результат.

Рис. 6.3. Питание схемы 12 В.

Рис. 6.4. Питание схемы 2 В.

Таблица 6.1. Результаты варьирования напряжения питания.

Питание, В

2

5

12

, нс

8,041

3,256

1,615

, нс

3,675

1,436

1,095

, нс

5,928

2,346

1,355

, нс

14,087

4,358

2,645

, нс

6,671

2,045

1,405

Примечание: увеличение/уменьшение выходной емкости дает результат, аналогичны варьированию питания.

6.3 Расчет межсоединений и паразитных емкостей

Расчет произведения RC выполняется для одного из главных сигналов - тактирующего импульса входной частоты. Для расчета берется прохождение сигнала только по одному из RS-триггеров схемы - для нахождения времени задержки на всем устройстве полученное значение надо умножить на 8. На рисунке приведен фрагмент топологии с указанием пути сигнала.

Рис. 6.5. Путь сигнала.

Согласно масштабу, общий длина внешних шин между устройствами на участке 1-5 равна 64,22 мкм (длины были измерены в графическом редакторе Visio). Внутри каждого устройства сигнал проходит 6,25 мкм в среднем, итого 25 мкм на 4 вентиля. Таким образом, общая длина шин составляет 89,22 мкм. Согласно используемым моделям транзисторов, в каждом вентиле сигнал проходит 3 емкости: затвор-сток и затвор-исток ML (см. рис. 3.2), и затвор-сток MA, т.е. всего 12 емкостей. Все соединенные параллельно емкости суммируются, на каждый транзистор приходится емкость затвор-сток 50пФ и затвор-исток 50 пФ. Суммарная паразитная емкость составит 600 пФ.

Исходные данные:

,

,

,

,

,

,

,

,

.

Расчет: суммарное сопротивление металлических шин -

суммарная емкость металлических шин -

.

постоянная времени задержки на межсоединениях-

.

Выводы

Разработанная схема обладает следующим быстродействием:

, нс

, нс

, нс

, нс

, нс

Счетчик

3.256

1.436

2.346

4.358

2.045

Топологические размеры устройства составили 2550 на 680 (892,5 мкм на 238 мкм).

Потребляемая мощность устройства (на частоте 20 МГц):

Сигнал проходит через восемь триггеров:

.

Устройство способно работать на частотах до 100 МГц (в 4 раза больше номинальной).

Для повышения быстродействия на высоких частотах рекомендуется увеличение питания схемы.

Литература

1. Ю.А. Браммер, И.Н. Пащук. Импульсные и цифровые устройства. М., Высшая школа, 1999.

2. Ю.Ф. Опадчий и др. Аналоговая и цифровая электроника. М., Телеком, 1999.

3. П. Хоровиц, У. Хилл. Искусство схемотехники, Москва «Мир» 2003.

4. А.Г. Алексенко, И.И. Шагурин. Микросхемотехника. М., Радио и связь, 1982.

5. И.Н. Букреев и др. Микроэлектронные схемы цифровых устройств. М., Сов. Радио, 1975.

Размещено на Allbest.ru

...

Подобные документы

  • Логическое моделирование TV-триггера с динамическим управлением и суммирующего счетчика в Orcad. Схемотехническое и топологическое проектирование базисных вентилей в Microwind. Определение межсоединений и паразитных емкостей, потребляемой мощности.

    курсовая работа [3,7 M], добавлен 04.02.2011

  • Понятие моделей источников цифровых сигналов. Программы схемотехнического моделирования цифровых устройств. Настройка параметров моделирования. Определение максимального быстродействия. Модели цифровых компонентов, основные методы их разработки.

    курсовая работа [2,4 M], добавлен 12.11.2014

  • Микрооперации над кодовыми словами, которые выполняют в цифровых схемах счетчики. Структурная схема триггера К155ТВ1, электрические параметры. Принцип работы цифрового счетчика, построение таблицы истинности, моделирование в программе Micro-Cap.

    курсовая работа [747,2 K], добавлен 11.03.2013

  • Интегральные микросхемы, сигналы. Такт работы цифрового устройства. Маркировка цифровых микросхем российского производства. Базисы производства цифровых интегральных микросхем. Типы цифровых интегральных микросхем. Схемотехника центрального процессора.

    презентация [6,0 M], добавлен 24.04.2016

  • Автоматизация конструирования. Разработка схем цифровых устройств на основе интегральных схем разной степени интеграции. Требования, методы и средства разработки печатных плат. Редактор АСП DipTrace. Требования нормативно-технической документации.

    отчет по практике [2,9 M], добавлен 25.05.2014

  • Краткая историческая справка о развитии интегральных схем. Американские и советские ученные, которые внесли огромный вклад в разработку и дальнейшее развитие интегральных схем. Заказчики и потребители первых разработок микроэлектроники и ТС Р12-2.

    реферат [28,1 K], добавлен 26.01.2013

  • Этапы проектирование полупроводниковых интегральных микросхем. Составление фрагментов топологии заданного уровня. Минимизация тепловой обратной связи в кристалле. Основные достоинства использования ЭВМ при проектировании топологии микросхем и микросборок.

    презентация [372,7 K], добавлен 29.11.2013

  • Надежность электронных компонентов, туннельный пробой в них и методы его определения. Надежность металлизации и контактов интегральных схем, параметры их надежности. Механизм случайных отказов диодов и биполярных транзисторов интегральных микросхем.

    реферат [420,4 K], добавлен 10.12.2009

  • Применение булевой алгебры при анализе и синтезе цифровых электронных устройств. Реализация логических функций в разных базисах. Параметры и характеристики цифровых интегральных микросхем. Структура локальной микропроцессорной системы управления.

    книга [3,6 M], добавлен 20.03.2011

  • Создание интегральных схем и развитие микроэлектроники по всему миру. Производство дешевых элементов электронной аппаратуры. Основные группы интегральных схем. Создание первой интегральной схемы Килби. Первые полупроводниковые интегральные схемы в СССР.

    реферат [28,0 K], добавлен 22.01.2013

  • Проектирование синхронного счетчика с четырьмя выходами, циклически изменяющего свои состояния. Решение задач логического синтеза узлов и блоков цифровых ЭВМ. Разработка структурной, функциональной и электрической принципиальной схем заданного устройства.

    контрольная работа [500,9 K], добавлен 19.01.2014

  • Изучение современных тенденций в области проектирования интегральных микросхем и полупроводниковых приборов. Анализ алгоритма создания интегральных микросхем в среде Cadence Virtuoso. Реализация логических элементов с использованием NMOS-транзисторов.

    курсовая работа [1,4 M], добавлен 08.11.2013

  • Построение и анализ работы схем элементов интегральных микросхем средствами Electronics WorkBenck. Обработка информации цифровых устройств с помощью двоичного кода. Уровень сигнала на выходах управляющих транзисторов, перевод их в закрытое состояние.

    лабораторная работа [86,6 K], добавлен 12.01.2010

  • Структурная схема цифрового устройства. Проектирование одновибратора на интегральных таймерах. Минимизация логической функции цифрового устройства по методу Квайна и по методу карт Карно. Преобразование двоичного числа. Расчет номиналов сопротивлений.

    курсовая работа [319,2 K], добавлен 31.05.2012

  • Принципы работы счетчика двоичных чисел, методика синтеза счетчиков-делителей. Построение функциональной и принципиальной схем. Схема счетчика-делителя с коэффициентом деления 48. Применение счетчиков на интегральных схемах со средней степенью интеграции.

    курсовая работа [295,0 K], добавлен 14.11.2017

  • Анализ и назначение сверхбольших интегральных схем программируемой логики. Сущность, особенности, структура и классификация микропроцессоров. Общая характеристика и задачи системы автоматизированного проектирования матричных больших интегральных схем.

    курсовая работа [447,3 K], добавлен 31.05.2010

  • Процесс преобразования напряжения в цифровой код. Метод последовательных приближений. Генераторы прямоугольных импульсов. Основные параметры элементов времязадающих цепей. Состав схем малой и средней степеней интеграции. Время задержки распространения.

    курсовая работа [744,5 K], добавлен 04.10.2012

  • Эквивалентное преобразование электрических схем. Расчёт транзисторных схем. Факторы схемотехнической реализации счетчика. Проектирование JK-, T-триггеров и четырехразрядного счётчика. Исследование схемы счетчика на сложение с последовательным переносом.

    контрольная работа [1,5 M], добавлен 13.06.2012

  • Характеристика основных компонентов для исследования цифровых схем. Порядок работы с системой моделирования. Особенности структуры компонентов моделирования цифровых схем, исследование платы на безопасность, разработка интерфейсной части и алгоритмов.

    курсовая работа [238,9 K], добавлен 12.07.2013

  • Принцип работы и характеристика интегральных схем. Разработка модуля реверсивного счетчика с применением микросхем современных серий. Принципиальная схема модуля; расчет динамических параметров, потребляемой мощности, надежности; конструкция устройства.

    курсовая работа [171,3 K], добавлен 25.11.2013

Работы в архивах красиво оформлены согласно требованиям ВУЗов и содержат рисунки, диаграммы, формулы и т.д.
PPT, PPTX и PDF-файлы представлены только в архивах.
Рекомендуем скачать работу.