Розробка цифрового пристрою
Аксіоми і закони булевої алгебри, способи подання логічних функцій. Цифровий комбінаційний пристрій: внутрішня структура та елементи. Мінімізація заданої логічної функції методом карт Карно. Побудова функціональної схеми пристрою в заданому базисі.
| Рубрика | Коммуникации, связь, цифровые приборы и радиоэлектроника |
| Вид | курсовая работа |
| Язык | украинский |
| Дата добавления | 09.11.2017 |
| Размер файла | 2,1 M |
Отправить свою хорошую работу в базу знаний просто. Используйте форму, расположенную ниже
Студенты, аспиранты, молодые ученые, использующие базу знаний в своей учебе и работе, будут вам очень благодарны.
Размещено на http://www.allbest.ru/
Размещено на http://www.allbest.ru/
Вступ
Прогрес в області електроніки сприяв прискоренню науково-технічної революції. Універсальність засобів електроніки дозволила їм проникнути навіть у такі області науки і техніки, що, здавалося б, нічого спільного з нею не мають. Швидкодія, мала споживана потужність, висока чутливість, надійність і ряд інших переваг електронних елементів і схем забезпечили їм широке поширення. Особливо часто застосовуються електронні прилади в пристроях систем керування.
Основна мета курсового проектування - формування навичок самостійної творчої роботи студентів, закріплення отриманих знань шляхом проектування елементів і пристроїв систем керування.
Проектування розвиває творче мислення, яке необхідне для майбутньої самостійної діяльності. Крім того, воно містить елементи учбово-дослідницької роботи, що сприяє поглибленню і конкретизації знань, придбанню навичок рішення комплексної інженерної задачі.
Розробка структурних і принципових схем, розрахунок окремих елементів і блоків, визначення їх технічних і економічних показників, знайомство з літературою, ГОСТами, Єдиної Системи Конструкторської Документації (ЄСКД), Міжнародною системою одиниць (SI), з електронно-обчислювальною технікою - це перелік основних питань, що зустрічаються при проектуванні. Виконуючи курсові проекти, студент готується до більш складної задачі - дипломного проектування.
1. Характеристика (аналіз) комбінаційних пристроїв
1.1 Основи алгебри логіки
цифровий карно логічний булевий
Вступ до основ цифрової електроніки
Носіями інформації в цифровій електроніці є електричні сигнали у вигляді імпульсів. Обробка інформації відбувається у цифровій формі, тобто кожній цифрі ставиться у відповідність рівень сигналу.
Сукупність знаків і цифр, а також правила їх запису називається системою числення. Розрізняють непозиційні і позиційні системи числення.
У непозиційних системах числення значення кожної цифри не залежить від її позиції. Найбільш відомою непозиційною системою числення є римська, в якій використовуються сім знаків. В таблиці наведені цифри римської системи числення та їх десятковий еквівалент.
Наприклад: II - 2; LXI - 61; MDCX - 1610.
Недоліком такої системи числення є відсутність нуля та складність формальних правил запису чисел і арифметичних дій з ними.
Для запису чисел у позиційній системі числення використовують певну кількість символів (цифр і букв). Число таких знаків називається основою позиційної системи числення. Так, в десятковій системі числення основою є q=10 (цифри 0, 1, 2,…, 9), в двійковій системі числення основою є q=2 (0 і 1). Значення кожної цифри (її «вага») визначається її позицією в числі відносно коми. Окремі позиції в записі числа називають розрядами. Так, будь - яке число в позиційній системі числення представляється у вигляді полінома:
Nq=Xn •q n+Xn-1 •q n-1+ … +X1 •q 1+ X0 •q 0+ X-1 •q -1+ X-2 •q -2+ … + X-m •q -m
«Вага» кожної цифри в числі визначається значенням самої цифри і деяким множником q k, де q - основа системи числення; 0, 1, 2,…, n - номери розрядів цілої частини числа; -1, -2,…, - m - номери розрядів дробової частини числа.
Широке використання двійкового коду зумовлене наступними причинами: простотою технічної реалізації елементів з двома станами, наприклад, перемикач у станах «замкнено» і «розімкнено», транзистор у станах «відкритий» і «закритий», магнітопровід у станах «намагнічено» і «розмагнічено»; хорошою відмінністю двох станів; простотою виконання арифметичних операцій; економічністю устаткування. Необхідно відмітити, що в двійковій системі числення число має більшу кількість розрядів, ніж в десятковій, що є її недоліком.
Наприклад, число:
А2=1001102=1 •2 5+ 0 •2 4+ 0 •2 3+ 1 •2 2+ 1 •2 1+ 0 •2 0=3810
З наведеного прикладу видно, що дворозрядне десяткове число 38 зображається шестирозрядним двійковим числом. Для переведення двійкового числа в десяткове потрібно помножити усі цифри розрядів на їх вагові коефіцієнти і взяти їх суму.
Для переведення десяткового числа в двійкове необхідно поділити десяткове число на 2. Одержана перша остача буде значенням молодшого розряду двійкового числа, а першу частку необхідно знову ділити.
Цей процес продовжується до появи неподільної частки. Розглянемо приклад переводу числа 3810 з десяткової системи числення в двійкову. Записуючи неподільну частку і остачі в зворотному порядку їх появи, знаходимо: 3810=1001102.
Основні аксіоми і закони булевої алгебри
|
Початкове число |
Частка |
Остача |
Розряд війкового числа |
|
|
38/2 |
19 |
0 |
X0 |
|
|
19/2 |
9 |
1 |
X1 |
|
|
9/2 |
4 |
1 |
X2 |
|
|
4/2 |
2 |
0 |
X3 |
|
|
2/2 |
1 |
0 |
X4 |
|
|
X5 |
Теоретичною основою цифрової електроніки є алгебра логіки, яку ще називають булевою на честь англійського математика Дж. Буля, який розробив основні положення математичної логіки - науки про використання математичних методів для вирішення логічних задач. Використання апарату алгебри логіки в цифровій електроніці зумовлене тим, що цифрові елементи характеризуються двома станами, а тому можуть бути описані булевими функціями. На відміну від змінної в звичайній алгебрі логічна змінна має тільки два значення, котрі зазвичай називаються логічним нулем і логічною одиницею. Позначаються логічні величини «0» і «1» або просто 0 і 1. Різні логічні змінні можуть бути зв'язані функціональними залежностями. Наприклад, вираз Y=f(X1, X2) вказує на функціональну залежність логічної змінної Y від логічних змінних X1 і X2, які називаються аргументами (або вхідними змінними).
Який би складний не був логічний зв'язок поміж логічною функцією та її аргументами, його завжди можна представити набором елементарних логічних операцій. Основними логічними операціями є заперечення (операція НІ, інверсія), диз'юнкція (операція АБО (OR), логічне додавання) і кон'юнкція (операція І (AND), логічне множення).
Запереченням (інверсією, операцією НІ) називається такий зв'язок між вхідною логічною змінною Х і вихідною логічною змінною Y, при якому Y правдиве тільки тоді, коли Х хибне, і, навпаки, Y хибне тоді, коли Х правдиве. За допомогою логіко - математичної символіки логічна функція Y записується як Y=Х і читається «Y не є Х».
Логічним додаванням (диз'юнкцією, операцією АБО) декількох змінних називається така функція, яка хибна тільки тоді, коли одночасно хибні усі аргументи (доданки, вхідні змінні).
Операція логічного додавання позначається знаком + або символом . Наприклад, операція АБО між двома змінними Х1 і Х2 записується Y=Х1 Х2 або Х1 + Х2 і читається: «Y є Х1 або Х2».
Логічним множенням (кон'юнкцією, операцією І) декількох змінних називається така функція, яка справедлива тільки тоді, коли одночасно справедливі усі вхідні змінні (аргументи).
Операція логічного множення (І) позначається знаком математичного множення, тобто крапкою, яку можна не писати, або символом . Наприклад, операція І між двома змінними Х1 і Х2 записується Y=X1 X2 або Y=X1 •X2 =X1 Х2 і читається: «Y є Х1 або Х2».
Елементарні логічні операції над двійковими змінними реалізуються електронними схемами, які називаються логічними елементами (ЛЕ). Число входів ЛЕ відповідає числу входів відтвореної ним булевої функції. Назви, умовні графічні позначення, таблиці істинності та логічні рівняння перелічених ЛЕ наведені в табл. 1.1.1.
Подані також в таблиці логічні елементи І - НІ (елемент Шефера) та АБО - НІ (елемент Пірса) являються універсальними, тому що використовуючи їх, можна виконувати будь - яку із трьох логічних операцій. Крім перелічених ЛЕ промисловістю випускається ряд інших комбінованих ЛЕ.
Для тотожних перетворень логічних функцій в алгебрі логіки використовують аксіоми, тотожності і закони.
Аксіоми для логічних операцій диз'юнкції, кон'юнкції та інверсії приведені в табл. 1.1.2.
Таблиця 1.1.1
|
Назва ЛЕ |
Умовне графічне позначення |
Таблиця істинності |
Логічне рівняння |
|
|
І |
|
|
|
|
|
АБО |
|
|
|
|
|
НІ |
|
|
|
|
|
І - НІ |
|
|
|
|
|
АБО - НІ |
|
|
|
Тотожності:
Х1 + Х1 Х2 =Х1 + Х2;
Х1 (Х1 + Х2) = Х1 Х2.
Таблиця 1.1.2
Закони алгебри логіки приведені в табл. 1.1.3.
Таблиця 1.1.3
|
Закони: |
для диз'юнкції |
для кон'юнкції |
|
|
переміщувальний |
|
|
|
|
сполучний |
|
|
|
|
розподільний |
|
|
|
|
поглинання |
|
|
|
|
склеювання |
|
|
|
|
де Моргана |
|
|
Слід звернути увагу на властивість симетрії, що має місце для основних тотожностей і законів алгебри логіки. Усі вони представлені двома співвідношеннями. В кожній такій парі один вираз випливає з другого заміною логічного додавання множенням і, навпаки, логічного множення додаванням. Цей принцип симетрії в алгебрі логіки називається принципом двоякості.
Способи подання логічних функцій. Подання логічних функцій в СДНФ і в СКНФ;
Будь - яку логічну функцію можна подати різними способами: описати словами, часовими діаграмами, таблицями істинності, аналітичними виразами та ін.
Словесний спосіб. Наприклад, функцію логічної операції І можна описати словами так: функція приймає значення 1 (істинно), якщо усі аргументи одночасно приймають значення 1. Інший приклад. Логічна функція трьох змінних Y=f(X1, X2, X3) приймає значення одиниці в разі, якщо дві чи більше змінних приймають значення одиниці. Така функція описує дію мажоритарного елемента «2 із 3-х».
Табличний спосіб. Усі можливі комбінації вхідних змінних (Х1, Х2,…, Хn) і відповідні їм значення функції Y можна представити таблицею, яка називається таблицею істинності. При числі вхідних змінних n число їх можливих комбінацій дорівнює 2 n. При цьому конкретну комбінацію називають набором. В табл. 1.1.4. приведена таблиця істинності для мажоритарного елемента «2 із 3-х», яка має 2 3 можливих наборів.
Таблиця 1.1.4
Аналітичний спосіб. Від табличного способу легко перейти до аналітичного способу опису логічної функції. З таблиці істинності видно, що функція Y приймає значення одиниці тільки на тих наборах, на яких не менше двох змінних мають значення одиниці. Це такі набори:
§ Х1 =0, Х2 =1, Х3 =1;
§ Х1 =1, Х2 =0, Х3 =1;
§ Х1 =1, Х2 =1, Х3 =0;
§ Х1 =0, Х2 =1, Х3 =1.
Функцію можна записати як суму добутків усіх наборів вхідних змінних, на яких вона приймає значення одиниці. При цьому змінні, які мають значення нуля, записуються з інверсією.
Таким чином, розглянута вище функція представлена сумою (диз'юнкцією) кон'юнкцій. Така форма запису функції називається диз'юнктивною нормальною формою (ДНФ). Добутки вхідних логічних функцій (кон'юнкцій) називаються мінтермами або конституєнтами одиниці. Якщо в кожен мінтерм входять усі вхідні змінні або їх інверсії, то така форма запису називається досконалою диз'юнктивною нормальною формою (ДДНФ), або першою стандартною формою запису логічної функції.
Аналогічно із таблиці істинності можна виділити набори вхідних змінних, на яких функція приймає нульові значення і записати для цих наборів ДДНФ, взявши функцію з інверсією.
Інвертуючи ліву і праву частини цього рівняння і примінив аксіому подвійного інвертування та закон де Моргана, одержимо:
Вирази в дужках є сумами вхідних змінних, при яких функція дорівнює нулю. Такі суми називаються макстермами, або конституєнтами нуля. В разі, якщо в кожен макстерм входять усі вхідні змінні або їх інверсії, то така форма запису функції називається досконалою кон'юнктивною нормальною формою (ДКНФ), або другою стандартною формою запису логічної функції. В іншому разі форма запису називається кон'юнктивною нормальною формою (КНФ).
Логічна функція Y є визначеною, якщо відомі її логічні значення для кожного можливого набору вхідних змінних Х1, Х2,…, Хn. В разі, якщо для деяких наборів вхідних змінних функція не задана, то таку функцію називають недовизначеною або частково визначеною.
Побудова схем цифрових пристроїв. Функціонально повні системи логічних елементів;
Після одержання аналітичного запису логічної функції можна перейти до побудови схеми цифрового пристрою, що її реалізує.
Побудуємо електричну схему мажоритарного елемента «2 із 3-х» за його рівнянням у ДДНФ, яке, як було показано вище, має вигляд:
Для реалізації логічного пристрою знадобляться:
1. три схеми НІ (для інвертування вхідних змінних Х1, Х2, Х3);
2. чотири тривходові схеми І (для виконання операції кон'юнкції кожного мінтерму);
3. одна чотиривходова схема АБО (для виконання диз'юнкції мінтермів).
Схема розглянутого елемента зображена на рис. 1.1.1.
Рис. 1.1.1
Набір логічних елементів, за допомогою яких можна побудувати будь-якої складності схему цифрового пристрою, називається функціонально повною системою логічних елементів або базисом. Функціональну повноту утворюють такі набори логічних елементів:
§ НІ, АБО, І;
§ НІ, АБО;
§ НІ, І;
§ І - НІ;
§ АБО - НІ.
За допомогою аксіом і теорем алгебри логіки легко показати, що кожен з цих наборів є функціонально повним. Найбільш вживаними є логічні елементи І - НІ та АБО - НІ, які ще називаються універсальними. На рис. 1.1.2. показана реалізація будь - якої із трьох логічних операцій (інверсії, кон'юнкції та диз'юнкції) на універсальних логічних елементах.
Прямий спосіб побудови логічних пристроїв (ЛП) після одержання аналітичного запису функції за звичай не є задовільним для практики, тому що використовується «надлишкова» за своєю повнотою система логічних елементів. Крім того, в разі прямого способу побудови ЛП не є оптимальним з точки зору кількості використаних для його побудови логічних елементів. Справа в тому, що одержану функцію за допомогою правил і теорем булевої алгебри можна перетворити в ряд інших, тотожних. З усіх можливих варіантів необхідно вибрати найкращий, який потребує найменшої кількості елементів для реалізації цифрового пристрою.
При цьому покращуються як техніко-економічні (вартість, вага, розміри), так і технічні (наприклад, швидкодія, надійність, завадостійкість) показники розроблюваного пристрою.
|
Логічна операція |
На елементах І - НІ |
На елементах АБО - НІ |
|
|
|
|
||
|
Інверсія |
|
|
|
|
Кон'юнкція |
|
|
|
|
Диз'юнкція |
|
|
Рис. 1.1.2
1.2 Цифрові комбінаційні пристрої
Комбінаційні схеми реалізують логічні функції (ЛФ), значенню котрих у даний момент часу визначаються тільки сукупністю значень вхідних змінних у цей же момент часу і не залежить від попередніх значень вхідних змінних. Цифрові комбінаційні пристрої використовуються як складові частини комп'ютерів, контролерів та інших цифрових пристроїв і на загал виконують перетворення цифрових кодів з однієї системи в іншу.
Найбільш широко для обробки інформації використовуються наступні комбінаційні цифрові пристрої: мультиплексори, демультиплексори, шифратори, дешифратори, перетворювачі кодів, суматори, схеми порівняння двійкових чисел, перемножувачі та ін. Розглянемо деякі із них.
Мультиплексори
Мультиплексори - це комутатори логічних сигналів з декількох вхідних шин на одну вихідну. (Рис. 1.2.1., а).
Мультиплексор має інформаційні входи - D0, D1, D2, D3; адресні входи - A, B; дозволяючий вхід V і вихід F. Кількість адресних і інформаційних входів взаємно зв'язане. Число інформаційних входів дорівнює 2 m, де m - число адресних входів.
|
D0 |
MS |
|||
|
D1 |
|
|||
|
D2 |
|
|||
|
D3 |
|
|||
|
B |
||||
|
A |
||||
|
V |
||||
|
V |
B |
A |
F |
|
|
0 |
0 |
0 |
D0 |
|
|
0 |
0 |
1 |
D1 |
|
|
0 |
1 |
0 |
D2 |
|
|
0 |
1 |
1 |
D3 |
|
|
1 |
* |
* |
0 |
Рис. 1.2.1
Дозволяючий (стробуючий) вхід керує одночасно всіма інформаційними входами незалежно від адресних входів. Забороняючий сигнал на цьому вході блокує всю роботу усього пристрою. Дозволяючий вхід використовується також для нарощування розрядності мультиплексорів, а також синхронізує його роботу з роботою інших цифрових пристроїв.
Двійковим кодом адресних входів А і В (В-старший розряд) задається індекс задіяного інформаційного входу, що комутується на вихід. Наприклад, двійкове число ВА=102 =210 на адресних входах забезпечує селекцію шини D2, тобто F= D2. Розглянемо таблицю істинності мультплексора, яка подана на рис. 1.2.1., б. Рівняння у ДДНФ має вигляд:
Комбінаційна схема мультиплексора, відповідно до записаного рівняння, подана на рис. 1.2.2. Схема допоможе краще побачити роботу пристрою.
Рис. 1.2.2
Пояснимо роботу мультиплексора.
Якщо на дозволяючий вхід подати логічну одиницю V=1, то на одному вході кожного ЛЕ І буде присутній логічний нуль і на виході цих елементів, а також на виході елемента АБО, буде також логічний нуль (F=0). В разі, коли V=0, будь-які комбінації на адресних входах В і А створюють умови, при яких на входах трьох логічних елементів І присутні логічні нулі, а стан четвертого ЛЕ І визначається сигналом на інформаційному вході. Такий же сигнал буде на виході мультиплексора. Наприклад, війкове число 10 на адресних входах забезпечує селекцію шини D2, тобто F=D2. Випускаються мікросхеми мультиплексорів з 2-ма, 4-ма, 8-ма, 16-ма інформаційними входами.
Демультиплексори (розподільники)
Інші пристрої, що у функціональному відношенні протилежні мультиплексорам називаються демультиплексорами (розподільниками). У демультиплексорах сигнали з одного інформаційного входу розподіляються у бажаній послідовності по декількох виходах. Вибір потрібної вихідної шини, як і в мультиплексорах, забезпечується кодом на адресних входах.
Демультиплексор, умовне позначення якого приведене на рис. 1.2.3., а, має Х - інформаційний вхід, В і А - адресні входи, V - дозволяючий вхід, F0, F1, F2, F3 - виходи. В разі m входів демультиплексор може мати 2 m виходів. З таблиці істинності демультиплексора (рис. 1.2.3., б) одержимо рівняння функцій на його виходах:
|
Входи |
Виходи |
|||||||
|
Х |
B |
A |
V |
F0 |
F1 |
F2 |
F3 |
|
|
Х |
0 |
0 |
1 |
Х |
0 |
0 |
0 |
|
|
Х |
0 |
1 |
1 |
0 |
Х |
0 |
0 |
|
|
Х |
1 |
0 |
1 |
0 |
0 |
Х |
0 |
|
|
Х |
1 |
1 |
1 |
0 |
0 |
0 |
Х |
|
|
* |
* |
* |
0 |
0 |
0 |
0 |
0 |
Рис. 1.2.3
Схема демультиплексора за цими рівняннями зображена на рис. 1.2.4.
Демультиплексори використовують в якості розподільників інформаційних сигналів і синхроімпульсів, для організації адресної логіки в пристроях пам'яті та ін.
Шифратори
Шифратори (кодери) призначені для перетворення чисел поданих у одиничній позиційній системі числення у двійкове число.
В одиничній позиційній системі числення натуральне число N зображається одиницею у N-ому розряді, в той час як у решті розрядів стоять нулі. Наприклад число 4 зображується 000001000, число 9 відповідно 100000000.
В таблиці істинності наведена відповідність між вхідним одиничним позиційним кодом і двійковим кодом перших десяти чисел. Кожен розряд вихідного двійкового коду залежить від усіх розрядів вхідного коду і тому є логічною (булевою) функцією змінних Х0, Х1, Х2,…, Х9, тобто:
Qi = f (Х0, Х1, Х2,…, Х9).
Рис. 1.2.4
Виразимо розряди вихідного коду через розряди вхідного коду відповідно до таблиці істинності за допомогою операції диз'юнкції:
|
Десяткове число |
Вхідний позиційний одиничний код |
Вихідний двійковий код |
|||||||||||||
|
Х9 |
Х8 |
Х7 |
Х6 |
Х5 |
Х4 |
Х3 |
Х2 |
Х1 |
Х0 |
Q3 |
Q2 |
Q1 |
Q0 |
||
|
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
|
|
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
1 |
|
|
2 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
1 |
0 |
|
|
3 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
|
|
4 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
|
|
5 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
|
|
6 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
|
|
7 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
|
|
8 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
|
|
9 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
Відповідно до наведених логічних виразів, реалізована схема шифратора (Рис. 1.2.5., а). Графічне зображення шифратора наведене на рис. 1.2.5., б.
а) б)
Рис. 1.2.5
У розглянутому шифраторі сигнал, що подається на вхід Х0, не використовується. Відсутність сигналів на входах Х0,…, Х9 трактується схемою як присутність на виході нульового сигналу.
Основне використання шифратора в цифрових схемах - введення первинної інформації з клавіатури. При натисканні будь-якої клавіші на відповідний вхід шифратора подається сигнал логічної одиниці, який перетворюється на виході у двійково-десятковий код.
Дешифратори
Дешифратор (декодер) - це комбінаційний пристрій, що перетворює числа із двійкової системи числення в одиничну позиційну систему числення. Дешифратор має число входів, яке дорівнює значності прийнятого кода, і число виходів, рівне можливому числу кодових комбінацій.
Дешифратор виробляє одиничний (або нульовий) сигнал на відповідному виході тільки у тому випадку, якщо на входи поступає код числа, відповідний номеру цього виходу. У таблиці істинності наведена відповідність між числами у двійковому коді і одиничній позиційній системі числення. В разі n-розрядного вхідного коду, число кодових комбінацій на виході може бути 2 n. Якщо число виходів дорівнює 2 n, то дешифратор називається повним, а якщо число виходів < 2 n, то - неповним. Кожний вихід дорівнює одиниці тільки на одному наборі вхідних змінних.
Проілюструємо реалізацію дешифратора на прикладі повного дешифратора трирозрядного двійкового коду.
Робота даного дешифратора описується вісьмома функціями - за числом виходів дешифратора.
|
Вхідний двійковий код |
Вихідний двійковий код |
||||||||||
|
Q3 |
Q2 |
Q1 |
F0 |
F1 |
F2 |
F3 |
F4 |
F5 |
F6 |
F7 |
|
|
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
|
|
0 |
0 |
1 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
|
|
0 |
1 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
|
|
0 |
1 |
1 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
|
|
1 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
|
|
1 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
|
|
1 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
|
|
1 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
На рис. 1.2.6. покажемо умовне графічне зображення дешифратора.
Рис. 1.2.6
Дешифратор використовується у пристроях виводу інформації для забезпечення десяткової індикації чи друкування двійково-десяткових чисел, перетворення двійково-десяткового коду у семисегментний код, в пристроях керування для формування сигналів керування для інших блоків цифрових систем.
Суматори
Суматори - це комбінаційні пристрої, призначені для додавання двох чисел представлених у двійковому коді.
По характеру дії суматори можуть бути комбінаційними (без пам'яті) і накопичувальними (запам'ятовуючі). По способу додавання суматори діляться на послідовні і паралельні. Додавання чисел в послідовних суматорах відбувається порозрядно послідовно в часі. В суматорах паралельного типу додавання усіх розрядів багаторозрядних чисел відбувається одночасно. Багаторозрядні суматори (як послідовні, так і паралельні) складаються з однорозрядних суматорів. Однорозрядні суматори можуть бути з двома і з трьома входами. Двовходові схеми додавання називаються напівсуматорами, а тривходові - повними суматорами.
Зобразимо напівсуматор (рис. 1.2.7.).
Напівсуматор (рис. 1.2.7., а) має входи А і B для двох доданків, S - вихід суми і P - вихід перенесення. З таблиці істинності напівсуматора (рис. 1.2.7., б) одержимо рівняння для суми і перенесення:
|
Входи |
Виходи |
|||
|
А |
В |
Р |
S |
|
|
0 |
0 |
0 |
0 |
|
|
0 |
1 |
0 |
1 |
|
|
1 |
0 |
0 |
0 |
|
|
1 |
1 |
1 |
0 |
а)
Размещено на http://www.allbest.ru/
Размещено на http://www.allbest.ru/
б) в)
Рис. 1.2.7
На рис. 1.2.7., в показана схема напівсуматора. Напівсуматором розглянута схема називається тому, що у неї немає входу перенесення з молодшого розряду.
Використовується напівсуматор для додавання двох однорозрядних чисел або молодших розрядів двох багаторозрядних чисел.
Повний суматор. Повний суматор виконує виконує додавання і-х розрядів двох двійкових чисел Аi та Bi з урахуванням перенесення Рі-1 з молодшого розряду. Як і напівсуматор, повний суматор має вихід суми Sі і вихід перенесення в старший розряд Рі. Процес складання двох n - розрядних двійкових чисел можна представити наступним чином:
Додавання цифр А1 і В1 молодшого розряду дає біт суми S1 та біт перенесення Р1. У наступному (2-му) розряді виконується складання цифр Р1, А2 і В2, в результаті чого формується сигнал суми S2 і сигнал перенесення Р2. Операція продовжується до тих пір, поки не буде складена кожна пара цифр у всіх розрядах. Результатом додавання буде число:
На рис. 1.2.8., а приведена таблиця істинності повного однорозрядного суматора.
|
Входи |
Виходи |
||||
|
Аі |
Ві |
Рі-1 |
Рі |
Sі |
|
|
0 |
0 |
0 |
0 |
0 |
|
|
0 |
0 |
1 |
0 |
1 |
|
|
0 |
1 |
0 |
0 |
1 |
|
|
0 |
1 |
1 |
1 |
0 |
|
|
1 |
0 |
0 |
0 |
1 |
|
|
1 |
0 |
1 |
1 |
0 |
|
|
1 |
1 |
0 |
1 |
0 |
|
|
1 |
1 |
1 |
1 |
1 |
Рис. 1.2.8.
На основі таблиці істинності запишемо систему логічних рівнянь для суми Si і перенесення Pi у ДДНФ:
За системою рівнянь складається схема повного однорозрядного суматора, умовне схемне зображення та зображення в середовищі EWB якого, подані відповідно на рис. 1.2.8., б і в. Багаторозрядні суматори комбінаційного типу будуються на основі однорозрядних, як показано на рис. 1.2.9.
Рис. 1.2.9
Цифрові компаратори
Цифрові компаратори (схеми порівняння) виконують порівняння двох двійкових чисел. В залежності від схемної реалізації компаратори можуть визначати:
· рівність двох двійкових чисел А і В, які мають однакову кількість розрядів;
· або нерівність: А < В чи А > В.
Результат порівняння відображається відповідним логічним рівнем на виході компаратора: лог. 1 - якщо відношення виконується і лог. 0 - якщо відношення не виконується.
Цифрові компаратори використовуються:
· для виявлення потрібного числа (слова) у потоці цифрової інформації;
· для відзначення часу у часових приладах;
· для виконання умовних переходів в обчислювальних пристроях.
В якості однорозрядного компаратора можна використовувати логічну схему «еквівалентність» або «виключальне АБО-НІ».
Розглянемо компаратор на основі схеми «еквівалентність».
а) б)
Рис. 1.2.10
Таблиця істинності одно розрядного компаратора зображена на рис. 1.2.10., а. А і B - однорозрядні двійкові числа. Функція F приймає значення логічної 1 в разі, якщо А=B. На основі таблиці істинності, яка задає умову рівності однорозрядних чисел А і B, отримаємо:
Схемна реалізація цієї функції показана на рис. 1.2.10., б.
Ознакою рівності двох n - розрядних чисел є попарна рівність між собою усіх їх розрядів, тобто:
Очевидно, що в разі рівності цифр в усіх розрядах, вирази у дужках будуть рівні 1, тобто F = 1. В інших випадках F = 0. Схема n-розрядного компаратора згідно з приведеним виразом показана на рис. 1.2.11., а.
Умовне графічне зображення мікросхеми 4-х розрядного компаратора приведене на рис. 1.2.11., б. Входи А=В, А < В, А > В дозволяють нарощувати розрядність двійкових чисел, які підлягають порівнянню.
а) б)
Рис. 1.2.11
На основі схеми «виключальне АБО-НІ» можна реалізувати компаратор, який визначає як рівність так і нерівність чисел.
Розглянемо це на прикладі однорозрядного компаратора. Алгоритм роботи такого компаратора відображається таблицею істинності (рис. 1.2.12., а). На основі таблиці запишемо систему логічних рівнянь для F (А=B), С (A > B), D (A < B):
Схема компаратора приведена на рис. 1.2.12., б.
а) б)
Рис. 1.2.12
2. Аналіз методів мінімізації логічних функцій
Структурна схема логічного пристрою може бути побудована безпосередньо за канонічною формою (ДДНФ або ДКНФ) функції, що реалізується. Недоліком такого методу побудування структурних схем, що забезпечують правильне функціонування пристрою, є те, що отримані схеми, як правило, виходять невиправдано складними, потребують великої кількості логічних елементів i, відповідно, мають низьку економічність i надійність. У багатьох випадках вдається так спростити логічний вираз, не порушуючи функції, що відповідна структурна схема виходить істотно простішою. Методи такого спрощення функції називають методами мінімізації логічних функцій. Розглянемо основні методи мінімізації використовуючи основні поняття алгебри логіки розглянуті у П.П. 1.1.
Алгебраїчний метод - спрощення логічних функцій на основі використання аксіом та законів алгебри логіки.
Мінімізація логічних функцій методом Квайна.
Метод Квайна відноситься до числа таких методів мінімізації функцій алгебри логіки, які дозволяють зображати функції в ДНФ або КНФ з мінімальним числом членів i мінімальним числом літер у членах. Цей метод має два етапи перетворення функції: на першому етапі здійснюється перехід від канонічної форми (ДДНФ або ДКНФ) до, так званої, скороченої форма, а на другому етапі - перехід від скороченої форми логічного виразу до мінімальної форми.
Мінімізація логічних функцій методом карт Карно (Вейча).
Метод карт Карно має чітко сформульовані правила проведення окремих операцій, завдяки чому він може бути використаний для мiнiмiзацiї функцій з використанням ЕОМ в тих випадках, коли функція, що мінімізується, достатньо складна (має велику кількість аргументів i канонічна форма має велике число членів).
Аналіз
У кожного з методів є свої плюси і мінуси. Алгебраїчний метод не завжди приводить до максимального скорочення функцій (не гарантує). Метод Квайна складається з декількох етапів і є досить громіздкий у використанні. Метод мінімізації за допомогою карт Карно зручний лише для мінімізації логічних функцій з невеликою кількістю вхідних змінних (до 5 без використання ЕОМ).
Оскільки, до виконання завдання запропонована таблиця істинності лише з 4-ма вхідними змінними, то для мінімізації будемо користуватися методом карт Карно. Опишемо детальніше даний метод.
2.1 Мінімізація заданої логічної функції методом карт Карно
Метод Квайна має чітко сформульовані правила проведення окремих операцій, завдяки чому він може бути використаний для мiнiмiзацiї функцій з використанням ЕОМ в тих випадках, коли функція, мінімізується, достатньо складна (має велику кількість аргументів i канонічна форма має велике число членів). Однак для мінімізації функції ручним способом (без використання ЕОМ) цей метод є трудомістким. Це пов'язано з необхідністю попарного порівняння всіх членів виразу для виявлення членів, що склеюються. Метод мінімізації функцій за допомогою карт Карно (Вейча) забезпечує простоту отримання результату. Він використовується для мінімізації відносно нескладних функцій (з числом аргументів не більше 5) ручним способом. Карта Карно (Вейча) - це таблиця істинності визначеної форми i представляє собою прямокутник, поділений на 2n клітин, де n - число змінних. Кожна клітина відповідає визначеному набору значень аргументів. Значення аргументів складають координати відповідних їм рядків i стовпчиків. На рис. 2.1. зображені карти Карно (Вейча), відповідно, для функцій 2-х, 3-х i 4-х змінних. Як бачимо, карта Карно (Вейча) визначає значення функції на всіх можливих наборах значень аргументів i, таким чином, є таблицею істинності. Карти Карно (Вейча) компактні, але головна їх значимість полягає в тому, що за всякого переходу з однієї клітини до сусідньої вздовж стовпчика або рядка змінюється значення лише одного аргументу функції.
Відповідно, якщо в парі сусідніх клітин міститься 1, то над відповідними їм членами канонічної форми може бути проведена операція склеювання. Таким чином, полегшується пошук членів, що склеюються.
Рис. 2.1
Процес мінімізації можна поділити на три етапи.
Перший етап - заповнення карт Карно (Вейча). У відповідні клітини записують значення функції, що відповідає даному набору.
Другий етап - наведення контурів. На карті Карно (Вейча) наводять контури, що об'єднують «1»; за цим необхідно дотримуватися таких правил:
1) контур повинен бути прямокутним i в ньому повинні бути тільки одиниці;
2) кількість клітин у контурі повинна бути цілим степенем двійки, тобто 1,2,4,8,16,…;
3) одні й тi ж клітини з одиницями можуть входити в декілька контурів;
4) крайні праворуч та ліворуч стовпчики вважаються сусідніми, те ж саме й для верхнього та нижнього рядків;
5) контури повинні бути якомога більшими, а їх кількість якомога меншою;
6) необхідно об'єднати всі одиниці, до яких підходять сформульовані правила.
Третій етап - запис мінімізованої логічної функції у вигляді МДНФ. Для запису МДНФ функції необхідно дотримуватися таких правил:
1) функцію записують у вигляді диз'юнкції, кожен член якої відповідає одному контуру;
2) кожен член диз'юнкції є кон'юнкцією змінних, загальних для даного контуру;
3) якщо всі клітини карти Карно (Вейча) охоплені одним контуром, логічна функція тотожно дорівнює одиниці при всіх значеннях наборів.
Для отримання МКНФ функції контурами охоплюють клітини з нульовими значеннями функції, а під час запису членів логічного виразу беруться інверсії аргументів на перехресті яких знаходяться контури. Приклад отримання МДНФ функції 4-х змінних, що задана картою Каpно (Вейча) зображений на рисунку нижче:
Для контуру 1 операція склеювання робиться за змінною D, тому що вона входить у контур i у прямому, i у інверсному вигляді а перший член МДНФ буде:
A• B• C
Для другого контуру операція склеювання робиться за змінними B i C, а другий член МДНФ буде:
A • D
Для третього контуру операція склеювання робиться за змінними A i B. Третій член МДНФ буде:
C • D
У четвертому контурі операція склеювання робиться тільки за змінною D i четвертий член МДНФ буде:
A • B • C.
Мінімальна ДНФ функції має вигляд:
F (A, B, C, D) = A• B • C + A • D + C • D + A • B • C
Запишемо тепер МКНФ цієї ж функції. Для цього охоплюємо контурами клітини з нулями.
Операція склеювання в першому контурі за змінними B і D дає перший член МКНФ: A + C (для запису беруться інверсні значення змінних) Результатом операції склеювання в другому контурі за змінною А буде другий член МКНФ: В + C + D. Операція склеювання у третьому контурі дає третій член МКНФ: A + C + D. У четвертому контурі: B + C + D.
Отримуємо загальний вираз МКНФ:
F (A, B, C, D) = (A + C)•(B + C + D)•(A + C+ D)•(B + C + D);
До цього часу розглядалися логічні функції з числом аргументів до чотирьох. Зображення функції та її мiнiмiзацiя за допомогою карт Карно (Вейча) ускладнюється, якщо число аргументів більше чотирьох. На рис. 2.2. показане зображення за допомогою карт Карно (Вейча) функції п'ятьох аргументів.
Рис. 2.2
Таблиця істинності для неї складається з двох карт, кожна з яких є картою чотирьох змінних. Одна з них відповідає Е=1, друга - Е=0. Ці карти можна уявити розташованими одна над другою. При цьому області охоплення клітин можуть бути тривимірними. Для зображеної функції МДНФ має вираз:
F (A, B, C, D, E) = A•C + A•B•C•D + A•B•C•E + A•B•C•D•E
Для мінімізації функцій з числом аргументів більше п'яти карти Карно (Вейча) стають незручними. Мінімізація таких функцій може бути виконана методом Квайна.
2.2 Синтез не повністю заданих логічних функцій
За умов роботи логічного пристрою може статися, що деякі набори значень аргументів є забороненими для даного пристрою i ніколи не можуть з'явитися на його входах. У цьому випадку функція стає заданою не на всіх наборах аргументів. Такі функції будемо називати не повністю заданими.
Під час синтезу логічного пристрою, що реалізує не повністю задану функцію, припустимо довільно задаватися значеннями функції на заборонених наборах аргументів. За цим залежно від способу надання цих значень функції мінімальна форма може опинитися простою або більш складною. Таким чином, виникає проблема доцільності довизначення функції на заборонених наборах аргументів.
Можна скористатися таким способом отримання мінімальної форми не повністю заданої функції F:
а) записується ДДНФ (ДКНФ) функції F0, отриманої з F шляхом задання значення 0 (значення 1 у випадку ДКНФ) на всіх заборонених наборах аргументів;
б) записується ДДНФ (ДКНФ) функції F1, отриманої з F шляхом задання значення 1 (значення 0 у випадку ДКНФ) на всіх заборонених наборах аргументів;
в) функція F...
Подобные документы
Дослідження основних способів подання логічної функції: аналітичний і табличний. Мінімізація логічних функцій та карта Карно. Синтез комбінаційного пристрою на базисі Шеффера та Пірса. Побудова принципової схеми, виконаної на інтегральних мікросхемах.
курсовая работа [891,4 K], добавлен 06.08.2013Методика проектування комбінаційних пристроїв. Математичний апарат цифрової мікросхемотехніки. Формалізоване подання алгоритму функціонування комбінаційного пристрою у вигляді таблиці істинності. Побудова електричної схеми пристрою по логічній функції.
курсовая работа [53,0 K], добавлен 19.09.2014Визначення значень та мінімізація булевої функції за допомогою метода карт Карно і метода Квайна-МакКласки. Аналіз комбінаційної схеми методом П-алгоритму. Проектування керуючих автоматів Мілі та Мура: кодування станів, побудування таблиці переходів.
контрольная работа [58,3 K], добавлен 07.10.2013Причини для розробки цифрових пристроїв обробки інформації, їх призначення і область застосування. Блок-схема алгоритму роботи. Розробка функціональної схеми пристрою та принципової схеми обчислювального блока. Виконання операції в заданій розрядності.
курсовая работа [691,7 K], добавлен 29.09.2011Обґрунтування й вибір функціональної схеми генератора коливань. Вибір і розрахунок принципових схем його вузлів. Моделювання роботи функціональних вузлів електронного пристрою на ЕОМ. Відповідність характеристик і параметрів пристрою технічним вимогам.
курсовая работа [79,7 K], добавлен 15.12.2010Аналіз електричної схеми мікшера. Опис функціональної, структурної та електричної принципіальної схеми пристрою. Розробка та обґрунтування конструкції пристрою. Розрахунок віброміцності та удароміцності друкованої плати. Аналіз технологічності пристрою.
дипломная работа [2,3 M], добавлен 12.12.2010Найдоцільніший тип мікропроцесорного пристрою для керування обладнанням - однокристальний мікроконтролер (ОМК). Розробка принципової схеми пристрою контролю температури процесу. Складання програми мікроконтролера та її симуляція в Algorithm Builder.
реферат [2,1 M], добавлен 11.08.2012Поняття про однотактні та багатотактні схеми, різниця між ними і основні відмінності. Карта Карно – один з графічних способів подання логічних функцій. Особливості мінімізації логічних виразів за його допомогою, принципи практичного застосування.
контрольная работа [430,2 K], добавлен 17.07.2013Опис роботи схеми, знаходження передавальних функцій слідкуючого пристрою. Складання рівняння асинхронного двигуна. Визначення передавальних функцій системи. Аналіз граничного значення коефіцієнта передачі тахогенератора. Оптимізація роботи пристрою.
курсовая работа [1,9 M], добавлен 13.01.2015Функціональна електрична схема і програма ПЗП мікропроцесорного пристрою для вимірювання температури. Розробка структурної схеми пристрою. Обґрунтування вибору комплектуючих. Опис електричних параметрів та загальних схем підключення основних мікросхем.
курсовая работа [1,1 M], добавлен 14.05.2011Обґрунтування достатності апаратних засобів та програмних ресурсів. Розподіл функцій пристрою між вузлами мікропроцесору. Проектування принципової схеми пристрою, формування тактових імпульсів. Програмне забезпечення мікропроцесора, лістинг програми.
курсовая работа [1,9 M], добавлен 16.09.2010Загальна характеристика та принципи дії GSM-сигналізації. Порівняльний аналіз розроблювального пристрою з аналогами. Проведення розрахунків, які підтверджують працездатність пристрою й подальшу експлуатацію. Розробка принципової схеми і друкованої плати.
дипломная работа [437,9 K], добавлен 12.12.2010Розробка схеми логічного керування роботою кавового автомату. Граф функціонування цифрового автомата. Створення таблиць переходів та виходів. Основні елементи пам’яті автомата. Створення рівнянь функції збудження. Побудова структурної схеми автомату.
курсовая работа [434,7 K], добавлен 11.01.2013Поняття архітектури і структури комп'ютерів. Основи побудови арифметико-логічних пристроїв. Синтез заданого функціонального вузла. Вибір елементної бази і побудова принципіальної схеми арифметико-логічного пристрою для операцій додавання і віднімання.
курсовая работа [529,3 K], добавлен 17.12.2012Розробка сигналізації для 10 квартир багатоквартирної будівлі. Опис пристрою. Основні характеристики і аналіз мікроконтролерів. Вибір інших елементів пристрою. Вибір середи програмування. Програмування мікроконтролеру. Фінальне налаштування та тестування.
курсовая работа [1,0 M], добавлен 31.05.2016Розробка арифметико-логічного пристрою на сучасних мікросхемах для швидкодіючих комп'ютерів композицією операційного та керуючого блоків. Принципіальна схема пристрою, вибір і обгрунтовання алгоритму і розробка змістовної мікропрограми додавання.
курсовая работа [1,2 M], добавлен 25.10.2012Методи розробки структурної схеми пристрою. Вибір схеми підсилювача потужності та типу транзисторів. Розрахунок співвідношення сигнал-шум та частотних спотворень каскадів. Розробка блоку живлення та структурної схеми пристрою на інтегральних мікросхемах.
курсовая работа [603,3 K], добавлен 14.10.2010Методи і засоби вводу інформації в автоматизовану систему обробки зображень. Огляд механізмів сканування та цифрових камер. Розробка і опис структурної схеми пристрою фотовводу інформації в АСОЗ. Розробка і опис алгоритму роботи пристрою фотовводу.
дипломная работа [55,6 K], добавлен 30.01.2011Ознайомлення із процесом розробки структурної схеми радіоприймального пристрою. Проведення попереднього розрахунку смуги пропускання сигналу, чутливості пристрою та коефіцієнта підсилення. Визначення принципової схеми підсилювача проміжної частоти.
курсовая работа [469,0 K], добавлен 21.05.2014Місце та основні характеристики пристрою в архітектурі мікропоцесорної системи. Розробка схеми електричної принципової малогабаритного двохпроменевого осцилографу-мультиметру. Схема електричної принципової електричного дзвоника. Принцип роботи пристрою.
курсовая работа [1,3 M], добавлен 20.03.2009
