Вопросы построения надежных устройств на элементах автоматной памяти

Размещено на http://www.allbest.ru/

УДК 004(076.5)

ВОПРОСЫ ПОСТРОЕНИЯ НАДЕЖНЫХ УСТРОЙСТВ НА ЭЛЕМЕНТАХ АВТОМАТНОЙ ПАМЯТИ

Л.Ф. Мараховский, д.т.н., профессор Государственного экономико-технологического университета транспорта

Н. Л. Михно, Ведущий специалист Центра автоматизации управления Киевского национального экономического университета

Аннотация

Рассмотрены вопросы построения надежных элементарных схем автоматной памяти с точки зрения их надежности и способы организации определения их работоспособности, а также их применение при построении надежных перестраиваемых цифровых компьютерных устройств и систем.

Ключевые слова: элементарные схемы памяти, надежность, работоспособность устройств.

Введение

Актуальность. Доктор технических наук, профессор Стахов А.П. пишет в статье [1], что недавно пришло сообщение об очередном аварийном запуске космического аппарата связи «Меридиан». Считается, что потери от аварийного запуска этого космического аппарата могут составить до 2 млрд. рублей. До этого подобные аварийные запуски происходили и ранее (при запуске спутников "Глобалстар"). Одной из возможных причин такого «сбоя» могут быть «сбои» в цифровой системе управления двигателями. По странному совпадению, аварии начались после усовершенствования системы управления и ее переводе на цифровую технику. И вот в этом, возможно, и «зарыта собака». Дело в том, что цифровые системы управления, основанные на современных микропроцессорах, обладают очень низкой информационной надежностью по сравнению с аналоговыми системами. Иногда достаточно сбоя одного электронного элемента (триггера) в микропроцессоре системы управления для того, чтобы система начала выполнять ложную команду, что может стать причиной аварии. Сбой цифровой системы управления вызывается как внутренними, так и внешними факторами. Сбой может возникнуть, например, в результате мощного внешнего электромагнитного воздействия на ракету-носитель в период запуска (электромагнитный терроризм). На низкую информационную надежность современных микропроцессоров (особенно иностранного производства) обращает внимание выдающийся российский ученый академик Ярослав Хетагуров, который пишет, что применение микропроцессоров, контроллеров и программного обеспечения вычислительных средств (ВС) иностранного производства для решения задач в системах реального времени (СРВ) военного, административного и финансового назначения таит в себе большие проблемы. Это своего рода «троянский конь», роль которого только стала проявляться. Потери и вред от их использования могут существенно повлиять на национальную безопасность России...[2]

Стахов А.П. в статье [3], развивая мысли академика Хетагурова, сделал следующее, на первый взгляд парадоксальное утверждение:

«Таким образом, человечество становится заложником классической двоичной системы счисления, которая лежит в основе современных микропроцессоров и информационных технологий. Поэтому дальнейшее развитие микропроцессорной техники и основанной на ней информационной технологии на основе классической двоичной системы счисления следует признать тупиковым направлением. Двоичная система не может служить информационной и арифметической основой специализированных компьютерных и измерительных систем (космос, управление транспортом и сложными технологическими объектами, нанотехнологии), а также наноэлектроннных систем, где проблемы надежности, помехоустойчивости, контролеспособности, стабильности, живучести систем выходят на передний план».

Можно назвать основные требования, предъявляемые к компьютерным устройствам и системам управления, используемым в этих технологиях, для атомных станций, ракетной техники, самолетной техники, железнодорожного транспорта и т.д., в которых «сбои» двоичной памяти приводят к большим катастрофам. Такими требованиями могут явиться: надежность и живучесть устройств при выходе из строя одного или нескольких элементов.

Вопросы повышения надежности многофункциональных схем памяти

Увеличение степени функциональности многофункциональных схем памяти (МФСП) сопровождается увеличением числа используемых элементов в i-ых группах , выходы элементов каждой группы которых соединены с входами всех элементов остальных (m - 1) групп [4-6]. МФСП имеют два типа входных сигналов: устанавливающих х(t) и сохраняющих е(Д), поступающих в разные моменты автоматного непрерывного времени Т_і= t_і + Д_і (рис. 1) [5].

Число М запоминаемых состояний МФСП определяется по формуле [6]:

Рис. 1. Многофункциональная схема памяти класса L

(1)

где R_i - число логических элементов ИЛИ-НЕ (И-НЕ) в i-ой группе.

Число r_e сохраняющих e(Д) входных сигналов, при каждом из которых запоминается определенный блок р_i состояний_, определяется по формуле [6]:

(2)

Число r_х устанавливающих входных сигналов на 1 больше числа запоминаемых состояний М. При этом, один устанавливающий х_р(t) входной сигнал в детерминированных устройствах является запрещенным, потому что выходной сигнал, установленный им, не запоминается ни при одном сохраняющем входном сигнале.

МФСП являются открытой структурой, так как требуют для своего функционирования генерации сохраняющих e(Д) входных сигналов. Этот недостаток ликвидируется при проектировании многоуровневых схем памяти (МУСП), основанных на МФСП (рис. 2) [7-8].

Число запоминаемых состояний Q двухуровневой МУСП определяется по формуле:

(3)

где m- число групп логических элементов ИЛИ-НЕ (И-НЕ) в МФСП;

R_i - число логических элементов ИЛИ-НЕ (И-НЕ) в i-ой группе.

Как видно из МУСП (рис. 2), МФСП₃ является многофункциональной схемой памяти (рис. 1), которая запоминает 6 состояний (см. формулу 1) и имеет 9 сохраняющих e(Д) входных сигналов, способных перестраивать структуру запоминания состояний [5].Генерацию сохраняющих e(Д) входных сигналов для каждой группы элементов МФСП₃ осуществляют МФСП₁ и МФСП₂. МУСП способно запоминать 18 состояний (см. формулу 3).

Число запоминаемых состояний в і-ой группе определяется в зависимости от числа R_i ? используемых элементов ИЛИ-НЕ (И-НЕ) в і-ой группе (1). Элементы в і-ой группе соединены в смысле надежности параллельно. Число і-х групп в МФСП лежит в пределах от 2 до m . Если взять минимальное число групп, как это изображено на рис. 1 и рис. 2, то их взаимодействие друг с другом образует в смысле надежности последовательное соединение.

Отказы элементов і-ой группы не влияют на функционирование остальных элементов данной і-ой группы. Однако, если отказавший элемент на выходном узле имеет значение выходного сигнала, который однозначно устанавливает инверсные значения на выходах элементов других групп, то такой отказ является катастрофическим для функционирования всей МФСП. В дальнейшем будем рассматривать некатастрофические отказы элементов, выходные сигналы элементов которых не влияют на функционирование элементов других групп.

многофункциональный схема автоматный память



Размещено на http://www.allbest.ru/

Рис. 2. Многоуровневая схема памяти класса .

Минимальное число элементов, необходимых для функционирования схемы памяти, при одном элементе Н-НЕ (ИЛИ-НЕ) в группе равно числу m групп. Это, так называемые, многостабильные схемы памяти [9]. МФСП по структуре можно рассматривать как схемы памяти, которые резервируют в каждой i-ой группе (R_i - 1) элемент. В этом случае МФСП рассматривается как схема, состоящая из m рабочих и m•(R_i - 1) резервных элементов. Все N = m•R_i элементов могут отказывать. Число М запоминаемых состояний МФСП может колебаться в пределах

(4)

Если к моменту t произошел j-й отказ в i-ой группе МФСП, то число K_i запоминаемых состояний i-ой группы измениться и составитзапоминаемых состояний. Другими словами, при отказе всех R_i элементов i-я группа попадает в состояние отказа и никакие изменения в данной i-ой группе не происходят. Для оценки работоспособности МФСП, которая при отказах (R_i - 1) элементов в каждой группе преобразуется в многостабильную схему памяти, запоминающую все состояния при одном неактивном входном сигнале [9], необходимо ее тестировать. Также удобно пользоваться для оценки работоспособности МФСП числом r_е блоков р_i состояний, которые сохраняются при соответствующих отказах элементов в i-ых группах. Число r_е сохраняемых блоков р_i состояний определяется по формуле (2) и может находиться в пределах

(5)

Если к моменту t произошел j-й отказ в i-ых группах, то МФСП сохраняет число блоков р_i состояний, соответственно равное

(6)

В смысле надежности МФСП представляет собой параллельно-последовательную схему, в которой элементы каждой i-ой группы представляет параллельную схему элементов с одинаковыми параметрами, а группы элементов соединяются друг с другом последовательно.

Каждый j-ый элемент в общем случае характеризуется интенсивностью отказов л_j(t) и вероятностью безотказной работы

.

Вероятность безотказной работы i-ой группы МФСП в целом определяется по формуле:

(7)

Вероятность безотказной работы МФСП на интервале [0, 1] при разном количестве элементов в группе можно определить по формуле:

(8)

При одинаковом количестве элементов в группе вероятность безотказной работы МФСП определяется по формуле:

(9)

Если время безотказной работы элемента подчиняется экспоненциальному закону с параметром определяется по формуле:

(10)

В этом случае для последовательного соединения вероятность безотказной работы можно выразить через интенсивность отказов следующим образом:

(11)

(12)

Средняя наработка на отказ МФСП по известному P(t) определяется по формуле:

(13)

Средняя наработка до отказа МФСП при R_i=1 (R_i=const) определяется по формуле:

(14)

При интенсивности отказов элементов величина средней наработки до отказа МФСП при R_i=1 во всех i-ых группах (m=2) равна

При R_i=2 и m=2 вероятность безотказной работы МФСП определяется по формуле:



Тогда

При R_i=3 и m=2 вероятность безотказной работы МФСП определяется по формуле:

В этом случае Т_ср, определяемое по формуле (13), равно 20,5•

Таким образом, при увеличении числа элементов в группах, величина средней наработки на отказ растет, что указывает на увеличение надежности МФСП как схемы памяти по сравнению с однофазными многостабильными схемами памяти.

Необходимо отметить, что при увеличении числа групп с одинаковым числом R_i элементов, величина средней наработки на отказ падает, что указывает, что наиболее предпочтительными в смысле повышения надежности являются МФСП с двумя группами с R_i>1 элементов в них.

Вопросы повышения живучести многоуровневых схем памяти

В настоящее время сверхбольшие интегральные схемы (СБИС) строятся с расчетом на 100% пригодность всех компонентов схемы. Увеличение числа компонентов и самой площади кристалла СБИС, увеличение длины шин и уменьшение размеров их ширины, естественно, увеличивают вероятность выхода из строя компонентов и появления обрывов в их связях. Это приводит к значительному браку СБИС и к катастрофическому выходу из строя их в процессе эксплуатации.

С целью повышения надежности работы систем из ненадежных элементов делают многократное резервирование, распределенные сетевые системы и т. д., в которых выходы целого блока или устройства из строя определяется диагностическими программами и не отражаются катастрофически на работе всей системы в целом. Кроме этого, отмечается ненадежность работы основной элементарной двоичной схемы памяти, которая используется почти во всех цифровых СБИС [1 -3; 10-12].

Использование двухуровневых устройств памяти позволяет строить предположение, что решение проблемы повышения надежности работы памяти и построение СБИС без 100% годности всех компонентов схемы возможно. Такое предположение основано на свойстве многоуровневой структуры памяти с многофункциональной системой организации работать в одном из подмножеств р_j своих состояний при соответствующих сохраняющих e_j(Д) входных сигналах.

При определенных неисправностях в элементах МФСП или в связях их с другими элементами можно предположить, что некоторые из элементов выходят из строя, сужают область функционирования МУСП. Однако, они не выводят его полностью из строя, как элемент памяти. В этом случае МУСП способна функционировать в ограниченных подмножествах всего множества Q своих состояний. Использование частично работоспособной памяти повышает жизнеспособность устройства памяти, а, следовательно, и его надежность. В МУСП заложены потенциальные возможности функционировать в ограниченных подмножествах своих состояний при частичных повреждениях элементов.

В МФСП используются элементы, единичные выходные сигналы которых являются активными сигналами для других групп. Предположим, что основной неисправностью элементов является появление на выходных узлах постоянного значения, равного логическому нулю. Такое предположение вполне правдоподобно, если учесть, что при обрыве входного узла в логических элементах интегральных схем значение входного сигнала воспринимается равным логической единице. Следовательно, выходной сигнал элемента, имеющего оборванный вход, приобретает постоянное значение, равное логическому нулю. В этом случае такой элемент просто не будет участвовать в запоминании состояний данной группы МФСП и характеристическая функция i-ой группы () уменьшит свое значение на единицу, т.е. станет равной , где R_i - количество элементов в i-ой группе.

При неисправностях в целой группе базовых элементов, схема памяти будет работать как запоминающее устройство, если число работоспособных оставшихся групп будет не менее 2 (т.е.m2) и в каждой группе хотя бы по одному базовому элементу.

Из закона функционирования МУСП [7-8] понятно, что МФСП способна функционировать при различных сохраняющих e_j(Д) входных сигналах, поступающих из автомата стратегии А_М, в определенных подмножествах р_j своих состояний. При не- катастрофических неисправностях МФСП сужает область своих состояний, в которых она еще способна работать. Неисправности в элементах могут быть и катастрофическими в том случае, если на выходе элемента устанавливается активный выходной сигнал, значение которого равно логической единице. В этом случае вся МФСП выходит из строя.

Таким образом, при синтезе МУСП можно заранее учитывать вопросы надежностного синтеза, если известны характерные неисправности СБИС. Использование управляемых МФСП А_У совместно с управляющим автоматом стратегии А_М создает предпосылки для построения, изготовления и использования частично исправных устройств при обработке информации.

Рассмотрим для примера двухуровневую память, в состав которой входят управляемая МФСП₃ А_У (рис. 2) и автоматы стратегии А_М для каждой группы МФСП₁ и МФСП₂ (рис.2), и оценим работоспособность МУСП как устройства памяти, способного запоминать минимальное число определенных состояний при частичных повреждениях схемы. Предположим, что элементы при неисправностях имеют на выходе постоянные значения логического нуля. В этом случае МФСП А_У еще способна функционировать как элементарный автомат с памятью при отказе произвольного элемента в любой группе, что составляет 25% аппаратуры, и еще одного элемента в другой группе. В данном случае МФСП А_У способна функционировать при 50% неисправных элементов и 100% выходе из строя автомата стратегии А_М, который состоит из двух МФСП (рис. 2). Таким образом, при выходе из строя 8 элементов из 10, что составляет 80%, двухуровневое устройство памяти еще способно функционировать как элементарная двоичная память (триггер). Это оценка максимальной живучести двухуровневого устройства памяти при частичных неисправностях элементов в МУСП.

Рис. 3. Исследование многоуровневой схемы памяти класса

При выходе из строя по одному элементу в автомате стратегии А_М устройство памяти уменьшает свою область функционирования на одно подмножество своих состояний, т.е. приблизительно на 16,7%.

При катастрофическом выходе из строя одного элемента в автомате стратегии А_М для одной группы элементов МФСП А_У, когда на его выходе значение постоянно равно логической единице и автомат А_М находится постоянно только в одном состоянии, МФСП А_У сужает свою область функционирования. При катастрофическом выходе из строя произвольного элемента _,в произвольной группе МФСП А_У двухуровневое устройство памяти превращается в одноуровневое, которое способно функционировать самостоятельно по законам автомата стратегии А_М. Только при катастрофических выходах элементов в МФСП А_У и А_М двухуровневое устройство памяти полностью выходит из строя как элемент памяти.

Таким образам, возможны три случая работоспособности двухуровневого устройства памяти:

1) 100% работоспособность всех компонентов и устройств памяти;

2) сужение областей состояний устройства памяти, в которых оно может работать при частичных неисправностях своих компонентов;

3) выход из строя работоспособности устройства памяти при катастрофических неисправностях компонентов.

Рассмотрим принципы построения элементарных МУСП с повышенной живучестью.

Принципы построения МУСП с повышенной живучестью заключаются в следующем:

1.Определяются характерные неисправности схем, которые не являются катастрофическими при работе МУСП.

2.Технологии изготовления устройств памяти корректируются для ликвидации катастрофических неисправностей, с целью уменьшения некатастрофических.

3.Определяется процент выхода 100% годных и частично годных устройств по отношению к проценту полностью негодных устройств памяти. Если данный процент полностью негодных устройств и 100% годных устройств удовлетворяет изготовителей, то появляется возможность использовать еще частично годные устройства памяти. Контроль работоспособности МУСП. Контроль работоспособности МУСП состоит в проверке отсутствия катастрофических отказов схемы памяти при подаче устанавливающего x_p(t) входного сигнала, при котором на все входные узлы схемы памяти подается активная логическая единица, которая однозначно устанавливает на всех выходных узлах схемы памяти логический нуль. При всех остальных устанавливающих x_i(t) входных сигналах однозначно устанавливаются на выходных узлах схемы памяти хотя бы одна логическая единица.

Исследование многоуровневой схемы памяти класса с помощью Multisim осуществляется следующим образом: сначала определяем функциональную схему памяти и подключаем к ней Word Generator (Генератор Слов), Logic Analyzer (Логический анализатор) (рис. 3).

Для большей наглядности и убедительности правильности функционирования двухуровневой схемы памяти класса формируем тесты входных слов р(T), состоящие из элементарных наборов устанавливающих х_і(t) входных сигналов (табл. 1) и одного набора сохраняющего е(Д) входного сигнала, который имеет на всех входных узлах z_i значение 1. Строим тесты входных слов р = х, е для проверки работы построенной функциональной схемы в Word Generator XWG1 (Генератор слов). Анализ работы схемы памяти на элементах И-НЕ с помощью имитационного моделирования "NI Multisim 9" осуществляется так:

Ш Запускаем программу "NI Multisim9" на ПК.

Ш С помощью меню "Place Misc Digital" вызываем на рабочее поле необходимые логические элементы и строим функциональную схему;

Ш Проводим исследования схемы виртуальными приборами Multisim 9 - Word Generator (Генератор Слов), в котором размещаем разработанные тесты (табл. 1); Logic Analyzer (Логический анализатор), на котором освещаются диаграммы входных и выходных сигналов (рис. 4).

Таблица 1. Тесты для проверки работоспособности МУСП класса .

Устанавливающий входной сигнал	Структурные входные сигналы	Структурные выходные сигналы	Состояние МФСП
	Номера выходов генератора слов	-
	31 30 29	28 27 26	25 24
xi	z1 z2 z3	z4 z5 z6	z7 z8	b1b2 b3	bq b2 b3	a1 a2 a3 a4	Ai
x1	1 0 0	1 0 0	1 0	0 1 1	0 1 1	1 0 1 1	A1
x2	1 0 0	1 0 0	0 1	0 1 1	0 1 1	1 1 1 0	A2
x3	1 0 0	0 1 0	1 0	0 1 1	1 1 0	1 0 1 1	A3
x4	1 0 0	0 1 0	0 1	0 1 1	1 1 0	1 1 0 1	A4
x5	1 0 0	0 0 1	1 0	0 1 1	1 1 0	1 0 1 1	A5
x6	1 0 0	0 0 1	0 1	0 1 1	1 1 0	1 1 0 0	A6
x7	0 1 0	1 0 0	1 0	1 0 1	0 1 1	0 1 1 1	A7
x8	0 1 0	1 0 0	0 1	1 0 1	0 1 1	1 1 1 0	A8
x9	0 1 0	0 1 0	1 0	1 0 1	1 1 0	0 1 1 1	A9
x10	0 1 0	0 1 0	0 1	1 0 1	1 1 0	1 1 0 1	A10
x11	0 1 0	0 0 1	1 0	1 0 1	1 1 0	0 1 1 1	A11
x12	0 1 0	0 0 1	0 1	1 0 1	1 1 0	1 1 0 0	A12
x13	0 0 1	1 0 0	1 0	1 1 0	0 1 1	0 0 1 1	A13
x14	0 0 1	1 0 0	0 1	1 1 0	0 1 1	1 1 1 0	A14
x15	0 0 1	0 1 0	1 0	1 1 0	1 1 0	0 0 1 1	A15
x161	0 0 1	0 1 0	0 1	1 1 0	1 1 0	1 1 0 1	A16
x17	0 0 1	0 0 1	1 0	1 1 0	1 1 0	0 0 1 1	A17
x18	0 0 1	0 0 1	0 1	1 1 0	1 1 0	1 1 0 0	A18

На рис. 4 показан вид с генератором слов и логическим анализатором после выполнения пошаговой последовательности наборов устанавливающих x(t) входных сигналов и набора сохраняющего е(Д) входного сигнала после выполнения 18 тестов. Исследования показали корректность использования элементарных р(Т) входных слов (табл. 1), которые отразили соответствующее функционирование их в детерминированном режиме.

Таким образом, рассматриваемая методология определения детерминированных входных слов элементарных многоуровневых схем памяти и проверка работы этих схем памяти с помощью имитационного моделирования Electronics Workbench (MultiSim 9) [13-14] убедительно доказала их работоспособность.

Размещено на http://www.allbest.ru/

Рис. 4. Анализ работы схемы памяти

Повышение надежности устройств, использующих МФСП и МУСП. Использование базовых схем памяти МФСП, обладающих свойствами сохранения различных блоков р_j запоминаемых состояний, комбинационных схем, реализующих функции возбуждения и функции выходов определенных блоков р_j состояний, и автомата стратегий, генерирующих сохраняющие e_j(Д) входные сигналы в МУСП, вставляемых в виде отдельных плат в разъемы вычислительного устройства, имеющую диагностическую систему выявления неисправностей (отказов), позволяет реализовать возможность замены неисправных плат (съемных модулей) исправными. Это объясняется тем, что при висячих входных проводах входной сигнал соответствует значению логической 1, которая не влияет на работу логического элемента И-НЕ, используемого МФСП и МУСП.

Таким образом, возможно построение вычислительного устройства, содержащего один основной блок р₁ запоминаемых состояний и (r_e-1) резервных блоков р_j (j = r_e - 1) состояний и r_e комбинационных схем, реализующих функции возбуждения и выходов, одна из которых основная и (r_e-1) рабочих.

В смысле надежности исследуем вариант работы устройства при нагруженном резерве r_e блоков, неограниченной и «быстром» восстановлении отказавших блоков [15], то есть, при

(15)

где - средняя наработка на отказ i-го блока устройства;

- среднее время восстановления i-го блока устройства.

В этом случае, средняя наработка на отказ системы может определяться по точной формуле [15]:

(16)

Приближенная формула при «быстром» восстановлении имеет вид:

.(17)

Среднее время восстановления системы определяется по следующей формуле:

(18)

Вероятность безотказной работы системы при «быстром» восстановлении можно приближенно определить по экспоненциальному закону [15]:

(19)

Если предположить, что i-ый блок состоит из последовательно соединенных элементов, имеющих одинаковую величину интенсивности отказов (л_о = 1•10^-7 1/ч), то величина средней наработки на отказ i-го блока будет равна

(20)

Определив среднее время восстановления i-го блока системы равное одному часу ( = 1 ч.), можно определить Т₀ и Т₁ системы по соответствующим формулам (16-18).

Определим Т₀ и Т₁ системы при r_e=2.

Их этих расчетов видно, что среднее время на восстановление падает, а средняя наработка на отказ системы при восстановлении отказов возрастает, что указывает на повышение надежности системы.

В литературе по системам обработки и расчету надежности аппаратуры радиоэлектроники и автоматики [15] даются рекомендации по построению надежных систем за счет построения узлов, устройств и вычислительных систем с изменяющейся архитектурой при возникновении отказов отдельных изделий. Из анализа МФСП и МУСП с точки зрения надежности можно сделать со всей определенностью вывод, что они значительно увеличивают надежность многостабильных схем памяти за счет введения резервирования элементов в группах МФСП. С другой стороны, существует возможность на их основе проектировать многофункциональные узлы, устройства и компьютерные системы с изменяющейся архитектурой [16-18]. Предложенные МФСП и МУСП расширяют возможности элементной базы компьютерных систем за счет возможности функционирования их в различных подмножествах р состояний. Они также способны сократить время перестройки работы компьютера с одного алгоритма на другой, сократить аппаратные затраты в схемах памяти на одно запоминаемое состояние и существенно ускорить решение проблемы создания работоспособных устройств при частичных неисправностях их компонентов.

Литература

1. Стахов А.П. О возможной причине участившихся аварий при выводе российских спутников // «Академия Тринитаризма», М., Эл № 77-6567, публ.17146, 26.12.2011

2. Хетагуров Я.А. Обеспечение национальной безопасности систем реального времени. - М.: BC/NW 2009; №2 (15):11.1

3. Стахов А.П Микропроцессоры Фибоначчи - как одна из базисных инноваций будущего технологического уклада, изменяющих уровень информационной безопасности систем. /http://www.trinitas.ru/rus/doc/0232/009a/1212-sth.pdf

4. Мараховский Л.Ф. Многофункциональные схемы памяти. - Киев: УСиМ - № 6.-!996.- С. 59-69

5. Мараховский Л.Ф. Основы теории проектирования дискретных устройств. Логическое проектирование дискретных устройств на схемах автоматной памяти: монография. - Киев: КГЄУ, 1996.-128 c.

6. Міхно Н.Л., Мараховський Л.Ф., Погребняк В.Д. Схема пам'яті. - Патент. Зареєстровано в Державному реєстрі патентів України на корисні моделі № 34166 від 25 липня 2008 р. МПК (2006) Н03К 29/00 Бюл. 14. -12 с.

7. Міхно Н.Л., Мараховський Л.Ф. Схема пам'яті. - Патент. - Зареєстровано в Державному реєстрі патентів України на корисні моделі № 29581 від 25 січня 2008 р. - (51) МПК (2006) G05B 11/42 -Бюл. 2. - 14 с.

8. Міхно Н.Л., Мараховський Л.Ф. Схема пам'яті. - Патент. - Зареєстровано в Державному реєстрі патентів України на корисні моделі № 29582 від 25 січня 2008 р. - (51) МПК (2006) G05B 11/42 -Бюл. 2. - 10 с.

9. Букреев И.Н., Мансуров В.М., Горячев В.И. Микроэлектронные схемы цифровых устройств. - М.: Сов. радио, 1975. - 368 с.

10. Авиженис А. Отказоустойчивость - свойство, обеспечивающее постоянную работоспособность цифровых систем // Тр. ин-та инженеров по электротехнике и радиоэлектронике. - 1978. -Т. 66. -№ 10. -С. 5-15.

11. Проблемы построения кибернетических систем: Сб. науч. Тр./АН Украины Ин-т Кибернетики им. В.М.Глушкова, Науч. Совет АН Украины по проблеме “Кибернетика”; Редкол.: В.В.Павлов отв. ред. и др. - К., 1993. -70 с.

12. Турута Е.Н. Организация распределения задач в вычислительных системах, обеспечивающая их отказаустойчивость // Автоматика и вычисл. техника. - 1985. -№ 1. -С. 5-14.

13. Михно Н.Л., Мараховский Л.Ф., Шарапов А.Д., Воеводин С.В. Имитационное моделирование цифровых логических схем и учебный процесс. / Доповідь на Другій Міжнародній конференції "Нові інформаційні технології в освіті для всіх: стан та перспективи розвитку"21-23 листопада 2007 Київ, Україна - С. 268-275.

14. Михно Н.Л., Мараховський Л.Ф., Шарапов А.Д., Воеводин С.В. Комп'ютерна схемотехніка: практикум для бакалаврів спец. «Інтелектуальні системи прийняття рішень».- Київ: КНЕУ, 2008. -245 с.

15. Козлов Б.А., Ушаков И.А. Справочник по расчету надежности аппаратуры радиоэлектроники и автоматики. - М.: Сов. Радио, 1975. - 472 с.

16. Міхно Н.Л., Мараховський Л.Ф. Структурний автомат. - Патент.-Зареєстровано в Державному реєстрі патентів України на корисні моделі № 25816 від 27 серпня 2007 р. - (51) МПК (2006) G06F 1/00 - Бюл. 13.- 12 с.

17. Міхно Н.Л., Мараховський Л.Ф. Електронна обчислювальна машина. - Патент. Зареєстровано в Державному реєстрі патентів України на корисні моделі № 34167 від 25 липня 2008 р. - (51) МПК (2006) G06F 17/00 - Бюл. 14. - 10 с.

18. Міхно Н.Л., Мараховський Л.Ф. Мікропрограмний пристрій керування. - Патент. Зареєстровано в Державному реєстрі патентів України на корисні моделі № 87871 від 28. 08 2009 р. - (51) МПК (2009) G06F 9/00 - Бюл. 16. - 6 с.

Размещено на Allbest.ru

...