Розробка спеціалізованого арифметико-логічного пристрою комп’ютера

Размещено на http://www.allbest.ru/

ЗМІСТ

1. АНАЛІЗ ТЕХНІЧНОГО ЗАВДАННЯ

2. АНАЛІЗ АРИФМЕТИКО-ЛОГІЧНИХ ПРИСТРОЇВ

2.1 Основи побудови арифметико логічних пристроїв

2.2 Етапи логічного проектування функціональних вузлів комп'ютерів

3. ПРОЕКТУВАННЯ СПЕЦІАЛІЗОВАНОГО АРИФМЕТИКО-ЛОГІЧНОГО ПРИСТРОЮ

3.1 Мікропрограми операцій та їх графи

3.2 Розробка функціональної схеми арифметико-логічного пристрою

3.3 Проектування модуля керуючого блока

4. РОЗРОБКА ПРИНЦИПОВОЇ СХЕМИ АЛП

4.1 Вибір елементної бази

4.2 Розрахунок технічних параметрів

БІБЛІОГРАФІЯ

1. АНАЛІЗ ТЕХНІЧНОГО ЗАВДАННЯ

Метою даного курсового проекту є розробка спеціалізованого арифметико-логічного пристрою (АЛП) комп'ютера.

Початкові дані для проекту:

- тип арифметичної операції - додавання/віднімання двійкових чисел;

- початковий код подання операндів - прямий;

- розрядність операндів - 16 біт;

- код виконання операції у суматорі -модифікований обернений;

- структура операційного блока - із закріпленими мікроопераціями;

- тип керуючого блока - автомат Мура з пам'яттю на Т-тригерах;

- схема логічної ознаки - парність молодшого байту.

Крім операції додавання проектований пристрій повинен виконувати порозрядну логічну операцію NOR над кодами операндів.

Для рішення поставленої задачі в курсовому проекті необхідно розробити:

- граф-схему мікропрограми додавання і віднімання;

- електричну функціональну схему АЛП;

- електричну принципову схему АЛП.

В якості елементної бази рекомендується використання інтегральних схем ТТЛШ серій К1531, КР1533.

В курсовому проекті необхідно розрахувати кількість мікросхем у проектованому пристрої, споживну потужність та швидкодію АЛП.



2. АНАЛІЗ АРИФМЕТИКО-ЛОГІЧНИХ ПРИСТРОЇВ

2.1 Основи побудови арифметико логічних пристроїв

Принцип мікропрограмного керування

Розвиток мікроелектронної бази запам'ятовуючих пристроїв дозволило створити пам'ять, параметри якої суттєво знизили вплив мікропрограмування на продуктивність процесора і ЕОМ в цілому. Розвиток методів паралельної обробки даних та паралельного програмування показало, що складні алгоритми можуть бути ефективно реалізовані за допомогою мікропрограмного керування, що зумовило застосування принципів мікропрограмного управління в ЕОМ високої продуктивності.

Мікропрограмний принцип управління забезпечує реалізацію однієї машинної команди шляхом виконання мікрокоманд, записаних в постійній пам'яті.

Мікрокоманди міститять інформацію про мікрооперації, що виконується протягом одного машинного такту, а також інформацію про формування адреси чергових мікрокоманд.

Реалізація принципу мікропрограмного управління передбачає примусову вибірку мікрокоманд.

Принцип мікропрограмного управління передбачає можливість зберігання мікропрограм системи команд ЕОМ в запам'ятовуючому пристрої того чи іншого типу. Крім того це дозволяє оперативно змінювати систему команд конкретної ЕОМ при вирішенні певного класу задач.

Для вибору порядку проходження мікрооперацій аналізуються логічні умови, які набувають значення одиниці (так) чи нуля (ні) залежно від значень операндів і результатів обчислень. Мікроалгоритм операції, записаний в термінах мікрооперацій і логічних умов, називається мікропрограмою. Кожна машинна операція має свою мікропрограму.

Операційний та керуючий блоки

Усі цифрові пристрої, у тому числі й АЛП, може бути представленим у вигляді композиції операційного та керуючого пристроїв. В операційному пристрої виконуються арифметико-логічні операції. Керуючий пристрій забезпечує виконання операцій за допомогою послідовності керуючих сигналів, яку він виробляє залежно від мікропрограми. В математичних моделях АЛП перший пристрій подається операційним автоматом, а другий - керуючим автоматом.

Автомамт операцімйний - пристрій цифрової електронної обчислювальної машини, в якому відбуваються перетворення кодів чисел або слів.

Рисунок 2.1. - Структура математичної моделі АЛП

Операційний автомат складається із набору регістрів з комбінаційною логікою у входах запом'ятовуючих елементів регістрів. Вхідні сигнали операційного автомату ототожнюються з вихідними сигналами керуючого автомата - сигналами мікрооперацій. Ці сигнали визначають перетворення множини станів операційних автоматів. Вихідними сигналами операційних автоматів є рядки значень логічних умов, які характеризують стани його регістрів.

В теорії зручно розглядати операційний автомат як нескінченний автомат Мура спеціального виду (багаторегістровий автомат).

Операційний автомат (ОА) приймає по входу А операнди, по входу Y - керуючі сигнали {y}, передає на вхід Z результати операції і формує множину значень логічних умов {x}.

Керуючий автомат (КА) генерує послідовність керуючих сигналів, яка передбачена мікропрограмою і відповідає значенням логічних умов. Інакше кажучи, керуючий автомат задає порядок виконання дій в операційному автоматі, який виходить з алгоритму виконання операцій. Найменування операції, яку необхідно виконувати у пристрої, визначається кодом операції. По відношенню до керуючого автомату сигнали коду операції, за допомогою яких кодується найменування операції, і повідомлювальні сигнали х1,…, хi, які формуються в операційному автоматі, грають однакову роль: вони впливають на порядок генерування керуючих сигналів y. Тому сигнали коду операції і умовні сигнали відносяться до одного класу - до класу повідомлювальних сигналів, які поступають на вхід керуючого автомату.

тобто кожна операція - це визначена послідовність мікрооперацій.? які називаються мікроопераціями? що містить більш прості операції? що будь-яка операція розглядається як складна?В основі опису керуючих автоматів лежить принцип мікропрограмного керування.

Керуючий автомат (КА) приймає по входу X логічні умови {x} і залежно від їх значень та коду операції по входу F формує послідовність керуючих сигналів {y}.

Класифікація арифметико-логічних пристроїв

Арифметико-логічні пристрої класифікують за такими ознаками:

- способом оброблення даних - паралельні, послідовні, паралельно-послідовні;

- системою числення - двійкові, десяткові та ін.;

- формою подання чисел - з плаваючою комою, з фіксованою комою, цілі двійкові та десяткові числа;

- часом виконання операцій - синхронні та асинхронні;

- способом виконання мікрооперацій - із закріпленими мікроопераціями, із спільними операціями;

- типом керуючого автомата - зі схемною або програмовною логікою;

- методом побудови - багатофункціональні та блокові.

За способом дії над операндами АЛП діляться на послідовні та паралельні. У послідовних АЛП операнди представляються у послідовному коді, а операції проводяться послідовно у часі над їх окремими розрядами. У паралельних АЛП операнди представляються паралельним кодом і операції відбуваються паралельно у часі над усіма розрядами операндів.

За способом представлення чисел розрізняють АЛП:

- для чисел з фіксованою комою;

- для чисел з плаваючою комою;

- для десяткових чисел.

За характером використання елементів та вузлів АЛП діляться на блокові і багатофункціональні. У блоковому АЛП операції над числами з фіксованою і плаваючою комою, десятковими числами і алфавітно-цифровими полями виконуються в окремих блоках, при цьому підвищується швидкість роботи, так як блоки можуть паралельно виконувати відповідні операції, але значно зростають витрати устаткування. У багатофункціональних АЛП операції для всіх форм представлення чисел виконуються одними і тими ж схемами, які комутуються потрібним чином в залежності від необхідного режиму роботи.

За своїми функціями АЛП є операційним блоком, що виконує мікрооперації, що забезпечують прийом з інших пристроїв (наприклад, пам'яті) операндів, їх перетворення і видачу результатів перетворення в інші пристрої. Арифметико - логічний пристрій управляється керуючим блоком, що генерує керуючі сигнали, які ініціюють виконання в АЛП певних мікрооперацій. Генерується управляючим блоком послідовність сигналів визначається кодом операції команди і сповіщають сигналами.

Узагальнена структура арифметико-логічних пристроїв

Узагальнену і найбільш поширену структуру арифметично-логічного пристрою подано на рисунку 2.2.

В АЛБ виділяють комбінаційний суматор SM, вхідні регістри А і В для приймання операндів та вихідний регістр С для записування результату. В АЛБ є логічні схеми, які виробляють множини {хі} сигналів логічних умов (ознак результату), наприклад, нульовий або від'ємний результат та ін.

Рисунок 2.2. - Узагальнена структура АЛП

Регістри загального призначення використовують для приймання і зберігання операндів, проміжних та кінцевих результатів. Блок контролю забезпечує перевірку правильності виконання арифметико-логічних операцій одночасною реалізацією тієї ж команди дублюючою апаратурою і порівнянням результатів або виконанням дій над спеціальними кодами, одержаними від операндів під час додавання за модулем два, модулем три та ін. У разі виявлення помилок і збоїв у роботі ОА блок контролю посилає в КА код помилок {kі}.

На АЛП поступає код операції від центрального пристрою керування. Застосування в АЛП пристроїв керування зі схемною логікою прискорює виконання операцій. Застосування КА з програмовною логікою забезпечує гнучкість мікропрограмування, дозволяє змінювати склад мікропрограм у разі введення нових команд. У сучасних АЛП можуть поєднуватись обидва типи КА. арифметичний операційний інтегральний мікросхема



2.2 Етапи логічного проектування функціональних вузлів комп'ютерів

Проектування типових функціональних вузлів комп'ютера містить у собі такі етапи:

1. Змістовна постановка задачі. Указують тип і розрядність проектованого вузла, особливості його зв'язків з іншими вузлами, тип схемної логіки, вимоги до швидкодії споживаної потужності.

2. Аналіз розмірності (розрядності) задачі. На основі аналізу розмірності задачі приймають рішення про проектування вузла як цілісної системи або, у випадку великої розмірності, розбивають його на модульно-розрядні частини. Наприклад, синтезується однорозрядний суматор і потім за допомогою ланцюгів перенесення будується регулярна структура багаторозрядного суматора.

3. Формалізоване задання алгоритмів роботи вузла. Логіку функціонування вузла задають таблицями істинності чи мікрооперацій, графом, картами Карно.

4. Подання алгоритмів роботи вузла аналітичними виразами. Вигляд логічних рівнянь залежить від способу формалізованого задання роботи вузла. У разі використання таблиць істинності логічні рівняння записуються в канонічних формах - досконалих диз'юнктивних (ДДНФ) чи кон'юнктивних (ДКНФ) формах. Якщо робота вузла описується таблицею мікрооперацій, то в логічні рівняння як змінні включаються також і керуючі сигнали.

5. Мінімізація одержаних логічних рівнянь, поданих у вигляді ДДНФ. Зручно виконувати за допомогою карт Карно чи діаграм Вейча (якщо число змінних не більше шести). Якщо число змінних більше шести, то використовують машинні способи мінімізації. Мінімізовані форми логічних рівнянь забезпечують побудову схем меншої вартості.

6. Перетворення мінімальних форм рівнянь до вигляду, зручного для реалізації в заданому елементному базисі. Проектування вузлів часто здійснюють на універсальних логічних елементах НЕ І або НЕ ЧИ. Для переходу до такого елементного базису виконують перетворення мінімальних диз'юнктивних або кон'юнктивних нормальних форм за допомогою правил подвійної інверсії з наступним застосуванням правил де Моргана.

3. ПРОЕКТУВАННЯ СПЕЦІАЛІЗОВАНОГО АРИФМЕТИКО-ЛОГІЧНОГО ПРИСТРОЮ

3.1 Мікропрограми операцій та їх графи

Алгоритм додавання та віднімання двійкових чисел можна виконувати в обернених або доповняльних кодах. У сучасних комп'ютерах часто операнди зберігаються у пам'яті і обробляються в доповняльних кодах.

Алгоритм додавання (код команди K[1]) або віднімання (код команди К[2]) виконується у такій послідовності:

- у регістри RGA і RGB із вхідної шини один за одним паралельним кодом записуються відповідні їм операнди A і B;

- під час операції віднімання (код команди К[2] = 1) операнд B безумовно інвертується;

- мікрооперації додавання або віднімання виконується в обернених модифікованих кодах протягом одного машинного такту;

- аналізується результат операції. За відсутності парності молодшого байту, він записується у регістр RGD і потім пересилається в оперативну пам'ять, за наявності парності молодшого байту, результат не фіксується і в ЦПК подається сигнал ПМБ.

Мікропрограма додавання та віднімання двійкових чисел має вигляд:

Початок. Якщо або , то , інакше - чекати

М1 <приймання першого операнда>

<приймання другого операнда>

Якщо , то

, інакше

<пересилання з інвертуванням другого операнда>

Якщо , то

, інакше

Якщо , то перейти до , інакше

<присвоєння результату>

<пересилання результату в оперативну пам'ять>

Перейти до

<фіксація парності молодшого байту>

Кінець.

Ознаки результату обчислюються за допомогою булевого виразу:

- парність молодшого байту (знаки 11).

Змістовний і закодований графи мікропрограми додавання і віднімання показані на рисунку 3.1.

Рисунок 3.1. - Графи мікропрограми додавання і віднімання

3.2 Розробка функціональної схеми арифметико-логічного пристрою

Функціональну схему шістнадцяти розрядного АЛП для виконання мікропрограми додавання та віднімання подано композицією модуля операційного блока МОБ і модуля керуючого блока МКБ.

Схема АЛП містить:

- регістри RGA і RGB для приймання і подальшого зберігання із вхідної шини Ш1 першого і другого операндів;

- схему інвертування BIN змісту регістра RGB;

- схему NOR для порозрядного логічного «АБО-НЕ» кодів операндів А і В;

- схеми МОК для перетворення операндів на модифікований обернений код;

- схеми електронних ключів SW1 і SW2 для комутації операндів;

- комбінаційний суматор SM;

- регістр результату RGD;

- схему парності молодшого байту ПМБ;

- модуль керуючого блока МКБ на основі автомата Мура з пам'яттю на Т-тригерах.

Рисунок 3.2 - Функціональна схема АЛП для додавання і віднімання чисел



3.3 Проектування модуля керуючого блока

Проектування модуля МКБ на основі автомата Мура з пам'яттю на Т-тригерах виконується у такій послідовності:

1 Розмічається закодований граф мікропрограми додавання і віднімання. Визначається максимальна кількість станів автомата Мура, яка дорівнює . Для реалізації такої кількості станів необхідно використати тригери.

2 На основі розміченого графу мікропрограми будується граф автомата Мура, який інтерпретує мікропрограму додавання і віднімання.

Рисунок 3.3 - Граф автомата Мура для інтерпретації мікропрограми додавання і віднімання

3 Стани автомата Мура кодуються значеннями виходів RS-виходів:

.

4 На основі автомата Мура записується його структурна таблиця переходів.



Таблиця 3.1 - Структурна таблиця переходів

xi	K(zi)	Zj	K(zj)	{xi}	{yi}	Т
Z1	0000	Z1 Z2	0000 0001		- y1	- Т1
Z2	0001	Z3	0010	1	y2	Т2,Т1
Z3	0010	Z4 Z5	0011 0100		y3 y4	Т1 Т3, Т2
Z4	0011	Z6 Z7	0101 0110		y5 y6	Т3, Т2 Т3, Т1
Z5	0100	Z6 Z7	0101 0110		y5 y6	Т1 Т2
Z6	0101	Z8 Z9	0111 1000		y9 y7	Т2 Т4, Т3, Т1
Z7	0110	Z8 Z9	0111 1000		y9 y7	Т1 Т4, Т3, Т2
Z8	0111	Z1	0000	1	y1	Т3, Т2, Т1
Z9	1000	Z10	1001	1	y8	Т1
Z10	1001	Z1	0000	1	y1	Т4, Т1

5 На підставі даних таблиці переходів записуються системи логічних рівнянь:

- для функції збудження входів :

,

,

,

,

- для вихідних керуючих сигналів:

,

,



4. РОЗРОБКА ПРИНЦИПОВОЇ СХЕМИ АЛП

4.1 Вибір елементної бази

Характеристика сучасної елементної бази

Для побудови швидкодіючих цифрових мікросхем рекомендується використовувати мікросхеми ТТЛШ другого покоління серій КР1530, КР1531 і КР1533. У нашій країні найбільшу номенклатуру виробів має серія КР1533. В її складі є широкий набір чотири- і восьмирозрядних регістрів, дешифраторів, тригерів, логічних елементів.

Вибираючи конкретний тип регістра, враховують такі вимоги:

високу швидкодію, мінімальну споживану потужність, що забезпечує мінімальну роботу перемикання;

найбільшу розрядність;

забезпечення керованого паралельного записування та зчитування інформації;

наявність входу скидання;

можливість виконання мікрооперацій зсуву в схемах АЛП при операціях множення та ділення.

Перерахованим вимогам відповідають мікросхеми регістрів типу КР1533ИР35.

Мікросхема КР1533ИР35 - це восьмирозрядний регістр на D - тригерах. Інформація записується по фронту тактового імпульсу при L=1, R =1 і відразу передається на вихід. При R = 0 на виходах регістра встановлюються низькі рівні напруги (лог. 0 при позитивному кодуванні).

Для дешифрації станів пам'яті керуючих автоматів використовують подвоєний дешифратор з індивідуальними інформаційними та стробуючими входами. Якщо Е1 = Е2 = 1, виходи дешифратора установлюються в стан високого рівня, якщо Е1 = Е2 = 0, то здійснюється дешифрація вхідного слова.

Для виконання мікрооперації додавання та віднімання в доповняльних кодах необхідно створити додатковий знаковий розряд П для 8-розрядного комбінаційного суматора SМ. Схема додаткового знакового розряду спрощена, оскільки не потрібна схема перенесення.

Для реалізації розряду П використовують мікросхему КР1533ЛП5, яка містить чотири логічні елементи ВИКЛЮЧАЛЬНЕ I. Два логічні елементи ВИКЛЮЧАЛЬНЕ I реалізують функцію, третій логічний елемент інвертує значення розряду перенесення від суматора. Четвертий логічний елемент ВИКЛЮЧАЛЬНЕ I використовується для вироблення ознаки переповнення.

Для побудови логічних схем пристроїв використовують мікросхеми НЕ, диз'юнкторів, кон'юнкторів.

Указівки до застосування і експлуатації мікросхем серії КР1533:

температурний діапазон робочого середовища від мінус 10оС до плюс 70°С;

нароблення на відмову - 50000 год;

інтенсивність відмов - не більше 0,9-106 год-1;

допустимі відхилення напруги живлення від номінального - не більше ±2%;

мікросхеми призначені як для автоматизованого, так і ручного монтажу апаратури;

мікросхеми замінювати тільки при вимкнених джерелах живлення;

вільні входи підключати до джерела постійної напруги 5В±10% через резистор R = 1кОм або заземляти;

ємність входу - не більше 5 пФ;

допускається підключення до виходів ємності не більше 200 пФ, при цьому норми на динамічні параметри не регламентуються;

допустиме значення статичного потенціалу - до 200 В;

допускається короткочасна (протягом не більше 5 мс) дія напруги живлення до 7 В;

власних резонансних частот мікросхем до 20 кГц немає;

максимальний час фронту наростання та час спаду вхідного імпульсу - не більше 1 мкс.

Вибір інтегральних мікросхем для побудови принципової схеми арифметико-логічного пристрою

Модуль операційного блока (МОБ) будується на мікросхемах ТТЛШ серії КР1533 за винятком суматора, взятого із серії КР1531.

Принципіальна схема МОБ містить :

ѕ шість вхідних восьми розрядних регістри RGA1, RGA2, RGB1, RGВ2, RGС1, RGС2 типу ИР35, позиційне позначення DD1-DD6;

ѕ вісім мікросхем типу ЛП5 (DD7-DD14), які призначені для утворення обернених кодів операндів;

ѕ вісім мікросхем типу ЛИ1, позиційне позначення DD15-DD22. Призначені для побудови схем електронних ключів;

ѕ чотири чотирирозрядні комбінаційні суматори типу ИМ6, позиційне позначення DD23-DD26;

ѕ два вихідні 8-розрядних регістри RGD1 та RGD2 типу ИР22 з трьома станами, позиційне позначення DD27-DD28. Використовується для приймання результату віднімання і його передавання на вихідну шину Ш2;

ѕ чотири мікросхеми типу ЛЕ1, які містять по чотири диз`юнктори, позиційне позначення DD29-DD32 для утворення ознаки парності молодшого байту;

Принципіальна схема МКБ містить:

- DD33 - DD36 - мікросхеми чотирьох асинхронних Т-тригерів типу ТB6 (пам'ять автомата) створених з двох JK- тригерів кожний. Тригер на вході Тп фіксує ознаку результату. На виході Тли другого тригера формується сигнал керування тривалістю в машинний такт для керування схемою ключів;

- DD37 - мікросхему дешифратора типу ИД3;

- DD38 - DD39 - мікросхеми логічних елементів типу ЛH1;

- DD40 - DD42 - мікросхеми логічних елементів типу ЛИ1;

- DD43 - DD48 - мікросхеми логічних елементів типу ЛЛ1.

Таблиця 4.1 - Елементи схем

Елемент	Позначення	Кількість
КР1533ИР35	DD1-DD6	6
КР1533ЛП5	DD7-DD14	8
КР1533ЛИ1	DD15-DD22 DD40-DD42	11
КР1531ИМ6	DD23-DD26	4
КР1533ИР22	DD27, DD28	2
КР1533ЛЕ1	DD29-DD32	4
КР1533ТВ6	DD33-DD36	4
КР1533ИД3	DD37	1
КР1533ЛН1	DD38, DD39	2
КР1533ЛЛ1	DD43-DD48	6

4.2 Розрахунок технічних параметрів

Мікросхеми ТТЛШ серії КР1533 за винятком суматора взятого із серії КР1531, які використано для побудови АЛП, що реалізує операцію віднімання, споживають таку потужність:

Р ИР35 = 120 мВт; РЛП5=30мВт; Р ЛИ1 = 16 мВт; Р ИМ6 = 180 мВт; РИР22 = 135 мВт; РЛЕ1 = 15,5 мВт;

PТВ6 = 22,5 мВт; РИД3 = 75 мВт; Р ЛН1 = 12 мВт; Р ЛЛ1 = 22,5 мВт;

Ралп = 6РИР35 + 8РЛП5 + 11РЛИ1 + 2РИР22 + 4PТВ6 + РИД3 + 6РЛЛ1 + 4Р ИМ6 + 2РЛН1 + 4РЛЕ1 = (6*120 + 8*30 + 11*16 + 2*135 + 4*22,5 + 75 + 6*22,5 + 4*180+ 2*12 + 4*15,5)*10-3 = 2,5126 Вт

Мікросхема КР1531ИМ6 реалізує додавання двох чотири розрядних операндів за tSM.1 = 15 нс. При додаванні шістнадцяти розрядних операндів тривалість мікрооперацій збільшується в чотири рази, тобто tSM.2 = 4* tSM.1 == 60 нс. Враховуючи затримки сигналів, що подаються на входи суматора, рекомендується обирати тривалість машинного такту ТС = 2*tSM.2 = 120 нс. При цьому швидкодія АЛП, виражена кількістю операцій додавання за секунду типу “регістр-регістр”, становитиме F = 1/TC = 8,3 млноп/с.



БІБЛІОГРАФІЯ

1 Глушков В. М. Синтез цифровых автоматов. - М.: Физмат-гиз, 1996. - 467 с.

2 Бабич М. П., Жуков І. А. Комп'ютерна схемотехніка: Навчальний посібник. - К.: НАУ, 2002. - 508 с.

3 Самофалов К. Г., Корнейчук В. И., Тарасенко В. П. Цифровые вычислительные машины. - К.: Вища шк., 1983. - 455 с.

4 Тиртишніков О.І., Корж Ю.М. Обчислювальна техніка та мікропроцесори. Частина 2. Цифрові автомати: Навчальний посібник. - Полтава: ПВІЗ, 2006,

5 Опадчий Ю.Ф., Глудкин О.П., Гуров А.И. Аналоговая и цифровая электроника (Полный курс). - М.: Горячая линия - Телеком, 2002.

6 ГОСТ 2.105-95 «Загальні вимоги до текстових документів»;

7 ДСТУ 3008-95 «Документація. Звіти у сфері науки і техніки. Структура і правила оформлення»;

8 ГОСТ 19.404-79 «Пояснювальна записка. Вимоги до змісту і оформлення».

9 Застосування стандартів ЄСКД і СПДБ у навчальному проектуванні. Завдання на проектування. Методичні вказівки - Рубіжне: РПК ЛНУ, 2007 - 5 с.

10 Застосування стандартів ЄСКД і СПДБ у навчальному проектуванні. Загальні вимоги. Методичні вказівки - Рубіжне: РПК ЛНУ, 2007 -24 с.

11 Застосування стандартів ЄСКД і СПДБ у навчальному проектуванні. Загальні вимоги до конструкторської документації. Методичні вказівки - Рубіжне: РПК ЛНУ, 2007 - 44 с.

12 Методичні рекомендації до виконання курсового проекту з дисципліни «Мікросхемотехніка» - Рубіжне: РПК ЛНУ, 2010 - 57с.

Размещено на Allbest.ru

...