Таблица 3.2. Тест «последовательное заполнение со считыванием»

Номер цикла	Циклы теста «последовательное заполнение со считыванием»	Назначение циклов
1	Запись 1 по всем адресам	Запись исходной информации
2	Считывание 1, запись 0. Повторение для всех адресов, начиная с младшего.	Контроль сохранения 1 при записи 0 по младшим адресам
3	Считывание 0, запись 1. Повторение для всех адресов, начиная с младшего.	Контроль сохранения 0 при записи 1 по младшим адресам и записи 0 в цикле 2
4	Считывание 1, запись 0. Повторение для всех адресов, начиная со старшего.	Контроль сохранения 1 при записи 0 по старшим адресам и записи 1 в цикле 3
5	Считывание 0, запись 1. Повторение для всех адресов, начиная со старшего.	Контроль сохранения 0 при записи 1 по старшим адресам и записи 0 в цикле 4
6	Считывание 1 по всем адресам	Контроль сохранения 1 при записи 1 в цикле 5

8. «Обращение к соседним адресам» (рис.3.1,ж). Каждый ЗЭ фильтруется путем записи 0 (1) в него и конкретного кода в соседние по «кресту» адреса и считывания из проверяемого ЗЭ и соседних по кресту ЗЭ. Эта операция повторяется для 16 различных кодовых комбинаций в окружающих по «кресту» выбранный ЗЭ адресах. В угловых соседних адресах могут быть произвольные коды. Тест осуществляет полную проверку функционирования и взаимовлияния соседних ЗЭ.

9. «Считывание по столбцам» (рис.3.1,з). Во все ЗЭ первой и последней строки записываются 1, во все другие ЗЭ матрицы--0 считывание происходит вдоль столбца между ЗЭ первой строки и другими ЗЭ (кроме последнего) этого столбца. Затем то же самое производится для последней строки. Аналогичный процесс считывания производится вдоль всех столбцов.

К тестам типа N² циклов относятся следующие.

10. «Бегущая 1 (0)» (рис.3.2,а). В ЗЭ по первому адресу A0 записываются 1 (0) на фоне всех 0 (1). Затем все адреса последовательно считываются; последним считьивается адрес А₀ с последующей записью в него 0 (1). Последовательность операций повторяется для адреса A₁ и т. д. до последнего. Тест проверяет способность каждого ЗЭ переходить из 0 в 1 и обратно, а также обнаруживает влияние операции записи в отдельном ЗЭ на сохранность информации в матрице [20].

11. «Попарное считывание» (рис.3.2,б). Тест обеспечивает любые адресные переходы с различными изменениями информации при считывании. В адрес А₀ записывается 1 на фоне всех 0, а далее последовательно считываются адреса А₁ А₀, затем А₂, А₃ и т. д., пока все пары переходов, включающие адрес А₀, не будут проверены. После этого в адрес А₀ записывается 0 и информация считывается. Подобный характер обращения между выбраннным базовым адресом А_i (в рассматриваемом случае А₀) и полем текущих адресов <A_j> (в данном случае А₁ А₂, ... A_N-1) называтся попарным считыванием между адресом А₁ и полем текущих адресов <A_j>). В такой же последовательности осуществляются операции для адреса A_i и т. д.

Тест эффективно проверяет функционирование ЗЭ, дешифраторов, время выборки, а также влияние процесса записи в отдельном ЗЭ на сохранность информации в остальных ЗЭ матрицы.

Рис. 3.2 Диаграммы логических состояний матрицы ЗЭ и порядок считывания информации для тестов типа N² циклов: а) «Бегущая 1(0)»; б) «попарное считывание»; в) «попарное считывание с модификацией» ; г) «Попарная запись-считывание»; д) «Попарная запись-считывание с полным прибором»

12. «Попарное считывание с модификацией» (рис.3.2,в) адрес A0 записывается 1 на фоне всех 0, затем последовательно считываются ЗЭ по адресам A_i, А₀, A_j далее А₂, A₀, А₂ и т. д пока все пары переходов, включающие адрес A₀, не будут проверены. После этого в адрес A₀ записывается 0 и информация и считывается. Последовательность операций повторяется для адресов A_i и т. д., вплоть до последнего. По эффективности данный тест аналогичен предыдущему.

13. «Попарная «запись-считывание» (рис.3.2,г). Данный тест обеспечивает возможные адресные переходы в режиме запись- считывание. В ЗЭ по адресу A_i записывается 1 на фоне 0 с следующим считыванием 0 из A₀. Затем по адресу A_i записывается 0 с последующим считыванием из адреса A₀. Эта последовательность операций повторяется для адресов А₂ и A₀ и т. д. до тех пор, пока все пары (N-1) адресных переходов относительно ЗЭ по адресу A₀ не будут проверены. Тест эффективно проверяет функционирование матрицы ЗЭ, дешифраторов, время выборки, время восстановления после записи, а также влияние операции записи в отдельный ЗЭ на сохранность информации в матрице.

Существует несколько модификаций данного теста, суть которых заключается в изменении характера обращений между базовым A_i и текущим A_j адресами (при этом изменяется контролирующая способность теста):

-считывание 0 (1) из адреса A_j с последующей записью 1 (0) в адрес A_j; ухудшается контроль выборки дешифраторов и времени выборки;

- считывание 0(1) из адреса A_j, запись 1 (0) в адрес A_j с последующим считыванием 0 (1) из адреса А_i и 1 (0) из адреса и записью 0 (1) в адрес A_j с последующим считыванием 0 (1) из адреса А_i; улучшается контроль влияния записи 0 и 1 в адрес A_j на содержимое ЗЭ по адресу А_i;

- запись 1 (0) в адрес A_j с последующим считыванием из адресов A_{i ,} A_j, A_i и запись 0 (1) в адрес A_j с последующим считываемом из адресов А_i, A_j, A_i ; улучшается контроль времени выборки.

Длительность рассмотренных модификаций теста «Попарная запись-считывание» пропорциональна соответственно 4N², 12N², 16N² циклов.

14. «Попарная запись-считывание с полным перебором» (рис.3.2,д)

Данный тест наиболее полно реализует всевозможные адресные переходы в матрице ЗЭ со всеми возможными изменениями информации и типа операций. В адрес A_i записывается 1, а в адрес A₀-0. Затем производится считывание информации из ЗЭ по адресам A_i и A₀. Далее по адресам A_i и A₀ записывается 0 с последующим считыванием информации по этим адресам. Эта последовательность операций повторяется для адресов А₂ и A₀ и т.д., пока все пары (N--1) адресных переходов относительно адреса А₀ не будут проверены. Далее последовательность повторяется по отношению к ЗЭ по адресу A_i и т. д. до последнего.

Тест «Попарная запись-считывание с полным перебором» эффективно проверяет функционирование матрицы ЗЭ, работу де шифратора, чувствительность матрицы к различным обращениям и контролирует время выборки и время восстановления после записи.

15. К тестам типа N³ циклов относится тест «Дождь» (рис.3.3). При реализации этого теста во все ЗЭ матрицы записываются I. Из адреса A₀ считывается и записывается 1. Затем последовательно из адреса A_i считывается информация и записывается в него бит, равный [А_i--₁]+ [А_i], где « + » -- сумма по модулю два.

После считьшания и записи информации по последнему адресу A_N-1 считывается информация из ЗЭ по адресу A₀. В него записывается сумма по модулю 2 информации по адресу A₀ и адресу A_N-1 и т.д.

Рис.3.3 Диаграммы логических состояний матрицы ЗЭ для малого периода теста «Дождь»



Период повторения информации в матрице ЗЭ для этого теста равен N³ циклов. Весь период теста можно pазбить на N малых периодов длительностью N² циклов. В конце каждого малого цикла в матрице записана одна единица и все остальные нули. Адрес единицы для различных малых периодов разный.

Особенностью теста «Дождь» является то, что во время его прохождения в матрице ЗЭ записаны различные информационные распределения (все «1», «Шахматное распределение», одна единица и все нули и т. д.), что позволяет проверять ЗМ в условиях приближенных к условиям работы. На практике получило распространение тестирование в течение малого периода длительностью N² циклов или в течение N²+3N циклов, когда во все ЗЭ записывается и считывается как единичная, так и нулевая информация.

Для построения тестов типа N^3/2 циклов используются те же принципы, что и для тестов типа N² циклов. Продолжительность тестирования уменьшается за счет сокращения поля текущих адресов A_j, которое формируется с учетом топологических особенностей проверяемой ЗМ. Поле адресов <A_j> формируется из адресов тех ЗЭ, которые связаны с ЗЭ по базовому адресу А_i непосредственными связями или благодаря соседству на кристалле либо общими адресными или разрядными шинами. Таким образом поле текущих адресов <A_j> ограничивается строкой, столбцом, диагональю матрицы ЗЭ. Продолжительность теста определяется полем <A_j> и характером обращений по адресам А_i и A_j (попарное считывание, попарная запись-считывание или полный перебор).

К тестам типа N^3/2 относятся следующие.

16. «Бегущий столбец» (рис.3.4,а,б). В первый столбец матрицы ЗЭ записываются 1 на фоне 0. Затем вся информация из матрицы ЗЭ считывается с последующей записью 0 в первый столбец. Последовательность операций повторяется для второго столбца и т. д. до последнего. Эффективность проверки дешифраторов с помощью этого теста ниже, чем для тестов типа N² (не проверяется дешифратор строк).

Существуют две модификации данного теста. Для теста «Бегущие столбцы» запись 1 осуществляется в два столбца с номерами j и j+0,5(где j = 0, 1,..., 0,5) на фоне 0, записанных в остальные ЗЭ матрицы. Затем информация всей матрицы считывается и в данные столбцы записываются 0 (рис.3.4,в). Длительность теста составляет N^3/2+6N циклов.

Для теста «Бегущий столбец с противоположной информацией в первую половину адресов первого столбца записываются 0, во вторую половину 1. Затем информация считывается и в столбец записывается противоположная информация (рис.3.4,г). Длительность теста равна 2N^3/2 + 6N.



Рис. 3.4. Диаграммы логических состояний матрицы ЗЭ и порядок считывания информации для тестов типа N3/2 циклов: а), б) «Бегущий столбец»; в) «Бегущие столбцы»; г) «Бегущий столбец с противоположной информацией»; д) «Бегущая строка»; е) «Попарное считывание по строке»; ж) «Попарное считывание по квадрату»; з) «Попарное считывание по кресту и квадрату»; и) «Попарное считывание по диагонали»; к) «Попарное считывание с базовыми адресами на фиксированной диагонали»; л) «Попарное считывание с базовыми адресами на перемещаемой диагонали»; м) «Сдвигаемая диагональ»

17. «Бегущая 1 (0) в столбце». В «первый ЗЭ столбца записывается 1, в другие ЗЭ этого столбца 0. Затем информация из первого столбца считывается с последующей записью 0 в первый ЗЭ. Последовательность операций повторяется для второго ЗЭ столбца и т. д. до последнего ЗЭ столбца. Аналогичная лроцедуpa проводится для каждого столбца матрицы. Тест проверяет функционирование матрицы ЗЭ и работу дешифратора.

18. «Бегущая строка» (рис.3.4,д). В первую строку записывается 1 на фоне 0. Информация со всей матрицы ЗЭ считывается с последующей записью 0 в первую строку. .Последовательность операций повторяется для второй строки и т. д. до последне. По сравнению с тестом «Бегущий столбец» данный тест менее эффективен при проверке дешифратора столбцов и усилителей считывания.

19.«Бегущая 1 (0) в строке». В отличие от теста 17 столбец заменяется строкой. При той же продолжительности данный тест осуществляет частичную проверку усилителей считывания.

20.«Попарное считывание по строке» (рис.3.4,е). Поле базовых адресов <А_i> включает в себя все ЗЭ матрицы. Для каждого базового адреса А_i полем текущих адресов <A_j> являются () адресов строки, на которой находится адрес А_i. При тестировании производится попарное считывание между каждым базовым адресом A_i=0, 1,..., N-1 и соответствующим ему поле <A_i>.

21.«Попарное считывание по столбцу» аналогично предыдущему тесту с той разницей, что строка заменяется на столбец

22.«Попарное считывание по диагонали» (рис.3.4, и) аналогичен тесту «Попарное считывание по строке», за исключением того, что поле <A_j> включает в себя (--1) адресов диагонали, на которой находится адрес А_i. Данный тест хорошо проверяет функционирование матрицы ЗЭ и работу дешифраторов.

Модификация этого теста заключается в изменении поля базовых адресов <А_i>. В диагональ записывается однородная информация и отсутствуют попарные обращения между адресами диагонали.

Если поле <A_i> принадлежит центральной диагонали, а поле <A_j> содержит ЗЭ соответствующего столбца и строки, определяемых адресом А_i (рис.3.4,к), то получается тест «Попарное считывание» с базовыми адресами на фиксированной диагонали». Длительность этого теста составляет 2(6N--) циклов. Тест проверяет функционирование матрицы ЗЭ, работу дешифраторов и контролирует время выборки.

Если поле <А_i> расширяется до диагоналей (рис. 3.4,л), то предыдущий тест превращается в тест «Попарное считывание с базовыми адресами на перемещающейся диагонали» продолжительностью 2(4N^3/2+2N) циклов. Тест хорошо проверяет работу дешифраторов.

Тесты попарного обращения типа N^3/2 циклов характеризуются попарным считыванием. При изменении характера обращения (например, при переходе к попарной записи-считыванию или полному перебору) и при сохранении закономерности формирования базовых <А_i> и текущих <A_j> адресов могут быть созданы новые теты.

23. «Попарная запись-считывание по строке и столбцу с полным перебором». Алгоритм теста аналогичен тесту «Попарная запись-считывание с полным перебором» с той разницей, что в качестве поля <A_j> используется ЗЭ строки и столбца, на пересечении которых находится запоминающий элемент с адресом А_i. Длина теста 2(16N^3/2+16N).

24. «Сдвигаемая диагональ». В матрицу ЗЭ последовательно записывается 0 (1), а затем в центральную диагональ записывается 1 (0) с последующим считыванием по столбцам (рис.3.4, г). Подобная процедура повторяется для всех ( --1) нецентральных диагоналей, одна из которых показана на рис.3.4, м. Тест эффективно выявляет неисправности в дешифраторах и в схемах усилителей считывания.

Тесты регенерации предназначены для контроля периода регенерации tрег ЗМ динамического типа и подразделяются на статические и динамические.

25. «Тест регенерации статический». В матрицу ЗЭ записывается информация, выдерживается пауза, равная t_рег, в течение которой отсутствуют обращения к ЗМ, а затем, информация считывается по столбцам и сравнивается с записанной ранее.

26. «Шахматный код с регенерацией» является статическим, суть которого заключается в записи «шахматного кода» в матрицу ЗЭ, выдерживании паузы t_рег и (последующем считывании информации в отдельном столбце. При этом информация автоматически регенерируется во всех строках матрицы. Процедура повторяется для следующего столбца матрицы и т. д. до последнего

Динамические тесты регенерации отличаются от статических тем, что в течение паузы, равной t_рег, производятся обращения к неконтролируемым ЗЭ, причем характер обращений определяет особенности конкретного теста.

Различают три основных способа возбуждения матрицы ЗЭ в течение интервала t_рег: обращение к отдельным строкам, обращение к отдельным столбцам, обращение к отдельным ЗЭ, расположенным по соседству с контролируемым ЗЭ.

27. «Возбуждение матрицы чтением строк». Во время паузы продолжительностью t_рег производится считывание информации из нечетных строк матрицы ЗЭ. Затем проверяется правильность информации, записанной в контролируемые четные строки. Аналогичным образом проверяются нечетные строки матрицы.

28.«Возбуждение матрицы многократной записью со считыванием по столбцам». В матрицу записывается определенный фон. В выбранный столбец записывается 1 (0). Во время паузы длительностью t_рег в один из ЗЭ выбранного столбца записываем 0 (1). Затем информация считывается по столбцам из матрицы. Данная процедура повторяется для каждого столбца.

29. «Возбуждение матрицы многократным считыванием из столбца». В матрицу ЗЭ записывается определенный фон, а в выбранный столбец -- «шахматный код». В течение паузы длительностью t_рег производится последовательное считывание по выбранному столбцу. При этом проверяются токи утечки между соседними ЗЭ в контролируемом столбце. Утечка тока в одной строке между соседними ЗЭ маловероятна. Затем информация считывается из выбранного столбца. Процедура повторяется для каждого столбца.

30. «Возбуждение матрицы обращением по квадрату». В контролируемый ЗЭ записывается 1 (0). В течение паузы длительностью tрег производятся следующие многократные обращении к восьми адресам, являющимся соседними для контролируемой ЗЭ: запись 0 (1), считывание, запись 1 (0), считывание. Затем информация считывается из контролируемого ЗЭ. Процедура повторяется для всех ЗЭ матрицы.

Каждый тест в отдельности ориентирован на проверку определенных узлов ЗМ. Поэтому для проведения контроля может быть использована совокупность рассмотренных тестов. Как правило более сложные тесты включают в себя многие свойства более простых тестов. Реальные условия производства и контроля ЗМ накладывают ограничения на длительность применяемых тестов. Длительность контроля некоторых ЗМ в режиме однократного прогона различных тестов приведена в таблице 3.3. Очевидно, что тесты типа N² циклов непригодны для МДП ЗМ большой емкости из-за большого времени контроля. В подобных случаях могут быть использованы тесты типа N, N^3/2 циклов.

Таблица 3.3. Длительность контроля в режиме однократного прогона различных тестов

Метод повышения работоспособности	Длительность диагностирования	Глубина диагностирования	Область целесообразного использования
Контроль по модулю 2	В реальном времени работы ЗУ	До адреса слова	ОЗУ, ПЗУ, ППЗУ, РПЗУ
Контрольное суммирование	Пропорциональна N	До массива данных	ПЗУ, ППЗУ, РПЗУ
Контроль во время регенерации информации	В реальном времени работы ЗУ. Периодичность контроля tк=tрег*(NЗУ/NСТ)	До адреса слова или ЗЭ	ОЗУ на динамических ЗМ
Контроль кода адреса по четности	В реальном времени работы ЗУ	РА (одноразрядные ошибки)	ОЗУ, ПЗУ, ППЗУ, РПЗУ
Обратная передача кода адреса	То же	РА (ошибки произвольной кратности)	То же
Контроль дешифратора адреса	»	РА, ДША	»
Запись в накопитель контрольного кода адреса	»	РА (одноразрядные ошибки), ДША	ОЗУ, ПЗУ, ППЗУ, РПЗУ с корректирующим кодом
Функциональный контроль
Тесты типа N	Пропорциональна N	До адреса ЗЭ	ОЗУ (контроль отказов)
Тесты типа N2	Пропорциональна N2	То же	ОЗУ (контроль отказов и сбоев из-за взаимовлияния ЗЭ)
Тесты типа N3	Пропорциональна N3	»	То же
Тесты типа N3/2	Пропорциональна N3/2	»	ОЗУ большой емкости (контроль отказов и сбоев из-за взаимовлияния ЗЭ)
Диагностирование по распределению ошибок	В зависимости от используемого теста	До ЗМ и микросхемы электроники обрамления, либо до разрядной и адресной цепи	ОЗУ
Методом сигнатурного анализа	То же	До микросхемы	ОЗУ, ПЗУ, ППЗУ, РПЗУ

3.2.2 Тесты для многоразрядных запоминающих микросхем

В многоразрядных 3М возможны взаимовлияние входных и выходных разрядных шин и цепей, а также паразитные связи между усилителями и формирователями разных разрядов. При отказах подобного рода невозможно получить разнородную (нулевую и единичную информацию в связанных разрядах. Для обнаружения таких отказов можно использовать следующие тесты.

1. Последовательное заполнение разрядов 1 и 0. Во все ЗЭ матрицы последовательно записывается однородная информация (фон), которая затем считывается. Тест повторяется 2n раз с многоразрядными словами фона вида 00... 0, 10... 0, 11 ...0 и т. д. до 11..1, затем от 11 ... 1, 01... 1, 00... 1 и т. д. до 00... 0 (n -- разрядность слова ЗМ). Длина теста 4n N циклов. При прохождении данного теста в любых разрядах ЗМ создаются условия для хранения, приема и выдачи разнородной информации. Поэтому случай любого разрядного взаимодействия будет выявлен.

Данный тест аналогичен ранее рассмотренному тесту «Последовательная запись и считывание». В обоих тестах одинаковая последовательность операций записи и считывания, отличие состоит лишь в том, что для разных разрядов тест проводится с разными значениями фона и тестового слова. Например, если записывается слово 10 ...0, то для первого разряда ЗМ тест проводится со значениями фона 1, а для остальных -- с 0.

Для того чтобы любой из ранее рассмотренных тестов (типа N, N³, N^3/2 циклов) обладал способностью к обнаружению взаимовлияния между разрядами, необходимо его повторить 2n раз с изменяемым значением фона: запись в ЗМ слова 00 ... 0, 10 ...0, 11 ... 0 и т. д. до 11... 1, а затем от 11... 1, 01... 1, 00... 1 и т. д. до 00... 0

2. «Адресный код». Если разрядность ЗМ больше или равна разрядности кода адреса, то код адреса может быть записан в выбранное слово. Тест заключается в записи и последующем чтении по каждому адресу ЗМ числа, которое равно коду адреса. Тест обеспечивает частичный контроль адресной части и имитирует обращение с псевдослучайной информацией. В каждом разряде контролируемой ЗМ после записи хранится некоторый шахматный код. Длина теста -- 2N циклов.

3.«Сдвигаемый адресный код». Известны две модификации данного теста.

Первая модификация: по всем адресам ЗМ записывается код адреса. Затем записанная информация считывается. После этого производится запись по всем адресам, а затем считывание код адреса, циклически сдвинутого на один разряд. Затем код адреса сдвигается на два разряда и т.д. Проверка повторяется logN раз, причем в каждом цикле повторения записывается код адреса, сдвинутый циклически на i разрядов (i=0, 1, ... logN-1 - номер цикла повторения теста). Затем рассмотренная процедура повторяется с инверсным значением кода адреса. Длина теста равна 4NlogN циклов обращения к ЗМ.

Вторая модификация теста отличается от предыдущей тем, что после записи информации в ЗМ организуется последовательное считывание по прямому и дополняющему адресам и так по всем адресам ЗМ. Длина теста 6NlogN циклов.

Рассмотренные модификации обнаруживают отказы, обусловленные взаимовлиянием разрядов контролируемой ЗМ, контролируют работоспособность ЗЭ и выявляют отказы, обусловленные взаимовлиянием ЗЭ внутри каждого разряда. Кроме того, во второй модификации за счет чередования операций чтения по прямому и инверсному кодам адреса в каждом обращении происходит переключение максимально возможного количества элементов, подключенных к адресным и разрядным цепям.

3.2.3 Тестирование оперативных запоминающих устройств

Модули памяти полупроводниковых оперативных ЗУ состоят из набора ЗМ и элементов электроники обрамления, предназначенных для дешифрации адреса столбца ЗМ и согласования входов и выходов ЗМ со схемами управления по нагрузочной способности, в ряде случаев, по уровням сигналов.

С точки зрения тестирования МП и ЗУ имеют особенности по сравнению с ЗМ: большая информационная емкость: отсутствие взаимовлияния между ЗЭ различных ЗМ. При тестировании МП и ЗУ возможны два подхода: тест запускается по всем адресам МП или ЗУ либо выбранном тестом отдельно проверяется каждый столбец ЗМ, а проверка выборки столбца ЗМ осуществляется тестом, контролирующим дешифраторы (рис.3.5) [21].

Рис.3.5. Алгоритм тестирования модуля памяти

При прогоне теста по всем адресам МП число циклов проверки:

N_{ц пр}=D_ТN^v_мп (3.1)



где D_Т -- коэффициент, определяемый типом теста;

v -- степень теста.

Для тестов типа N циклов v=l; для тестов типа N² циклов v=2; для тестов типа N^3/2 циклов v=3/2.

В случае последовательной проверки столбцов ЗМ в МП длительность проверки:

(3.2)

Так как число столбцов ЗМ и МП много меньше емкости ЗМ, то

. (3.3)

Выигрыш по быстродействию для способа последовательного контроля столбцов ЗМ зависит от типа используемого теста. Для тестов типа N циклов выигрыш по быстродействию отсутствует, так как для этих тестов v=1.

Для тестов N² циклов длительность проверки МП уменьшается в N_МП/N_ЗМ раз, а тестов типа N^3/2 циклов - в раз.

3.3 Диагностирование запоминающих устройств методом сигнатурного анализа

3.3.1 Особенности сигнатурного анализа

При диагностике ЗУ широкое применени находит сигнатурный анализ (рис.3.6). Процедура сигнатурного анализа состоит в следующем:

1) На ЗУ подают тестовое воздействие, реакция на которое сворачивается в виде сигнатуры в каждой контрольной точке и фиксируется в технической документации на изделие (например, каждому выходу микросхемы памяти соответствует шестнадцатеричная константа).

2) Для отыскания неисправности в процессе эксплуатации системы на вход ЗУ подается тестовое воздействие (то же, что и при получении эталонных сигнатур) и определяются сигнатуры во всех контрольных точках - последовательно от выходов схемы ко входам. Полученные сигнатуры сравниваются с эталонными и если на выходе ЗУ неправильная сигнатура, а на всех его входах - правильные, то этот элемент можно считать неисправным (или его выходную цепь).

Рис.3.6. Сигнатурный анализатор

По результатам анализа делается вывод об исправности схемы и ищется место дефекта при его наличии.

Сигнатурный анализатор преобразует двоичную последовательность произвольной длины в сигнатуру, содержащую 4 шестнадцатиричных числа. При использовании сигнатурного анализатора осуществляется поиск места дефекта и наблюдаются значения сигнатур. В процессе диагностирования устройства сигнал «Старт» запускает, а сигнал «Стоп» заканчивает измерительный период (окно) в течение которого производится ввод данных в сигнатурный анализатор (рис.3.7) [22, 25, 26]. Тактовый вход синхронизирует входные данные так, что они вводятся в сигнатурный анализатор по фронту и срезу тактового сигнала. Действующие фронты на входах«Старт» и «Стоп» задаются индивидуально для каждого сигнала.

Некоторые требования к входным сигналам сигнатурного анализатора:

- измерительное окно, ограниченное сигналами «Старт» и «Стоп», должно быть синхронизировано с анализируемыми сигналами всех проверяемых узлов, чтобы сигнатура повторялась при повторной проверке. Число тактовых фронтов в пределах измерительного окна должно быть постоянным для контролируемого узла схемы;

Рис.3.7. Диаграмма работы сигнатурного анализатора: х - данные в сдвиговый регистр не поступают

- данные должны быть стабильны во время пускового фpoнта тактового импульса;

- сигналы «Старт» и «Стоп» должны быть связаны с любой из четырех комбинаций логического уровня. Это сводит к минимуму число подключений к испытуемой цепи;

- желательна циклическая проверка в течение нескольких измерительных окон, что обеспечивает проверку стабильности работы схемы.

При диагностировании цифровых схем сигнатурный анализ имеет ряд достоинств по сравнению с осциллографическим методом:

- возможность обнаружения одиночных искаженных бит, что трудно (а порой и невозможно) сделать с помощью осциллографа при длинных последовательностях данных;

- значительно меньшие габаритные размеры и стоимость сигнатурного анализатора по сравнению с осциллографом;

- меньшая трудоемкость изготовления и наладки прибора, простота обслуживания.

Сигнатурный анализ применяется в основном при диагностировании микропроцессорных систем, для качественной проверки которых необходимо обрабатывать длинные последовательности данных. В качестве примера будет рассмотрено диагностирование микропроцессорных систем методом сигнатурного анализа.

3.3.2 Диагностирование постоянных запоминающих устройств

При проверке постоянных ЗУ достаточно последовательно прочитать информацию по всем адресам и получить сигнатуру по каждому из разрядов данных. В микропроцессорных системах последовательный перебор адресов обеспечивается в режиме «свободного хода» микропроцессора. При этом шина данных ЗУ отключается от микропроцессора, а на его входы данных с помощью переходной колодки подается код команды «Нет операции» (рис.3.8). По этой команде производится увеличение на 1 выдаваемого микропроцессором кода адреса. Входы «Старт», «Стоп» сигнатурного анализатора подключаются к старшему разряду шины адреса. На вход «Такт» анализатора (рис.3.7) подается тактовый сигнал микропроцессора, причем рабочий фронт сигнала выбирается таким образом, чтобы коды на шинах в моменты, соответствующим фронтам, были установившимися. Данные на вход данных сигнатурного анализатора поступают с шины данных ПЗУ. Если ЗУ содержит несколько ЗМ в адресном направлении, то для определения неисправной микросхемы может быть использована методика, которая называется «Просмотр сигнатуры в адресном окне» [25, 26]. Дешифратор выбора ЗМ должен управляться старшими разрядами адреса выбираемого слова (рис.3.9). Подключая входы «Старт», «Стоп» сигнатурного анализатора к шине выбора кристалла, можно просматривать сигнатуры, соответствующие выбранным ЗМ. При этом, так как данные в сигнатурный анализатор вводятся только в интервале времени, соответствующем полю адреса выбранной микросхемы, то и сигнатура соответствует данным, хранящимся в этих ЗМ. Определение неисправной ЗМ в направлении увеличения разрядности производится путем перемещения щупа ввода данных по шинам данных.

Рис.3.8. Структурная схема микропроцессорной системы

Рис.3.9. Схема получения сигналов “Старт” и “Стоп” от дешифратора адреса

Эффективным способом проверки ПЗУ является прогон специальных тестовых программ с использованием микропроцессорного управления. Тестовая программа, ориентированная на проверку ПЗУ может обеспечивать выдачу информации о месте неисправности. Если программа возвращается к своему началу при обнаружении ошибки в считанных данных, то время исполнения программы, измеренное в количестве тактов, будет зависеть от того насколько далеко она может пройти до обнаружения неисправности.

Подключая входы «Старт», «Стоп» сигнатурного анализатоpa к элементу, состояние которого изменяется каждый раз, когда цикл проверки заканчивается, можно получить измерительное окно переменной длины. Таким образом, длительность измерительного окна в случае неисправности, которая встречается ближе к началу теста, будет меньше, чем для неисправности, встречающаяся позднее при данном тесте.

Если при этом на вход данных сигнатурного анализатора подать постоянный логический уровень 1 (например +5 В), то сигнатура этого единичного уровня будет зависеть от длительности окна измерения. Таким образом, каждой длине измерительного окна будет соответствовать своя сигнатура. Составляя каталоги сигнатур, полученных для различных длительностей теста и соответствующих различным неисправным компонентам, можно составить «словарь неисправностей», по которому можно определить, какой компонент является причиной первой ошибки. На рис.3.10 приведена возможная схема алгоритма для такой процедуры [25, 26].



Рис.3.10. Алгоритм тестовой программы для формирования сигналов “Старт” и “Стоп”

Достоинством данной методики является возможность определения неисправной ЗМ при большом их числе, не меняя подключения входов «Старт», «Стоп» сигнатурного анализатора. Недостатком-- то, что фиксируется только первый неисправный компонент. Дополнительные неисправности не будут обнаружены до тех пор, пока не будет исправлена первая. Для осуществления этой методики необходимо наличие определенного количества работоспособного оборудования для прогона тестовой программы. При организации тестовой программы можно выбрать мелкие или крупные циклы проверки в тесте таким образом, чтобы проверялись определенные ПЗУ или их группы.

3.3.3 Диагностирование оперативных запоминающих устройств

При диагностировании оперативных ЗУ используются тесты контроля. Для выявления неисправной микросхемы можно применять методы просмотра сигнатуры в адресном окне или определения длины петли тестовой программы, как для ПЗУ. Особенностью ЗУ на динамических ЗМ является прерывание обращения к нему во время регенерации информации. Интервал времени регенерации может произвольно располагаться в измерительном окне. Поэтому считываемые при генерации данные произвольным образом изменяют последовательность на входе сигнатурного анализатора, что ведет к нестабильности сигнатуры. Имеются два способа обеспечения стабильности сигнатуры [26]. Первый состоит в том, что генерируется дополнительный сигнал «такт истинных данных», который подается на тактовый вход сигнатурного анализатора. На время регенерации этот сигнал запрещается и ввод данных в анализатор производится только тогда когда на выходах ЗМ имеются данные, предусмотренные тестовой программой. Во время регенерации работа тестовой программы прекращается, чтобы длина измерительного окна была постоянной.

Другой способ состоит в запрещении работы схемы регенерации информации во время контроля ЗУ. Условием реализации этого способа является просмотр тестовой программой всех строк ЗЭ ЗМ в течение максимально допустимого периода регенерации, так что данные будут восстанавливаться программой.

Методика проверки самих схем регенерации зависит от того, как они спроектированы. Если схемы регенерации информации управляются микропроцессором и синхронизированы с ним, то проблемы вообще нет. Если они асинхронны, их можно рассматривать как независимые устройства, работающие в автономном режиме. При подключении тактового входа сигнатурного анализатора к генератору тактовых сигналов схем регенерации, а входов «Старт» и «Стоп» -- к самому старшему разряду адреса регенерации можно получить сигнатуры от остальных элементов схем регенерации, а также характеристическую сигнатуру уровня 1. При проверке схем регенерации может оказаться необходимым осуществить сброс или остановить работу микропроцессора на время теста, чтобы исключить паразитное взаимовлияние схем регенерации и микропроцессора по адресным цепям ЗУ.

Наиболее эффективным средством повышения надежности ЗУ cредней и большой емкости являются корректирующие коды. Основные факторы, обусловливающие выбор корректирующего кода: характер возникающих в ЗУ ошибок и емкость ЗУ.

Для ЗУ с произвольной выборкой, построенных на одноразрядных запоминающих микросхемах, наиболее эффективны коды, исправляющие независимые ошибки. В ЗУ средней емкости достаточно применять коды Хзмминга, исправляющие одноразрядные и обнаруживающие двухразрядные ошибки. Для обеспечения надежности ЗУ большой емкости, содержащих десятки тысяч ЗМ, требуются более мощные коды, например, коды БЧХ, исправляющие двухразрядные и обнаруживающие трехразрядные ошибки. При использовании таких кодов необходимо обращать особое внимание на проектирование схем электроники обрамления модулей памяти. Интенсивность отказов схем электроники обрамления при коррекции двухразрядных ошибок в накопителе резко снижает эффективность корректирующего кода. Поэтому в таких ЗУ необходимо применять МП большой емкости, в которых наиболее .полно используются нагрузочные способности формирователей. Разрядность ошибок при отказах формирователей в этом случае может быть уменьшена до двух, а сами ошибки допускают их исправление кодами БЧХ.

При построении ЗУ на многоразрядных ЗМ целесообразно использовать коды, обнаруживающие и исправляющие пакетные ошибки. Тип требуемого кода определяется соотношением одноразрядных и пакетных ошибок в ЗМ. Если имеются статистические данные, свидетельствующие о преобладании в ЗМ одноразрядных ошибок, то следует применять коды, исправляющие одноразрядные и обнаруживающие двухразрядные и пакетные ошибки. Если преобладают пакетные ошибки, то необходимы коды Рида--Соломона, исправляющие одиночные и обнаруживающие двойные пакеты ошибок. Коды Рида--Соломона используются также для повышения надежности внешних ЗУ на магнитных носителях.

На практике широко распространены различные методы повышения работоспособности ЗУ. Приведенные в таблице 3.3 методы обеспечивают контроль работоспособности ЗУ, позволяют по результатам контроля локализовать место дефекта, т.е. повышают ремонтопригодность ЗУ. Особое место среди них занимают методы неразрушающего контроля, позволяющие контролировать работоспособность ЗУ и определять место отказа, не разрушая при этом хранимую в ЗУ информацию. К таким методам относиться контроль по модулю, контрольное суммирование, контроль динамических ЗУ во время регенерации информации, а также контроль адресных цепей. Все эти методы за исключением контрольного суммирования позволяют без дополнительных временных затрат за cчет относительно небольшого объема дополнительного оборудования проводить контроль ЗУ и определять отказавшие элементы.

Контрольное суммирование предназначено для контроля хранящейся в ЗУ постоянной или редко изменяемой информации и обеспечивает указание массива данных с ошибками. Контрольное суммирование требует дополнительных временных затрат, однако необходимое для контроля время может выделяться квантами, что в большинстве случаев не препятствует нормальному функционированию ЗУ. Методы неразрушаемого контроля используются в штатном режиме работы памяти, обнаружение отказов и указание места отказавшего узла производится без прекращения работы ЗУ.



3.4 Разработка функциональной схемы устройства диагностирования микросхем памяти

Существуют различные схемотехнические решения устройств по диагностике работоспособности микросхем памяти. Но основным недостатком этих систем является ограниченные возможности по типц тестируемых микросхем и функциональная ограниченность этих систем.

Одним из возможных вариантов решения этих проблем является использования в системах контроля и диагностики микропроцессорных систем (МПС).

Широкое внедрение микропроцессорных систем (МПС) в различные виды аппаратуры систем телекоммуникаций, в том числе в РЭА, позволяют автоматизировать процесс диагностики [10, 13, 14].

В настоящее время в устройствах диагностики элементов, блоков и узлов РЭА все большее применение находят микроконтроллеры. Системы контроля и диагностики, выполненные на основе микроконтроллеров облагают большой компактностью, низкой энергоемкостью и малыми ценовыми показателями [24, 28, 29].

На рис.3.11. приведена функциональная схема микроконтроллерной системы (МКС) диагностики микросхем памяти систем управления РЭА.



Рис.3.11. Функциональная схема МКС диагностики микросхем памяти

МКС состоит из следующих блоков и узлов:

ГТИ - генератор тактовых импульсов;

МК - микроконтроллер;

ОЗУ - оперативное запоминающее устройство;

ППЗУ - перепрограммируемое постоянное запоминающее устройство;

УВВ1 - УВВ3 - устройства ввода-вывода информации;

Дш - дешифратор;

Адаптер флеш-памяти - для подключения и проверки флеш-памяти.

К УВВ1 - УВВ2 подключаются проверяемые микросхемы памяти. В сулчае проверки ОЗУ МКС производит последовательно запись в ЗУ и считывание из ЗУ специальных диагностирующих тестов, находящихся в ППЗУ. Результат диагностики выводится на индикатор, где можно сделать соответствующий вывод о работоспособности ЗУ. При проверке ПЗУ МКС проводит проводит считывание сигнатур с микросхемы памяти и далее опреатор выполняет сверку полученных данных с табличными данными микросхемы. Для проверки флеш-памяти необходимо подключить её к специальному адаптеру (устройству согласования сигналов МКС и флеш-памяти) флеш-памяти и выполнить проверку в зависимости от предназначения (ОЗУ или ПЗУ).

В ОЗУ МКС временно хранятся промежуточные результаты расчетов.

Во внутреннем ПЗУ микроконтроллера находится программа обслуживания МКС, обработки клавиатуры и индикатора.

На индикаторе производится визуальный контроль режимов работы МКС и диагностируемых ЗУ, контроль времени, индикация количества отказов и сбоев.

К УВВ3 подключены клавиатура и индикатор устройства диагностики. Также УВВ3 используется для подключения устройства диагностики к персональному компьютеру с целью проверки работоспособности самого устройства перед использованием, а также для загрузки новых типов тестов в ППЗУ.

Дешифратор предназначен для распределения адресного пространства системы и своевременного подключения каждого из блоков к шине данных МКС.

Достоинством данной МКС является универсальность использования, так как здесь универсальность достигается использованием программного обеспечения. Также использование БИС ППИ - УВВ позволяет производить аппаратное расширение и, соответственно, увеличивать емкость диагностируемых ЗУ.

3.5 Алгоритм работы МКС

Аппаратная часть и программное обеспечение МКС диагностики ЗУ существуют в виде единого аппаратно-программного комплекса, поэтому эффективность применения МК в системе управления во многом определяется качеством управляющей программы последнего. На рис.3.12 приведен укрупненный алгоритм работы МКС. После включения питания начинается выполнение команд первого блока -- блока инициализации. Здесь программируются все интерфейсные БИС, переписываются из ППЗУ в ОЗУ некоторые константы, выполняются другие операции.

Рис.3.12. Укрупненный алгоритм работы МКС

Далее управление передается на блок команд, называемый интерфейсом с пользователем. При этом на дисплей выдается приглашение к вводу данных, ожидается нажатие на клавиатуре любой клавиши. После нажатия клавиши определяется ее код, который затем сохраняется в ОЗУ. На дисплей выводятся набираемые команды в виде цифр.

После нажатия клавиши «Ввод» управление передастся блоку вычислений. В этом блоке проверяется корректность набранной команды, вычисляются и подготавливаются тестируемые сигналы, а затем подаются на диагностируемое устройство, принимаются сигналы-отклики с диагностируемого устройства, проверяются с табличными данными, находящимися в ППЗУ, результат сравнения и обработки выводится на дисплей. Оператор по информации, выведенной на дисплей, принимает решение о работоспособности микросхемы памяти.

После этого управление может быть передано вновь на блок команд интерфейса с пользователем.



Выводы по главе 3

1. Показано, что имеются следующие виды контроля ЗУ:

- контроль статических параметров -- входных и выходных напряжений, входных и выходных токов, токов потребления от источников питания и т. д.;

- контроль динамических параметров -- времени выборки, параметров временной диаграммы входных сигналов и т. д.;

- контроль функционирования (или функциональный контроль), обеспечивающий проверку работоспособности ЗУ в заданных условиях эксплуатации.

2. Установлено, что с увеличением степени интеграции ЗУ все большее значение приобретает функциональный контроль, при котором проверяется работоспособность всех узлов ЗУ, а также взаимовлияние pазличных его элементов. Проверка функционирования ЗУ при предельных значениях параметров временной диаграммы позволяет отбраковывать ЗУ и по динамическим параметрам.

3. Приведены специальные тесты, их особенности и эффективность применения для различных типов микросхем памяти. Более высокое качество контроля надежности ЗУ обеспечивают тестовые методы контроля, которые основаны на записи в ЗУ и считывании из ЗУ тестовых последовательностей и ориентированы на выявление характерных для данного типа ЗУ видов отказов. Поскольку при тестовом контроле хранимая в ЗУ информация разрушается, а сам контроль требует затрат времени, его применяют для контроля ЗУ во время его изготовления, испытаний и профилактических или ремонтных работ при эксплуатации.

4. Рассмотрен метод сигнатурного анализа. Достоинство этого метода - низкие требования к квалификации обслуживающего персонала, недостатки - дополнительные требования к эксплуатационной документации, в которой должны быть указаны сигнатуры для входов и выходов всех входящих в состав ЗУ элементов, большое время поиска дефектов. Поэтому в качестве основного средства диагностирования целесообразно применять диагностирование по распределению ошибок, а для уточнения места дефекта -- метод сигнатурного анализа.

5. Разработана функциональная схема микроконтроллерной системы диагностирования микросхем памяти, которая позволяет как проводить тестирование микросхем памяти с применением специальных тестов, так и сигнатурный анализ. Приведен укрупненный алгоритм работы МКС.



Заключение

На основе проведенных исследований можно сделать следующие выводы:

1.Показано, что системы управления радиоэлектронной аппаратуры делятся на два класса. Системы управления первого класса строятся на базе одного управляющего устройства, соединенного с объектом управления несколькими каналами связи. Системы управления второго класса обычно объединяются в группы, которые составляют технологическую линию. Установлено, что конечный выбор принципа управления проектируемых микропроцессорных систем зависит от многих взаимосвязанных факторов, важнейшими из которых являются стоимость, надежность, гибкость, способность работать в реальном масштабе времени.

2. Выявлено, что основным преимуществом микроконтроллеров является то, что они являются самостоятельными вычислительными устройствами. Для работы микроконтроллеру не требуется дополнительное оборудование. Данные команд ОЗУ и ПЗУ хранятся раздельно. Применение одной микросхемы, вместо целого набора, как в обычных процессорах, находящихся в персональных компьютерах, позволяет значительно снизить размеры готового устройства, уменьшить энергопотребление, снизить стоимость устройств.

3.Установлено, что в микроконтроллерной системе используется четыре основных вида памяти. Память программ представляет собой постоянную память (ПЗУ), предназначенную для хранения программного кода (команд) и констант. Ее содержимое в ходе выполнения программы не изменяется. Память данных предназначена для хранения переменных в процессе выполнения программы и представляет собой ОЗУ. Регистры МК - этот вид памяти включает в себя внутренние регистры процессора и регистры, которые служат для управления периферийными устройствами (регистры специальных функций). Внешняя память - дополнительная память, которая подключается к микроконтроллерной системе для расширения функциональных возможностей.

4. Показано, что имеются следующие виды контроля ЗУ:

- контроль статических параметров -- входных и выходных напряжений, входных и выходных токов, токов потребления от источников питания и т. д.;

- контроль динамических параметров -- времени выборки, параметров временной диаграммы входных сигналов и т. д.;

- контроль функционирования (или функциональный контроль), обеспечивающий проверку работоспособности ЗУ в заданных условиях эксплуатации.

5. Приведены специальные тесты, их особенности и эффективность применения для различных типов микросхем памяти. Более высокое качество контроля надежности ЗУ обеспечивают тестовые методы контроля, которые основаны на записи в ЗУ и считывании из ЗУ тестовых последовательностей и ориентированы на выявление характерных для данного типа ЗУ видов отказов. Поскольку при тестовом контроле хранимая в ЗУ информация разрушается, а сам контроль требует затрат времени, его применяют для контроля ЗУ во время его изготовления, испытаний и профилактических или ремонтных работ при эксплуатации.

6. Рассмотрен метод сигнатурного анализа. Достоинство этого метода - низкие требования к квалификации обслуживающего персонала, недостатки - дополнительные требования к эксплуатационной документации, в которой должны быть указаны сигнатуры для входов и выходов всех входящих в состав ЗУ элементов, большое время поиска дефектов. Поэтому в качестве основного средства диагностирования целесообразно применять диагностирование по распределению ошибок, а для уточнения места дефекта -- метод сигнатурного анализа.

7. Разработана функциональная схема микроконтроллерной системы диагностирования микросхем памяти, которая позволяет как проводить тестирование микросхем памяти с применением специальных тестов, так и сигнатурный анализ. Приведен укрупненный алгоритм работы МКС.



Список литературы

Законы Республики Узбекистан:

1.Закон Республики Узбекистан «О связи». Ведомости Верховного Совета Республики Узбекистан, 1992 г., № 3, ст. 159; Ведомости Олий Мажлиса Республики Узбекистан , 1998 г., № 3, ст. 38; 2000 г., № 5-6, ст. 153; 2003 г., № 5, ст. 67.

2.Закон Республики Узбекистан «О телекоммуникациях». Ведомости Олий Мажлиса Республики Узбекистан, 1999 г., №9, ст. 219; Собрание законодательства Республики Узбекистан, 2004 г., №37, ст. 408; 2005 г., №37-38, ст. 279; 2006 г., №14, ст. 113; 2007 г., №35-36, ст. 353; 2011 г., №52, ст. 557.

3.Закон Республики Узбекистан «О радиочастотном спектре». Ведомости Олий Мажлиса Республики Узбекистан, 1999 г., №1, ст. 16; 2003 г., №5, ст. 67.

4. Закон Республики Узбекистан «Об информатизации». Ведомости Олий Мажлиса Республики Узбекистан, 2004 г., №1-2, ст.10.

Указы и постановления Президента Республики Узбекистан, Постановления Кабинета Министров:

5. Постановление Президента Республики Узбекистан «О мерах по дальнейшему внедрению и развитию современных информационно-коммуникационных технологий». 21 марта 2012 г., №ПП-1730. Собрание законодательства Республики Узбекистан, 2012 г., №13, ст. 139.

6. Программа дальнейшего внедрения и развития информационно-коммуникационных технологий в Республике Узбекистан на 2012-2014 годы. Постановление Президента от 21.03.2012 г., №ПП-1730.

Произведения Президента Республики Узбекистан И.А. Каримова:

7. Мировой финансово-экономический кризис, пути и меры по его преодолению в условиях Узбекистана / И.А.Каримов. - Т.: Узбекистан, 2009. - 48 с.

8. Каримов И. А. Обеспечить поступательное и устойчивое развитие страны - важнейшая наша задача. - Т. 17. - Т. «Узбекистан» - 2009. - 184с.

...