Моделирование динамических параметров логических элементов для синтеза цифровых интегральных схем

Размещено на http://www.allbest.ru/

Размещено на http://www.allbest.ru/

АВТОРЕФЕРАТ

диссертации на соискание ученой степени кандидата технических наук

МОДЕЛИРОВАНИЕ ДИНАМИЧЕСКИХ ПАРАМЕТРОВ ЛОГИЧЕСКИХ ЭЛЕМЕНТОВ ДЛЯ СИНТЕЗА ЦИФРОВЫХ ИНТЕГРАЛЬНЫХ СХЕМ

Специальность: 05.27.01 - «Твердотельная электроника, радиоэлектронные компоненты, микро- и наноэлектроника, приборы на квантовых эффектах»

Поляков Денис Александрович

Санкт-Петербург - 2007

Работа выполнена в Санкт-Петербургском государственном электротехническом университете «ЛЭТИ» им. В.И. Ульянова (Ленина)

Научный руководитель - доктор технических наук, профессор Таиров Ю.М.

Официальные оппоненты:

доктор технических наук, профессор Селезнев Б.И.

кандидат физико-математических наук, профессор Цветов В.П.

Ведущая организация - ЗАО «Светлана - Полупроводники»

ОБЩАЯ ХАРАКТЕРИСТИКА РАБОТЫ

Актуальность темы. Интегральная электроника является активно развивающейся отраслью современной промышленности. Одним из важных направлений является разработка ASIC (Application Specific Integrated Circuit - интегральные схемы особого назначения) для автомобильной промышленности. К таким схемам предъявляются особые требования по надежности в предельно широком диапазоне внешних условий: батарейное питание от 6 В до 40 В с помехами до 10 В и температурой от - 40°С до 150°С.

На текущем этапе развития автомобильной полупроводниковой электроники микросхемы ASIC проектируется по типу SoC (System-on-Crystal - система на кристалле), что означает реализацию в одном кристалле логических узлов, прецизионных аналоговых блоков и высоковольтных выходных элементов. Для изготовления таких микросхем используется нестандартный технологический процесс, что влечет за собой необходимость разработки собственного комплекса библиотек аналоговых и логических элементов. Постоянное уменьшение топологических норм в процессе миниатюризации приводит к росту числа элементов в одном кристалле, что в значительной степени увеличивает вклад паразитных структур в динамику переходных процессов в цифровых устройствах. Уменьшение геометрических размеров МОП-транзисторов влияет на структуру требований к элементам цифровых библиотек, а также на методы оптимизации их характеристик.

Диссертация посвящена разработке методик расчета динамических параметров КМОП логических элементов и подготовки данных (библиотек) для систем автоматического синтеза логических устройств. В работе предложен критерий оценки погрешности расчета динамических параметров библиотек, представлены методы уменьшения этой погрешности, а также описан программный комплекс для автоматизации подготовки библиотек логических элементов.

Системы автоматического синтеза используют данные о задержках распространения сигнала через логические элементы как исходные числовые данные. Таблицы задержек содержат десятки тысяч чисел. От точности, с которой подготовлены эти данные, полностью зависит результат оптимизации быстродействия синтезируемых логических устройств.

Тема работы является актуальной и представляет практический интерес для разработки микросхем специального назначения для автомобильной промышленности.

Целью работы является разработка средств автоматизации расчета динамических параметров логических элементов, составляющих базу данных для синтеза цифровых блоков микросхем.

Для достижения поставленной цели необходимо решить следующие задачи:

разработка критериев оценки точности расчета динамических параметров, которые используются при моделировании переходных процессов на логическом уровне;

разработка путей модификации методики расчета динамических параметров для уменьшения погрешности расчета динамических параметров;

разработка программного комплекса, обеспечивающего автоматизацию расчета всех параметров логических элементов, необходимых для работы систем автоматического синтеза логических устройств.

Научной новизной обладают следующие результаты, полученные автором в процессе выполнения работы:

предложен количественный критерий оценки погрешности расчета динамических параметров логических элементов путем поэлементного сравнения результатов моделирования сложных блоков на логическом уровне с результатами их аналогового моделирования;

предложена методика расчета динамических параметров отдельных логических элементов, позволившая уменьшить погрешность расчета задержек со 20% до 1%.

Научные положения, выносимые на защиту:

Поэлементное сравнение задержек прохождения сигналов по критическому пути, рассчитанных методами аналогового моделирования, с результатами моделирования той же схемы на логическом уровне является надежным критерием оценки погрешности данных о задержках логических элементов в составе используемых библиотек.

Замена традиционной линейной аппроксимации входных сигналов на приближенную к реальной нелинейную форму позволяет существенно снизить погрешность расчета задержек логических элементов.

Использование при расчете динамических параметров отдельных элементов приближенной к реальности комбинированной формы представления нагрузочной емкости в виде суммы идеальной емкости проводников и нелинейных входных емкостей логических элементов дает возможность дополнительного уменьшения погрешности расчета задержек логических элементов.

Практическая значимость работы состоит в следующем:

На основе предложенных методик разработано программное обеспечение для определения динамических параметров логических элементов и подготовки библиотек для систем автоматического синтеза логических устройств в автоматическом режиме.

Автоматизация процесса подготовки библиотек для синтеза логических устройств позволили уменьшить число ошибок в библиотеках за счет исключения ручной работы при занесении расчетных данных в библиотеки.

Использование предлагаемого программного обеспечения позволило уменьшить трудозатраты, необходимые для полного расчета всех необходимых динамических параметров одной библиотеки элементов с нескольких десятков дней работы группы специалистов до 48 часов автономной работы одного компьютера.

Внедрение результатов работы. Результаты диссертационной работы внедрены при создании комплекса программ для расчета динамических параметров логических элементов и оптимизации библиотек для различных технологических процессов их изготовления, в процессе проектирования новых библиотек логических элементов по топологическим нормам 0.8 мкм, 0.5 мкм и 0.35 мкм в Санкт-Петербургском филиале фирмы «ELMOS Design Services BV».

Апробация работы. Основные результаты диссертационной работы докладывались и обсуждались на следующих конференциях и школах:

на конференциях профессорско - преподавательского состава Санкт-Петербургского государственного электротехнического университета СПбГЭТУ «ЛЭТИ», Санкт-Петербург, 2003-2006гг.;

на региональных молодежных научных школах по твердотельной электронике «Наноматериалы, наноструктуры, нанотехнологии и методы их анализа», Санкт-Петербург, 2001г.; «Микро- и наносистемная техника: материалы, технологии, структуры и приборы», Санкт-Петербург, 2002г.; «Микро- и нанотехнологии», Санкт-Петербург, 2003г.; «Физика и технология микро- и наноструктур», Санкт-Петербург, 2004г., «Актуальные аспекты нанотехнологии», Санкт-Петербург, 2005г., «Нанотехнологии и нанодиагностика», Санкт-Петербург, 2006г.; «Технология и дизайн микросхем» 2005г.;

на региональной научно-технической конференции, посвященной Дню радио, 2006г.;

на 4-й, 5-ой, 6-ой Всероссийских молодежных конференциях по физике полупроводников и полупроводниковой опто- и наноэлектронике, Санкт-Петербург, 2002, 2003, 2004гг.

Публикации. По теме опубликованы 2 научные работы, из них - 1 статья, которая входит в перечень изданий, рекомендованных ВАК РФ и 1 работа в материалах молодежной школы.

Структура и объем диссертации. Диссертация состоит из введения, пяти глав с выводами, заключения, одного приложения и списка литературы, включающего 73 наименования. Основная часть работы изложена на 122 страниц машинописного текста. Работа содержит 84 рисунка и 10 таблиц.

СОДЕРЖАНИЕ РАБОТЫ

Во введении обоснована актуальность работы, определены цель и задачи диссертации. Сформулирована научная новизна, практическая значимость полученных в работе результатов и научные положения, выносимые на защиту.

В первой главе представлен обзор литературы в области проектирования цифровых блоков микросхем средствами САПР. Проанализированы алгоритмы работы программных средств САПР. Проведен анализ тенденций развития требований систем САПР к параметрам цифровых библиотек и методов определения динамических параметров логических элементов. Показана взаимосвязь между отдельными составляющими комплекса программного обеспечения САПР и базой данных с динамическими параметрами логических элементов.

История формирования современной полупроводниковой индустрии тесно связана с технологией систем автоматического проектирования (САПР). Разработка программного обеспечения САПР, систем компьютерного обеспечения и совершенствование технологии полупроводникового производства происходили одновременно в последовательном итерационном процессе. Наиболее показателен пример фирмы IBM, разрабатывающей электронику в двух направлениях: для продажи и для получения собственного инструмента исследований и проектирования текущего и последующих поколений электроники.

По ходу развития технологии производства и систем САПР происходило постоянное увеличение сложности разрабатываемых цифровых устройств. В соответствии с эмпирическим законом Мура число транзисторов в микросхемах удваивается каждые 18 месяцев. Следствием этого является постоянное увеличение трудоемкости проектирования и проверки работоспособности микросхем.

Наиболее достоверную информацию о динамике переходных процессов в интегральной схеме дает численное аналоговое моделирование устройств на транзисторном уровне. Основной проблемой аналогового моделирования является ограничение размеров схемы по количеству анализируемых транзисторов вследствие огромных затрат времени на вычисления. Данная проблема была решена путем разработки алгоритмов моделирования схем на логическом уровне.

При моделировании на логическом уровне детали переходных процессов в цепях схемы не рассматриваются, и переключения сигналов на выходах логических элементов замещаются мгновенными событиями. Для каждого логического элемента из состава используемой библиотеки в базе данных указывается задержка между событием на выходе элемента по отношению к инициировавшему это событие изменению входного сигнала. Такой подход многократно уменьшает вычислительные затраты и ускоряет процесс моделирования логических устройств, однако погрешность результатов расчета динамических параметров схем на логическом уровне оказывается в полной зависимости от погрешности расчета динамических параметров каждого логического элемента.

Для уменьшения погрешности расчета динамических параметров логических устройств современные системы логического моделирования требуют очень детального описания динамических параметров каждого логического элемента. Для событий (переключений состояний на выходах элементов) вводится понятие длительности фронта, которая определяется мощностью выхода элемента и емкостью его нагрузки. В базе данных необходимо указать не только задержку распространения сигнала к выходу элемента отдельно для каждого из его входов, но и описать зависимости всех задержек от длительности фронта входного сигнала, состояний на остальных входах элемента и величины емкостной нагрузки на выходе элемента.

Разработка библиотек элементов для систем логического моделирования с включением в них всех перечисленных параметров становится одним их очень трудоемких и очень ответственных этапов подготовки САПР для каждой новой версии технологического процесса. На практике этот этап подготовительной работы выполняется в период постановки нового технологического процесса задолго до появления реальных экспериментальных данных о задержках распространения сигнала в логических элементах. Это приводит к необходимости разработки критерия для оценки достоверности расчетных данных о динамических параметрах каждого элемента и их зависимости от условий работы элемента в каждом конкретном включении.

На основании проведенного анализа литературы формулируются цель и задачи диссертационной работы.

Вторая глава посвящена разработке критерия оценки погрешности расчета динамических параметров логических элементов.

Показано, что расчет переходных процессов в логических элементах с использованием современных средств моделирования на аналоговом уровне дает достаточные по точности результаты и позволяет достоверно учесть влияние параметров используемых в схеме транзисторов, а также вклад паразитных элементов - сопротивления и паразитной емкости диффузионных областей и соединительных проводников.

Проведен анализ традиционной методики расчета задержек логических элементов, которая основана на линейной аппроксимации формы входного сигнала и замещении нагрузочной емкости на выходе элемента идеальным конденсатором. При традиционном подходе наклон линии, аппроксимирующей входной сигнал, рассчитывается так, чтобы за временной интервал, равный заданной длительности фронта, входной сигнал изменялся между 10% и 90% напряжения питания. В соответствии с этой методикой задержка распространения сигнала от входа к выходу рассчитывается как интервал между точками пересечения входным и выходным сигналами уровня 50% напряжения питания. Этот подход позволяет получить полный набор численных значений всех необходимых динамических параметров, включающий задержки от каждого входа к выходу при различных длительностях фронтов входных сигналов, различных емкостях нагрузки, напряжениях питания и т. п. Эффективная входная емкость каждого элемента рассчитывалась как отношение заряда, втекающего во входную цепь от источника сигнала, к напряжению питания. Таким образом, при расчете динамических параметров библиотеки элементов были приняты все традиционные меры обеспечения достоверности результатов расчета динамических параметров логических элементов.

Полученные таким образом данные о динамических параметрах элементов были помещены в библиотеку описания задержек формата cadense и использованы для расчета времени прохождения сигнала по нескольким критическим путям (наиболее длинные логические цепочки распространения сигнала) в составе микропроцессора. Для сравнения был проведен расчет времени распространения сигнала в тех же схемах средствами аналогового моделирования. При аналоговом моделировании переходных процессов в схемах использовались те же spice-подобные программы аналогового моделирования, те же схемы логических элементов и те же модели как для транзисторов, так и для паразитных элементов.

Результат сравнения, представленный на рис 1, показал существенные отличия (до 20%) между задержками, рассчитанными средствами аналогового и логического моделирования.

Рис. 1. Положение времени переходного процесса в узлах критического пути длиной в 53 логических элемента при аналоговом и логическом моделировании и разница между ними.

Для выявления причин столь значительных отличий был проведен поэлементный анализ разницы задержек, рассчитанных двумя методами: аналоговое моделирование и моделирование на логическом уровне. По результатам аналогового моделирования задержка каждого элемента вычислялась в соответствии с традиционной методикой как разница во времени между точками, в которых входной и выходной сигналы элемента пересекают уровень, соответствующий половине напряжения питания. Погрешность расчета задержки для каждого элемента схемы определялась как разница между задержкой, рассчитанной средствами аналогового моделирования, и задержкой, рассчитанной программой логического моделирования на основании занесенных в библиотеку данных о динамических параметрах логических элементов.

Результат такого анализа, представлен на рис. 2 в виде гистограммы распределения ошибок в расчете задержек логических элементов. Поэлементный анализ показал, что практически для всех логических элементов задержка, рассчитанная на логическом уровне, отличается от задержки, рассчитанной путем аналогового моделирования в большую сторону. Средняя величина такого отклонения составляет около 0,1 нс, и существенных выпадений каких-либо отклонений из общего распределения не наблюдается.

Рис. 2. Гистограмма поэлементных ошибок задержек логических элементов для классического метода определения задержек.

Отмечается, что для обеспечения достоверности результатов расчета динамических характеристик больших логических устройств средствами моделирования на логическом уровне необходимо как минимум обеспечить соответствие получаемых таким образом данных результатам моделирования тех же схем средствами аналогового моделирования.

В выводах по второй главе предлагается использовать поэлементный анализ погрешности расчета задержек логических элементов в длинных логических цепях в качестве количественного критерия погрешности результатов расчета динамических характеристик элементов, составляющих библиотеку. Отмечается, что использование традиционных методов расчета динамических параметров логических элементов при подготовке библиотек может привести к значительной погрешности в расчете динамических параметров логических элементов и, как результат, к неточности расчета задержки прохождения сигнала по логическим цепям средствами логического моделирования.

В третьей главе рассматриваются причины обнаруженных отличий между результатами моделирования на аналоговом и логическом уровнях, а также предлагаются пути уменьшения погрешности расчета динамических параметров логических элементов.

Установлено, что одной из основных причин погрешности расчета динамических параметров логических элементов традиционными методами является использование упрощенной (линейной) аппроксимации формы входного сигнала. Фактическая форма входного сигнала для каждого логического элемента оказывает существенное влияние на время его отклика, и применение линейной аппроксимации формы этого сигнала не соответствует современным требованиям к точности расчета.

В работе предложено использовать в качестве аппроксимации формы входного сигнала функцию на основе гиперболического тангенса (рис. 3). Преимуществами такой аппроксимации являются:

простота технической реализации;

свойства функции гиперболического тангенса.

График функции гиперболического тангенса в действительности очень напоминает реальную форму входного воздействия для логических элементов, получаемую при аналоговом моделировании. Для подбора параметров аппроксимации входного сигнала этой функцией необходимо задать только два параметра - амплитуда сигнала и длительность его фронта. Амплитуда входного сигнала для логических элементов всегда равна напряжению питания, а длительность фронта входного сигнала используется для определения аргумента t (времени) гиперболического тангенса.

Рис. 3. Временные диаграммы входных и выходных сигналов КМОП инвертора при различных аппроксимациях входного сигнала.

Множитель при аргументе вычисляется так, чтобы точки, где аппроксимация входного сигнала пересекает уровни 10% и 90% от напряжения питания, отстояли на заданную длительность фронта входного сигнала.

На рис. 3 показаны два примера результатов моделирования переходных процессов в КМОП инверторе. Пунктиром на этом рисунке показаны аппроксимация входного воздействия и ответная реакция инвертора при использовании линейного приближения. Сплошными линиями показаны те же данные, полученные при использовании предлагаемой формы аппроксимации входного сигнала. Приведенный пример показывает, что отклик КМОП инвертора, соответствующий предлагаемой аппроксимации, наступает приблизительно на 0,1 нс раньше, чем для случая линейной аппроксимации.

Применение предлагаемой аппроксимации формы входного воздействия при расчете динамических параметров всех элементов библиотеки с последующим использованием полученных параметров при логическом моделировании позволило значительно уменьшить поэлементные значения разницы между задержками прохождения сигнала (рис. 4).

Было установлено, что в качестве второй по значимости причины расхождений между результатами индивидуального расчета задержек элементов и расчета этих же задержек в составе длинной логической цепи является влияние на величину задержки динамических изменений нагрузочной емкости каждого элемента.

Рис 4 Гистограмма поэлементных ошибок задержек логических элементов для предлагаемой аппроксимации формы входных сигналов

Значительную часть нагрузочной емкости каждого элемента в составе логической цепи составляют емкости входов ведомых логических элементов. Входные емкости элементов за время переходного процесса изменяются по нескольким причинам:

при переключении ведомого элемента изменяется тип транзистора, дающего основной вклад в величину входной емкости;

при нарастании входного сигнала уменьшается заряд под затвором р-канального входного транзистора, а заряд под затвором n-канального транзистора увеличивается;

общая емкость входа логического элемента при этом уменьшается, так как р-канальные транзисторы в составе логических элементов имеют приблизительно вдвое большую ширину канала;

в средней части переходного процесса, когда потенциал на выходе элемента изменяется с наибольшей скоростью, на вход элемента через паразитные емкости связи между стоками и затворами транзисторов поступает дополнительный ток (эффект Миллера), приводящий к значительному увеличению эффективного значения емкости входа ведомого элемента.

Помимо нелинейной емкостной нагрузки в реальных схемах всегда присутствует емкость проводников, которая не зависит от уровня сигнала и достаточно точно отображается идеальной линейной емкостью. Соотношение линейной и нелинейной составляющих в составе среднестатистической емкости нагрузки логического элемента зависит от числа нагрузочных элементов в довольно узких пределах, так как длина соединительных проводников и их суммарная емкость возрастают приблизительно пропорционально коэффициенту разветвления выходного сигнала.

По указанным причинам было предложено использовать при расчете динамических параметров логических элементов комбинированную нагрузочную емкость, которая на 30% состоит из идеальной емкости заданной величины, а остальные 70% замещены соответствующим количеством входов КМОП инверторов. Применение в данном случае именно инверторов не ограничивает общности получаемых результатов, так как на входах всех остальных логических элементов применяются либо идентичные КМОП инвертору, либо кратные им по размерам транзисторы.

На рис. 5 показаны результаты оценки влияния предложенных изменений методики расчета динамических параметров логических элементов на погрешность получаемых результатов.

Рис. 5. Гистограмма распределений поэлементных ошибок при отдельном и совместном использовании аппроксимации формы входного сигнала гиперболическим тангенсом и емкостной нагрузки, состоящей из линейной емкости и входной емкости логического элемента.

Применение предложенной аппроксимации формы входного сигнала и учет нелинейного характера емкостной нагрузки в совокупности позволили свести погрешность расчета динамических параметров к минимальной величине (рис. 6).

синтез цифровой интегральный микросхема

Рис. 6. Положение времени переходного процесса в узлах критического пути длиной в 53 логических элемента при аналоговом и логическом моделировании и разница между ними при использовании аппроксимации формы входного сигнала гиперболическим тангенсом и емкостной нагрузки, состоящей из линейной емкости и входной емкости логического элемента.

В четвертой главе описывается комплекс автоматизации расчета динамических параметров логических элементов, без которого выполнение данной работы было бы технически невозможно.

Комплекс автоматизирует шесть наиболее трудоемких этапов расчета динамических параметров каждого логического элемента:

подготовку описания схемы, подлежащей моделированию, на входном языке программы моделирования на аналоговом уровне;

подготовку задания на моделирование в виде набора входных сигналов на входном языке программы аналогового моделирования;

формирование задания на экстракцию численных значений динамических параметров логических элементов;

передачу подготовленных файлов в программу аналогового моделирования и ее запуск;

экстракцию численных значений динамических параметров анализируемого элемента;

передачу экстрагированных значений параметров непосредственно в библиотеки программ логического моделирования в соответствии с требованиями синтаксиса этих программ.

Для расчета динамических параметров одного логического элемента требуется подготовить описания до 300 схем включения этого элемента. Одна от другой эти схемы отличаются видом источников постоянного уровня на неактивных входах (нуль или напряжение питание), описанием источника входного сигнала (параметры аппроксимации входного воздействия, отражающие его полярность, размах и длительность фронта) и описанием величины нагрузочной емкости (до пяти вариантов нагрузочной емкости на каждом из выходов). Последовательно с каждым источником входного сигнала в автоматически формируемую схему включается резистор, который соответствует номинальному выходному сопротивлению КМОП инвертора.

В основе программного комплекса лежит специально разработанный проблемно ориентированный язык, в котором в виде таблицы описываются имена входов и выходов анализируемого логического элемента (первая строка таблицы), а также все необходимые варианты схемы включения этого элемента с перечнем экстрагируемых из результатов моделирования этой схемы динамических параметров и методов их экстракции. Например, сроки в таблице

А В // О

.......

R 1 // DF

описывают схему включения двухвходового элемента с входами А и В для расчета задержки спадающего сигнала (символ DF) на выходе О в ответ на восходящий фронт сигнала по входу А (символ R) при удержании единичного значения сигнала (символ 1) на входе В. Число запусков построенной в соответствии с такой инструкцией схемы на моделирование определяется перебором необходимого набора значений напряжения питания, длительности фронта сигнала и значений нагрузочной емкости.

Разработанный комплекс расчета динамических параметров элементов может использоваться для подготовки библиотек динамических параметров логических элементов вне зависимости от технологии их изготовления.

В пятой главе описаны результаты практического применения комплекса программ автоматизации расчета динамических параметров логических элементов и оптимизации библиотек для различных вариантов технологии их изготовления.

Использование комплекса автоматизации расчета динамических параметров логических элементов позволило провести оптимизацию динамических характеристик наборов логических элементов изготавливаемых по трем видам технологии: нормы проектирования 0.35 мкм, 0.5 мкм и 0.8 мкм. Оптимизация каждого из этих наборов включает в себя в первую очередь оптимизацию топологии входящих в набор элементов с целью обеспечения более высокой плотности автоматического размещения элементов синтезированных схем и более эффективной трассировки межэлементных соединений (в данной работе эти вопросы не рассматриваются). Однако любое изменение в топологии логических элементов влечет за собой изменения значений внутренних паразитных емкостей логических элементов и соответствующие изменения их динамических параметров, которые приходится рассчитывать заново для каждого варианта топологического исполнения.

В заключении сформулированы основные научные и практические результаты работы, полученные автором.

ОСНОВНЫЕ РЕЗУЛЬТАТЫ И ВЫВОДЫ

Основным научным результатом диссертации является создание методики оптимизации проектирования библиотеки логических элементов, которая позволяет увеличить эффективность использования средств САПР при разработке цифровых блоков микросхем.

В ходе выполнения диссертации получены следующие результаты:

Теоретические результаты:

предложена схема верификации соответствия логического и аналогового моделирования полупроводниковых микросхем;

предложена оригинальная методика описания тестовой схемы для измерения динамических параметров логических элементов;

предложена оригинальная схема измерения динамических параметров логических элементов, позволяющая уменьшить ошибки цифрового моделирования до 1%.

Основной практический результат.

Результаты диссертации были использованы при проектировании библиотеки логических элементов и создания программного обеспечения для автоматизации расчета динамических параметров логических элементов.

ПУБЛИКАЦИИ ПО ТЕМЕ ДИССЕРТАЦИИ

Поляков, Д.А., Исследование точности методов аналоговой экстракции динамических параметров логических элементов / Д.А. Поляков, Ю.М. Таиров // Изв. СПбГЭТУ «ЛЭТИ». Сер. Физика твердого тела и электроника. - 2005. - Вып.1. - С. 22 - 24.

Поляков, Д.А., Исследование влияния емкостей проводников связи на динамические параметры синтезированных цифровых блоков / Д.А. Поляков, Ю.М. Таиров // Технология и дизайн микросхем: материалы молодежной школы, г. Санкт-Петерб., 15 - 16 нояб. 2005 г. - СПб.: изд-во СПбГЭТУ «ЛЭТИ», - 2005. - С. 26 - 30.

Размещено на Allbest.ru