Синтез синхронных и асинхронных счетчиков
Уравнения входов синхронного и асинхронного счётчиков. Диаграммы Вейча для уравнений входов. Построение и экспериментальное исследование работы синхронного и асинхронного счётчиков в компьютерном схемотехническом симуляторе Electronics WorkBench.
| Рубрика | Коммуникации, связь, цифровые приборы и радиоэлектроника |
| Вид | курсовая работа |
| Язык | русский |
| Дата добавления | 02.12.2018 |
| Размер файла | 293,5 K |
Отправить свою хорошую работу в базу знаний просто. Используйте форму, расположенную ниже
Студенты, аспиранты, молодые ученые, использующие базу знаний в своей учебе и работе, будут вам очень благодарны.
Размещено на http://www.allbest.ru/
Содержание
Введение
1. Синтез суммирующего синхронного счётчика
1.1 Нахождение уравнений входов синхронного счётчика
1.2 Экспериментальное исследование
2. Синтез суммирующего асинхронного счётчика
2.1 Нахождение уравнений входов асинхронного счётчика
2.2 Экспериментальное исследование
Заключение
Список использованной литературы
Введение
В настоящее время цифровая техника проникла во все сферы человеческой деятельности и широко используется в нашей повседневной жизни. Цифровая техника относится к наиболее динамично развивающейся сфере и во многом определяет общий технический прогресс. Цифровые устройства (кодопреобразователи, сумматоры, триггеры, регистры, счётчики и многие другие) служат основой для построения микропроцессоров, микропроцессорных систем, компьютеров, автоматизированных систем управления. Специалисты в сфере радиосвязи обязательно должны владеть познаниями и навыками в области цифровых устройств и микропроцессоров.
Целью данной курсовой работы является освоение методов синтеза суммирующих синхронного и асинхронного счётчиков, а также построение и экспериментальное исследование их работы в компьютерном схемотехническом симуляторе Electronics WorkBench.
синхронный счетчик вход вейч
1. Синтез суммирующего синхронного счётчика
1.1 Нахождение уравнений входов синхронного счётчика
Данные для синтеза приведены в методических указаниях к выполнению курсовой работы [1] на странице 7 (таблица 3, вариант 7). Счётчик должен работать в коде 8-4-2-1 с модулем счёта 11.
Определим количество разрядов счётчика m:
Скобки означают, что значение логарифма округляется до ближайшего целого числа. Количество разрядов определяет число JK- триггеров, требуемых для синтеза счётчика.
Заполним таблицу функционирования счётчика для n и n+1 (таблица 1).
Таблица 1 - Таблица функционирования суммирующего синхронного счётчика
|
А |
|||||||||
|
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
|
|
1 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
|
|
2 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
1 |
|
|
3 |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
0 |
|
|
4 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
1 |
|
|
5 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
0 |
|
|
6 |
0 |
1 |
1 |
0 |
0 |
1 |
1 |
1 |
|
|
7 |
0 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
|
|
8 |
1 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
|
|
9 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
|
|
10 |
1 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
По таблице функционирования заполним для каждого разряда прикладные диаграммы Вейча. Функциями этих диаграмм являются значения , а аргументами , , . Левая цифра каждой ячейки отражает состояние триггера на данном наборе в n-ном такте, а правая - в такте n+1. Прикладные диаграммы Вейча изобразим на рисунке 1.
|
10 |
10 |
11 |
11 |
|
|
10 |
||||
|
01 |
00 |
|||
|
01 |
01 |
00 |
00 |
|
|
10 |
10 |
01 |
01 |
|
|
00 |
||||
|
10 |
01 |
|||
|
10 |
10 |
01 |
01 |
|
01 |
10 |
11 |
00 |
|
|
00 |
||||
|
00 |
00 |
|||
|
00 |
11 |
11 |
00 |
|
00 |
01 |
00 |
00 |
|
|
10 |
||||
|
11 |
11 |
|||
|
00 |
00 |
00 |
00 |
Рисунок 1 - Прикладные диаграммы Вейча
Незаполненные ячейки диаграмм соответствуют запрещённым комбинациям. При минимизации уравнений входов их можно доопределить удобным образом.
Используя характеристическую таблицу функционирования JK-триггера (таблица 2), заполним диаграммы Вейча для уравнений входов (рисунок 2).
Таблица 2 - Характеристическая таблица функционирования JK-триггера
|
J |
K |
||
|
0>0 |
0 |
x |
|
|
0>1 |
1 |
x |
|
|
1>0 |
x |
1 |
|
|
1>1 |
x |
0 |
|
X |
X |
1 |
1 |
|
|
0 |
||||
|
X |
1 |
|||
|
X |
X |
1 |
1 |
|
|
1 |
1 |
X |
X |
|
|
X |
||||
|
1 |
X |
|||
|
1 |
1 |
X |
X |
|
1 |
1 |
0 |
0 |
|
|
1 |
||||
|
X |
X |
|||
|
X |
X |
X |
X |
|
X |
X |
X |
X |
|
|
X |
||||
|
1 |
0 |
|||
|
1 |
1 |
0 |
0 |
|
1 |
X |
X |
||
|
X |
X |
|||
|
X |
1 |
0 |
||
|
0 |
0 |
|
0 |
1 |
0 |
0 |
|
|
X |
||||
|
X |
X |
|||
|
0 |
0 |
0 |
0 |
|
X |
X |
X |
X |
|
|
1 |
||||
|
0 |
0 |
|||
|
X |
X |
X |
X |
Рисунок 2 - Диаграммы Вейча для уравнений входов
Запишем уравнения входов в минимизированной форме. Пустые ячейки и ячейки, помеченные крестиком, на диаграммах Вейча обозначают факультативно определяемые значения функций.
1.2 Экспериментальное исследование
Разработаем схему синхронного счётчика и смоделируем её в компьютерном схемотехническом симуляторе Electronics WorkBench. Выполнять счётчик будем на основе универсальных JK-триггеров К155ТВ1 (7472). Для выполнения логических операций над входами триггеров задействуем ИМС К155ЛА3 (7400). Схема счётчика представлена на рисунке 3.
Рисунок 3 - Синхронный счётчик
На рисунке 4 представлены временные диаграммы тактирующего сигнала Тс и сигналов на каждом разряде.
Рисунок 4 - Временные диаграммы функционирования счётчика
Как видно из рисунка 4, временные диаграммы соответствуют таблице функционирования счётчика, следовательно, его синтез был выполнен верно.
Определим время установления кода - TУСТ, равное временной задержке переключения любого разряда в синхронном счетчике. Для этого откроем свойства ИМС 7472 и увидим:
TУСТ=11 нс.
Разрешающее время счетчика - TСЧ будем определять при такой частоте генератора, при которой не происходят ошибки в счете. По временной диаграмме на рисунке 5 определим ТУСТ:
2. Синтез суммирующего асинхронного счётчика
2.1 Нахождение уравнений входов асинхронного счётчика
Заполним таблицу функционирования асинхронного счётчика и задания сигналов на входах С (таблица 3).
Таблица 3 - Таблица функционирования и задания сигналов на входах С
|
А |
|||||||||||||
|
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
|
|
1 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
1 |
|
|
2 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
0 |
1 |
|
|
3 |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
0 |
0 |
1 |
1 |
1 |
|
|
4 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
0 |
1 |
|
|
5 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
0 |
0 |
0 |
1 |
1 |
|
|
6 |
0 |
1 |
1 |
0 |
0 |
1 |
1 |
1 |
0 |
0 |
0 |
1 |
|
|
7 |
0 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
|
|
8 |
1 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
|
|
9 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
0 |
0 |
1 |
1 |
|
|
10 |
1 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
Значение «1» в ячейках С свидетельствует о том, что триггер данного разряда на данном такте меняет своё значение.
Подберём подходящие сигналы для подачи на управляющие входы С:
Заполним прикладные диаграммы Вейча по аналогии с синхронным счётчиком (рисунок 5).
|
10 |
10 |
11 |
11 |
|
|
10 |
||||
|
01 |
00 |
|||
|
01 |
01 |
00 |
00 |
|
|
10 |
10 |
01 |
01 |
|
|
00 |
||||
|
10 |
01 |
|||
|
10 |
10 |
01 |
01 |
|
01 |
10 |
11 |
00 |
|
|
00 |
||||
|
00 |
00 |
|||
|
00 |
11 |
11 |
00 |
|
00 |
01 |
00 |
00 |
|
|
10 |
||||
|
11 |
11 |
|||
|
00 |
00 |
00 |
00 |
Рисунок 5 - Прикладные диаграммы Вейча
Диаграммы для уравнений входов заполним аналогично синхронному счётчику, за исключением входов : ячейки, соответствующие переходам 00 и 11 заполняются факультативно, так как в этих случаях на синхронизирующий вход С третьего триггера не подаётся разрешающий сигнал . Получившиеся диаграммы приведены на рисунке 6.
|
X |
X |
1 |
1 |
|
|
X |
||||
|
X |
1 |
|||
|
X |
X |
1 |
1 |
|
|
1 |
1 |
X |
X |
|
|
X |
||||
|
1 |
X |
|||
|
1 |
1 |
X |
X |
|
1 |
1 |
0 |
0 |
|
|
1 |
||||
|
X |
X |
|||
|
X |
X |
X |
X |
|
X |
X |
X |
X |
|
|
X |
||||
|
1 |
0 |
|||
|
1 |
1 |
0 |
0 |
|
1 |
X |
X |
1 |
|
|
X |
X |
|||
|
X |
1 |
0 |
X |
|
|
X |
||||
|
X |
X |
|||
|
X |
0 |
0 |
X |
|
0 |
1 |
0 |
0 |
|
|
X |
||||
|
X |
X |
|||
|
0 |
0 |
0 |
0 |
|
X |
X |
X |
X |
|
|
1 |
||||
|
0 |
0 |
|||
|
X |
X |
X |
X |
Рисунок 6 - Диаграммы Вейча для уравнений входов
Запишем уравнения входов в минимизированной форме. Пустые ячейки и ячейки, помеченные крестиком, на диаграммах Вейча обозначают факультативно определяемые значения функций.
2.2 Экспериментальное исследование
Разработаем схему асинхронного счётчика и смоделируем её в компьютерном схемотехническом симуляторе Electronics WorkBench. Выполнять счётчик будем на основе универсальных JK-триггеров К155ТВ7 (7476). Для выполнения логических операций над входами триггеров задействуем ИМС К155ЛА3 (7400). Схема счётчика представлена на рисунке 7.
Рисунок 7 - Асинхронный счётчик
На рисунке 8 представлены временные диаграммы тактирующего сигнала Тс и сигналов на каждом разряде.
Рисунок 8 - Временные диаграммы функционирования счётчика
Как видно из рисунка 8, временные диаграммы соответствуют таблице функционирования асинхронного счётчика, следовательно, его синтез был выполнен верно.
Определим время установления кода - TУСТ, равное временной задержке переключения любого разряда в синхронном счетчике. Для этого откроем свойства ИМС 7476 и увидим:
TУСТ=8 нс.
Заключение
В ходе курсовой работы был выполнен синтез суммирующих синхронного и асинхронного счётчиков на JK-триггерах, работающих в коде 8-4-2-1 с модулем счёта 11. Для нахождения уравнений входов были использованы специальные диаграммы Вейча.
На основе найдённых уравнений для входов в программе Electronics WorkBench были смоделированы синхронный и асинхронный счётчики. Временные диаграммы их функционирования полностью соответствуют таблицам функционирования, что свидетельствует о том, что синтез и моделирование счётчиков были выполнены верно.
Список использованной литературы
1. Методические указания к выполнению курсовой работы «Синтез синхронных и асинхронных счетчиков» по дисциплине «Цифровые устройства и микропроцессоры» для студентов специальности 210400 «Радиотехника» профилю 2100400.62 очной формы обучения./ Е.Д. Алперин.-Воронеж: ВГТУ, 2013.-34 с.
2. Карлащук В.И. Электронная лаборатория на IBM PC. Программа Electronics Workbench и её применение / В.И. Карлащук. - М.: Солон-Р, 2003. - 726 с.
Размещено на Allbest.ru
...Подобные документы
Структурно–функциональное описание счетчика. Построение функциональной схемы синхронного автомата для 4-разрядного счетчика. Кодирование состояний автомата по критерию надежности функционирования. Логическое моделирование схемы функционального теста.
контрольная работа [105,8 K], добавлен 14.07.2012Классификация счётчиков электронных импульсов. Составление таблицы функционирования счетчика, карт Карно, функций управления входов для триггеров. Выбор типа логики, разработка принципиальной схемы и блока индикации, временная диаграмма работы счётчика.
контрольная работа [130,9 K], добавлен 10.01.2015Разработка функциональной и принципиальной схем управляющего устройства в виде цифрового автомата. Синтез синхронного счётчика. Минимизация функций входов для триггеров с помощью карт Карно. Синтез дешифратора и тактового генератора, функции выхода.
курсовая работа [1,5 M], добавлен 23.01.2011Анализ генератора Колпитца. Исследование биполярного транзистора, зависимости тока коллектора от тока базы и напряжения база-эмиттер. Структура и алгоритмы работы асинхронных и синхронных триггеров. Функции переходов и возбуждения их основных типов.
лабораторная работа [967,1 K], добавлен 11.05.2013Принципы и основы работы счётчиков и сумматоров. Классификация приборов, конструктивные особенности. Основы работы в среде Multisim. Схемотехническое моделирование работы и конструкции счетчиков и сумматоров на базе триггеров и интегральных микросхем.
курсовая работа [445,8 K], добавлен 07.02.2016Анализ работы двоичного интегрального счетчика и двоично-десятичного дешифратора. Подключение неиспользуемых входов к шине питания, "общему" проводу или другому используемому входу. Анализ временной диаграммы дешифратора. Устройство счетчика Джонсона.
лабораторная работа [211,1 K], добавлен 18.06.2015Установление соответствия абстрактных и структурных сигналов. Система канонических уравнений для выходных сигналов. Закодированная таблица переходов и возбуждения. Функция входов Т-триггера. Построение функциональной схемы синтезированного автомата.
курсовая работа [360,1 K], добавлен 07.05.2013Практическое изучение логических элементов, реализующих элементарные функции алгебры логики. Классификация и параметры триггеров, принципы построения асинхронных и синхронных RS-триггеров. Изучение работы синхронного двоичного счетчика на j-k триггерах.
лабораторная работа [1,4 M], добавлен 28.06.2013Изучение структуры и алгоритмов работы асинхронных и синхронных триггеров. Суммирующие и вычитающие счетчики. Изменение коэффициента пересчета счетчиков. Временные диаграммы работы суммирующего счетчика. Логические сигналы на прямом и инверсном выходах.
лабораторная работа [614,9 K], добавлен 20.06.2011Анализ и синтез асинхронного счетчика с КСЧ=11 в коде 6-3-2-1 и с типом триггеров JJJJ, его назначение, разновидности и технические характеристики. Пример работы суммирующего счетчика. Синтез JK–триггера (устройства для записи и хранения информации).
курсовая работа [2,4 M], добавлен 25.07.2010Принципы построения делителя частоты цифровых сигналов, составные части асинхронного и синхронного счетчиков. Разработка и обоснование функциональной схемы устройства. Расчет элементов, выходных параметров схемы, однополярного блока питания для счетчика.
курсовая работа [1,0 M], добавлен 28.06.2012Проектирование синхронного счетчика с четырьмя выходами, циклически изменяющего свои состояния. Решение задач логического синтеза узлов и блоков цифровых ЭВМ. Разработка структурной, функциональной и электрической принципиальной схем заданного устройства.
контрольная работа [500,9 K], добавлен 19.01.2014Построение логической схемы счетчика в среде Max+Plus II с использованием редактора символов, моделирование ее работы с помощью эмулятора работы логических схем. Триггеры со статическим и динамическим управлением. Анализ алгоритма синтеза счетчиков.
лабораторная работа [128,3 K], добавлен 23.11.2014Разработка стабилизированного источника питания счётчиков серии "Мир": построение схем; выбор конструкции, топологии и элементной базы. Расчёт параметров импульсного трансформатора, печатной платы; определение показателей надёжности и восстанавливаемости.
дипломная работа [7,9 M], добавлен 24.02.2013Схема строения цифровых автоматов, применяемых в цифровой технике. Отличия синхронных и асинхронных последовательностных устройств. Логические уравнения для определения работы автомата Мура. Синхронные триггеры и синтез последовательностного устройства.
реферат [163,6 K], добавлен 24.12.2010Синтезування синхронного двійково-десятковий лічильник, на основі одного тригера D-типу і трьох тригерів JK-типу, які працюють в коді з вагою розрядів 6-2-2-1. Діаграми Вейча для функцій входів тригерів. Моделювання схеми лічильника у середовищі "OrCAD".
курсовая работа [198,7 K], добавлен 13.05.2011Предназначение цифровой электронной техники и ее развитие. Принцип действия и классификация счётчиков, разработка принципиальной схемы. Составление структурной и функциональной схемы счётчика. Характеристика простейших одноразрядных счетчиков импульсов.
курсовая работа [409,9 K], добавлен 26.05.2010Разработка структурной схемы проектируемого модуля. Описание генератора опорной частоты, подбор делителя частоты, мультиплексора. Общая погрешность коммутации сигналов. Моделирование работы счетчиков–делителей в среде Electronics Workbench 5.12.
курсовая работа [1,0 M], добавлен 15.06.2011Определение параметров транзистора по его статическим характеристикам. Построение комбинационной логической схемы на электромагнитных реле. Разработка электрических схем параллельного и последовательного суммирующих счётчиков. Состояние триггеров.
курсовая работа [290,5 K], добавлен 13.01.2016Процесс разработки структуры устройства управления узлом ЭВМ. Синтез функций возбуждения, входного и выходного алфавита на базе мультиплексора. Синтез интерфейса с пользователем с использованием мультиплексоров. Отладка синтезируемого автомата в EWB.
курсовая работа [1,6 M], добавлен 26.01.2013
