Схемотехніка та конструювання пристроїв зв’язку

Размещено на http://www.allbest.ru/

Размещено на http://www.allbest.ru/

Одеська національна академія зв'язку ім. О.С.Попова

Львівський навчально-науковий центр

Комплексне завдання

«Схемотехніка та конструювання пристроїв зв'язку»

Виконав: Гринда О.М.

Львів-Одеса

2018

Зміст

1. Типова структура мікропроцесорного пристрою

2. Схемна реалізація логічних елементів

Перелік посилань

1. Типова структура мікропроцесорного пристрою

Мікропроцесор (МП) -це пристрій, який функціонально закінчений в обробці інформації, він керується командами програми.Ці програми належать до МП-системи,звідки безпосередньо находять мікропроцесори.

Система МП, не аби як являється однокристальною системою МП,або ж при потребах,мікропроцесори використовують як багато кристальний мікропроцесор,безпосередньо у гігантських або величезних схемах інтервалів. Коли розпочалася епоха актуального використання інтегральної електроніки,людство придумало для полегшення та для покращення самої електроніки, винайшли мікропроцесори. Почали виходити у світ так звані гігантські та надзвичайно великі інтегральні схеми,які перевищлих та середніх.

Ознайомимся коротко,що таке блоки та для чого вони призначеня у мікропроцесорах.

Властива структура МП ми можемо побачити на рисинку 1.На ньому ми бачимо найважливіші у мікропроцесорі три блоки,які ми називаємо АЛП,регістр внутрішнього блоку і пристрій керунку. Так звана внутрішня шина даних,яка використовується для передачі даними між блоками у мікропроцесорах. Мікропроцесорана система об'єднає ці шини даних які приєднані до іншої шини даних в МП- системі.

Арифметико логічний пристрій,який має скорочення АЛП,має свій перелік функцій, а вони залежать від типу мікропроцесорів. Головної арифметично логічного пристрою вважається що у АЛП складається двійковий суматор, регістри для нетривалого оберігання операнду - буферний регістр, та логічну схему для здійснення послідовних процедур.Лише за керуючим сигналом в майже більш ніж десятків мікропроцесорів ці пристрої виконують важливу функцію і найважливіші функції,та водночас найпростіших,такі як: додавання, віднімання, збільшення на одиницю (доповнене піднесення - інкрементувальне і мінусоване - декрементувальне), оповзань відомостей ліворуч та праворуч, фінансування, розмне доповнення (АБО), розумне примножування (І), доповнення за модульною двійкою.

Так звані Регістри, які є одні з найважливіших компонентів мікропроцесора. Залежно від призначення,деякі регістри своє альтернативне призначення, а деякі свою основну ціль. Остані названі регістри,їх ще називають не інакше як регістри загального призначення (Рг_зп),також на щастя ці регістри,при своїй назві загального призначення ще використовуються програмістами у програмувальній сфері. Арифметично логічні пристрої можуть виконувати функції разом із Рг_зп без проходження до зовнішніх шин адреси і даних. І фактично ці функції виконуються дуже швидко, в порівняні виконання функції над даними,які є збережені у пам'яті мікропроцесора. І зважаючи на їхню характеристику і типи роботи регістри тотальної настанови носять ім'я надоперативною пам'яттю. Відмінним мікропроцесором є те, що кількість Рг_зп а те,що їх можна використовувати у різних програмних доступах

Арифметичний логічний пристрій, в технологігії зв'язку приєднаний з регістром ознак, у добровільних розрядних пристроях які мають здатність характеризуватися між ознаками результатів виконаних робіт в операції технологій: Z - функція 0-их результатів, S -функція знаків результатів, С - функція повних та ін. Прогами переходів які здійснюються за ознаками при реалізації алгоритмів з розгалуженнях.

Надзвичайне становище між регістрів посідає акумуляторний регіст (Рг_А). Більшість АЛО відбуваються з огляну використання арифметично логічних пристроїв і акумулятора. Аби-яка з цих функцій над термінами відомостей завбачує розставлення одних їз них в Рг_А, а другого в спомині або в іншому з регістрів мікропроцесора. Наслідок здійснєвання функції розташовується в Рг_Адотеперішній зміст котрий губиться. Другий ти функції - посилання відомостей, скажімо серед пристроями введ.-вив. і згадки, серед вітками пам'яті і наступних - виконується у двох функцій. Спершу здійснюється пересилкою даними з перехідної точки в акумуляторну точку, а далі - з акумуляторної точки в місце назначення. Мікропроцесор ладен здійснювати поодинокі чиннив самій акумуляторній точці. Для прикладу, Рг_{А ми} можемо прочистити фіксуванням двійковими нулями в розряди які беруть участь всі, розмістити в одиночну норму нотуваням всіх розряди двійкової одиниці. Вмістовність акумуляторного режиму допустимооповзувати ліворуч чи праворуч, одержувати цей інвертований смисл.Найкращим всеосяжний регістр в мікропроцесорі є акумулятор.Щоб виконати всякі функції над даними, зазделегід їх потрібно вмістити до акумулятора. Дані приходять в Рг_А від серединної шинної інформації мікропроцесора. В свій ряд Рг_А здатен посилати інформацію до цієї шини.

Але з найвизначних регістрів мікропроцесора - це так званий командний лічильник (Рг_ліч),(або лічильний програм - РС). Програма виконує мікропроцесорна системи - це чергованість команд, які бережуться в пам'яті. Для поправної її роботи, командні програми обов'язково має приходити до мікропроцесора у вназначеному шляху - по порядку. Командний лічильник страхує роботу і таким чином забезпечує зформування адресної наступної командної черги, яка є занотована в пам'яті.

Командний лічильник загружається командною адресою 1-ї команди,з самого початку. Перша адреса команди з Рг_ліч посилається крізь адресний регіст по шині адресу мікропроцесорної системи. До клерувальних схем пам'ятів, в наслідок чого прочитується зміст вічка пам'яті даними вказаної адреси. Прочитана команда посилається в виключно один регістр мікропроцесора, який має імя регістр команди. Далі коли команда видобувається з командної памяті мікропроцесора, машинально відбувається підносення змісту командного лічильника. Таким чином, від цієї митті лкомандні лічильники включають адреси наступних команд. Далі розробка командного циклу, - прочитання наступної команди від пам'яті і зростання змісту Рг_ліч - копіюється.

Оформлений зміст командного лічильника може змінитися за бажанням, завантажити дугий змістовний лічильник, за самим з командної групи особливості. Ця гурма команд виконується переходами за деякими умовами чи безпосередньо до використання чергової програмної команди, а до команди, розміщеної в другій програмній частині.

Загрузка Рг_ліч командної адреси,за рахунок якої відбувається перебіг, позволено виконувати алгоритм з розгалуженнями. Параметр як умова переходів вживається позначення конкретного розряду регістра ознаки (тому: переходити, дозволяється якщо наслідок функції буде дорівнювати нулю; переходити,дозволяється якщо настало перенаповненнята ін.).

Адресний регістр (Рг_адр) має в собі вічка адреси пам'яті і може виходити безпосередньо в адресну шину мікропроцесорної системи.Для кожного хто звертається в памяті МС Рг_адр назначає вічка адреси,звміст якого виявляє користування МП, не значить від того, чи це є командна адреса чи адреса іншого МП.Як в наслідок Рг_адр прилучений до середньої шини мікропроцесора, МП може загружатися від інших джерел. Під час винаходження команд вРг_адр переписує зміст який був до того Рг_ліч. В другому випадку в Рг_адр можливо таке що він,має переписаний зміст іншого регістра загальних призначень чи пам'ятного вічка. Другі команди придають можливості міняти зміст Рг_адр виконуючи обчислень: зовсім новітнє дослідження змісту цих регістрів одержується крізь добавляння чи мінусування змісту Рг_ліч з числами, які є вказані в цих командах. Цей стиль виникнення адреси має назву адресація яка використовується зі зміщенями.

Настановний стек (верхівний стек - SP) - це регістри, які бережуть вічка адреси,не віьного останнього, в межах памяті стеку. Стекова пам'ять - це межа оперативнї пам'яті, і саме до неї звертання вібувається за безадурними пманерами, тобто відбувається не за особливою адресою, а за правилом: послідні занотониі елементи беруться із пам'ятівпершу чергу. В більших ситуаціях маятною стека користуються для того щоб берети і відновлювати змісту мікропроцесорного програмного доступу регістра.

Пристрій керування виконується роботою арифметично логічним пристроєм і внутрішнім регістром в роботі командного виконання. У згоді з кодами ооперацій, які є у командах, вони формуються внутрішніми сигналами керувань мікропроцесорними блокамиВелика кількість пристроїв керування здійснення з метою кервування мікропрогами. Кожні команди, які вступають до складу команди МП, виконання проходить не миттєво, а послідовно, процедура за процедурою в строгій черговності, яка рішається кодами команд і синхронізуєвання в сигналах тактових генераторів. За кожними тактома відбувається певний елементарний хіт події, під час якої регістр мікропроцесора міняє свій зміст (примірно, на початких етапат виконання поточних комад здійснюють переді адресних слів з лічильниками команди на шинні адресанти мікропроцесорної системи). Коректність піддержується тактовним синхронізуючим імпульсом, який надходить до пристроїв керунку від зовнішних генераторів імпульсної тактової частоти.

Почерговність деяких подій, які виконують із кожним пунктом при виготовленя деякихкоманд, окреслюється МП вироблення команд. МП є складовою мікрокоманди. Здійснення мікрокоманд веде до формування особливого керунку сигналів, які надходять до задіяного мікрокомандного блоку мікропроцесора чи до шини керуваннь мікропроцесорної сиситеми. МП зберігається в незмінній пам'яті керуючого пристрою. Схеми пристроів керувнку (контролер мікрокоманд) складається з код операційної команди, яка є в регістрі команд мікропроцесора, адреса першоого мікрокомандного мікропрогрми, яка тлумує данну команду, формуюється адреса наступної мікрокоманди. МП може утворюватись як лінійна черговість, незаперечні і набутий переходами, звертання доМП. Якраз умовні переходи можуть користуватися певні мікропроцесорні регістрі чи існуючий сигнал, який сходить із різних пристроїв мікропроцесорної системи по керуючій шині. Таким чином дзвоено сказати, що МП пристрій керування являє в собі деякі процесори в МП, які реалізують явні алгоритми виконаннь команд.

Користання принципу МП керунку в багатокристальній секції МП, в якій пристрій керунку являє собою окрему ВІС, позволяє лише за дозволом еластичної адаптаційного наборів команди і алгоритму їх використана до клас задач, що розраховується,набагато збільшити скородію МП. Деколи лише за рахунок МП,критичних у часах функцію чи алгоритмщ який дозволяє збільшити скорисну дію у декілька разів у зіставленняз реалізації алгоритмів на командних рівнях. Це використовують, примірно, при створенню спеціальних процесів за для обробків сигналу (швидко перетворює Фур'є, цифрової фільтрації), процесор системи передачних даних та других застосувань.

На рис. 1 ми можемо бачити спрощена типова структура мікропроцесорних систем, призначених для обробків даними чи керунку деякмх процесів. Орієнтовно такі ж структури в собі тримають мікроелемети широких призначень.

Гіднем місцем в цих структурах посідає МП, котрий особисто здійснює арифметичним і логічним операційних систем над даними, виконує програму керувнку процесом обробки інформацій, призводить взаємодійність усіх пристроїв, які належать до систем. Діло мікропроцесора це здійснюватися під впривом сигналіі схем синхронізацій, котра не раз виконувалась у подобі порізної ІС.

Рисунок 1.1 - Спрощена типова структура мікропроцесорного пристрою.

Якщо мікропроцесор може виконувати задачі у відповідностях з деякими програмами,це означає що команда програми є трансформована у код, “зрозумілий” мікропроцесор. Цей код знаходиться і бережеться в системній памяті. Мікропроцесор розпочинає свою працю, прочитуючи код перших команд із памятю в програмі,відшифровує відповідним чином команди яка виконує орієнтовну операцію.Пізніше цей процесор прочитує наступні по черзі програмні команди і з часом починає знову розраховувати вказані дії у операції. Цей розгляд знову копіюється при підряному переборіних відповідних пам'ятних вічок, які бережуться в командах програм. Деякі команди вимагають від мікропроцесора “перестрибнути» крізь декілька команд для того щоб збільшити чи зменшити номера (адресів) вічок. В послідньому подіх програми можуть повернути мікропроцесора до повторних використань прорамної команди. Тому, є реальним те що алгоритм лінійності, розгалуженості та циклічності структури.

Надана нам на рисунку структура показує що магістрально-модульний принцип організує МП пристрою і системи. Окремий блок є достатньо завершений модуль з валсними керуючими схемами, зробленими у обсязі одного чи декількох кристальних ВІС або СІС, взяті в корпусах з відповідним чином численістю виводів. Міжмодульний зв'яок і обміни інформації між модулем за вдяки спільних шин (магістралних),і за рахунок яких остовні модульні системи мають цілеспрямований доступ. В кожну хвилинує можливе те що обмін інформації є лише між двома модульними системами. Отже,тому обмін інформації відбувається метою розподілу в часі модулів системи спільних шин (магістралей). Магістральні принципи побудов сполучає модулів (інтерфейсу) мікропроцесорної системи завбачує кількість інформаційно-логічних сумісностей модулів, яка здійснюється методом виконання лише одним способами знайомлення з інформацією, алгоритмів керуку обміну, формування команд керунку обмінами і способами синхронізацій.

Для МП характерним є те що тришина структура, яка включає шину адрес (ША), двохнапрямну шини дан (ШД) і шини керунку (ШК). Як ми бачимо з рисунку 1, типову структуру мікропроцесорної системи завбачує існування загальних сполучень (загальних чи лише один у своєму роді інтерфейс) для пам'ятних модулей постійнота оперативної запам'ятовуючої системи (ПЗП і ОЗП) і периферійного пристрою - зовнішній запам'ятовуючий пристрій (ЗЗП) і пристрою введення-виведення (ПВВ).

Як ПП в мікропроцесорній системі використовують клавіатуру, дисплей, накопичувач на гнучкій магнітній диску, модема, друкуючих пристрої і пристроях зв'язку разом з об'єктами керунку.

Периферійний пристрій прилучаються до шини інтерфейсів (шин мікророцесорів) не прямо, а через схемиу яка програмується, паралельним периферійним інтерфейсом і послідовним периферійним інтерфейсом, котрі прислуговує периферійний прийстрій з передачею інформацій відповідних паралельних і послідовних кодів. Існування схеми інтерфейсу, яка програмно настроюється, працює досить мінливо і завершеною достатньою системою введення-виведення в мікропроцесорній системі.

Мікро-ЕОМ або мікропроцесорна система система, яка влючає,окрім як мікропроцесором,в порівняно мале числа додаткового ВІС (корпусу) із мікропроцесорним набором (інтегральної пам'яті, таймера, схем інтерфейсами, моливе бутття розміщення на одній друкованій платті (одноплатна мікро-ЕОМ або мікропроцесорна система). Як правило, це є стенди учбових мікропроцесорних лабораторій.

При вмиканні до гурпи мікро-ЕОМ або мікропроцесорної систем пам'ятідостатньої ємності і різноманітних периферійних обладнань з відповідним керуючим блоком - різним контролерам і адаптерам - будова мікро-ЕОМ або мікропроцесорної системи здійснється у подобі декількох друкованих плат, взятих в спільному корпусі. Вага такого вибору, примірно персональний комп'ютер, вбільшості випадку дуже мала.

2. Схемна реалізація логічних елементів

Оглянемо схему деякого логічного елемента на основі ІС, яка виконується найпростішою логічною операцією.

Рис.2.3. - Схема логічного елемента НЕ та її умовні позначення

Конструкція логічноих елементів НЕ та з її умовними позначеннями

представлені схеми і умовні позначення інверторів, які реалізують логічні функції НЕ (заперечення), а саме у= f(х) =. При не бувалостя на ввх. цієї схеми під назвою сигналу а на вих. В неї є велика напруга, відповідним чином рівна логічна одиниця, тому в цій події транзистор зачинений, і, тому, йогосередній опір величезний. При подаванні на вхід схем напруг, належної рівної логічної одиниці, на виході в неї нижча напруга, належна рівною логічним нулю, тому у цій події транзистори відкриті і опори його малі. Логіка раці схем характеризується таблицями істинності, в яких відтворюється результат сигналів на вх. і відповідно у значення результатів сигналів на вих. схем. Таблицю істинності схеми НЕ має вигляд як наведена нижче таблиця 1.

Таблиця 2.1. Таблиця істинності схеми НЕ та її умовні позначення

мікропроцесорний логічний зв'язок

Прикладом комбінаційної схеми, яка здійснює функцію І а саме,її вигляд вона має саме такий: y = f(x ₁, x _2, x ₃₎ = x ₁ Щ x₂ Щ x_3, а її умовні позначення ми можемо побчити на рисунку 2.На схемі ми бачемо найпершим символом є 3І здійснює число вх. схеми (тобто, І - схем «І» з 3-ма вх).

Рис. 2.4 - Схема логічного елемента І та її умовні позначення.

Функція кон'юнкцій в цій схемі виконується завдяки діодам. Якщо на вх. x ₁ ё x₃ схема подає напругу, яка відноситься до логічної одиниці, то діод VD1чVD3 буде закритий, струми крізь них пройти не можуть і на вих. схема матиме високу напругу, яка належить логічній одиниці. Хоч би на одному з вх. цієї схеми буде мінімальна напруга, котра відповідає логічному нулю, а струм від джерела живлення +U проходитиме крізь відкриті діоди а напруга на вих. цієї схеми є відповідному логічному 0. Таблиця істинної схеми І має вигляд як наведено в таблиці 2.

Таблиця 2.2. Таблиця істинності схеми І.

На рисунку 3 на схемі включено транзистор в колі зі схемами із спільними колектороми. Це коло копіюється вхідним сигналом і використовується в декількох схемах логіки, здійснюють операції диз'юнкції вх. сигналів (логічне додавання, операція АБО), а саме це операція y = f(x ₁, x _2, x ₃₎ = x ₁ Ъ x₂ Ъ x_3. Показа умовні позначення схеми АБО.

Рис.2.4 -.Схема логічного елемента АБО та її умовні позначення.

Таблиця 2.3. Таблиця істинності схеми АБО.

На рис.4. ми бачимо схему І-НЕ з її умовними графічними позначенями. Схема показує функцію y = f(x) =х.

Рис.2.5 -.Схема логічного елемента 3І-НЕ та її умовні позначення.

Таблиця 2 4. Таблиця істинності схеми І-НЕ.

На рисунку 5 подано схему АБО-НЕ і її умовними графічними позначенями. Схема реалізує функції y = f(x) =. На даній схемі транзистор включений в коло за спільним емітром по схемі. Таблиця істинності схеми АБО-НЕ має вигляд яка нарисована на таблиці 5.

Рис.2.6 -.Схема логічного елемента АБО-НЕ та її умовні позначення.

Таблиця 2. 5. Таблиця істинності схеми АБО-НЕ.

На рисунку 6 ми бачимо схему повторень з її умовними графічними позначенями. Схема показує операцію повторень, тобто y = f(x) = х.

Рис 2.7 - Схема повторення і її умовне графічне позначення

Логічні елементи які ми бачиом на схемі є носіями так званих схем діодно-транзисторної логік (ДТЛ). Транзисторн-транзисторний елементи (ТТЛ) з'явився в результаті розголосу схеми діодно транзисторної логіки дякуючи замінам діодів бгатоемітерним транзисторами (БЕТ) - інтегральними елементоми, які об'єднують властивості ні діодні логічні схеми і транзисторні підсилювачі. Відмінність багатоематорних транзисторів від транзистора є те, що вони мають декілька незалежних один від одного емітерів і єдиний колектор.

Оглянемо роботу багатоемітерних транзисторів що наведено на схемі І-НЕ (рис. 7) з простими інверторами.

Рим.2.8. - Розподіл струмів в багатоемітерному транзисторі в схемі І-НЕ:

а) - на вхід надана нам напругу, яка дорівнює рівної логічної одиниці;

б) - на вхід данно напругу, яка дорівнює рівної логічноого нулю.

Коли на всіх виходи бгатоемітерного транзистора подати напругу, тоді, напруга дорівнюватиме рівної одниці (U_вх¹), емітер вхідних транзисторів не одержує розкриваючого струму зміщень. При такому струм, подано в базу багатоемітерного транзистора крізь резистори R1, протікає від джерел +U в межу колекторів, зміщених в пряму сторону(рис. 7-а), і потім в базм транзистора VT2. Транзистор VT2 при такому перебуває в насиченому режимі і напруги на виході цієї схеми дорівнює рівню логічного нуля (U_вих⁰).

Коли на один вхід багатоемітерного транзистора подано напругу, яка дорівнює рівного нулю (U_вх⁰), переходи бази-емітра багатоемітерного транзисторапереміщується в пряму сторону (рис. 7-б). Струм, який єподаним в йцю базу кріз резистор R1, протікатиме в межу цього емітера. При такому струмі коллектор багатоемітерного транзистора зменшується, транзистор VT2 виключається і напруга на вих. схеми буде дорівнювати рівною рівної логічної одиниці (U_вих¹).

З піднесенням вдосконалених технологій базових схем транзисторно-транзисторних елементних типів стає ключом до складних інверторів - двополюсних клюівч (рис. 8-а). Користування складних інверторів в зіставленні з простою даною схемою позволило зростанню швидкодії, завадостікість, здатність навантаження і зниженю вимог до параметру транзистора.

Транзисторно-транзисторний елемент випускався кількома серіями елементів у промисловість. (серія стандартну 133, К155, швидкодіюча з діодом Шотки 530, К532, мікропотужних з діодом Шотки 533, К55).

Рис. 2.9 -. Схеми чотирьохвхідних логічних елементів ТТЛ-типу:

а) - складний інвертор з ключом (схема І-НЕ);

б) - розирювач АБО.

Переважно більшість логічних елементів, які належать до складу показувальних серій, які є створиними в змішувальному порядку двох базових схем: логічноих елементів І-НЕ і розширювача АБО на різних числах входів.

Розширювач АБО спільно з логічним елементом І-НЕ створює логічний елемент І-АБО-НЕ (рис. 9). прилучуючи розширювач АБО (рис. 8-б) до пунктів 1, 2 можжливо збільшити число об'єднань по логічномим входам АБО.

Для більшості схем транзисторно-транзисторного елементного типу, що мажуть розширювати АБО, число обєднань є 8,і це наймаксильніше.

До плюсів ІС Транзисторного-транзисторного елементу типу ми віднесимо високі рівені схемно-технологічних відпрацьованостей і, як результат, є високим відсотком виходу придатній мікросхемі і низька їх вартість при виробленні; вдалі електричний параметр і характеристика, зіставлено високі швидкодії при середній потужності споживача або середній швидкодії при малому споживання потужності; вдалі чинниик якості, це означає мало добутоку часу затримки для потужність споживача; високий абсолютний та відносний завадстійкість; висока статична і динамічна навантажувальна здатность; широка функціональна частина набірних елементів.

Характеристика і параметри швидкодіючих ІС емітерношзв'язаної логіки (ЕЗЛ) розвязується схемним технічними, технологічним і конструктивнимирішенням елементу.

Ознайомимося з базовим логічним елементом ЕЗЛ-типу 2І/(2І-НЕ). Схеми цих елементів складатиметься з трьох кіл: струмних перемикачів (СП), вихідними емітерними повторювачами (ЕП) і джерелам опорних напруг (ДОН) (рис. 10).

Струмові перемикачі (СП), побудовані на транзисторі VT1 ч VT3 і резисторі R1, R2, R6 ч R8, являє собою диференціальні підсилювачі, які роблять в ключових режимах і є два чи декілька входів. СП призначений для одержання перших ступеней логічних функці, підсилених вхідними сигналами за потужністю.

Рис. 2.11 -. Логічний елемент 2І/2І-НЕ серії 500:

а) - схема елемента 2І/2І-НЕ;

б) - умовне позначення елемента 2І/2І-НЕ.

Вих. емітерні повторюювачі (ЕП), здійснені на транзисторів VT5та VT6, приділені для створення других ступеней логічних функцій, підсилювання вихідного сигналу за потужністю або струму,забезпечує здатность при роботі на лініях зв'язку і зміщень рівння сигналу за напругами для спільності ІС за вх. та вих.

Джерела опорної напруги,побудовані на транзистор VT4, термокомпенсучих діодах VD1, VD2 та резисторів R3 ч R5, встановлене для забезпечених СП данною опорною напруою, завдяки якої виконується перемикненя вцьому транзисторі.

Дана схема інвертора на МОП-тразисторі n-типу. Виток В транзисторів здійснює важливу роль, похожою з роллю емітра в транзсторах. До затвору З(вх. схеми) залучається керуюч напруга, стік С є вих. схеми. При змінювальній напрузі на зтворі З міняється опір між вітоком В і стоком С,що доводить до змін струму, що проходить через транзистор, і вихідної напруги в схемі. При приходжені на затвор З сигналу високих напруг, опори між витоком В і стоком С валиться і на вих. становлюється низькі напруги.

Рис. 2.12 -. Схема логічного елемента на МОП-транзисторах.

а) - з навантажувальним резистором,

б) - з навантажувальним транзистором n-типу,

в) - з навантажувальним транзистором p-типу.

Рис. 2.13 - Комбінаційні МОП-схеми:

а) - елемент І-НЕ з навантажувальним транзистором;

б) - елемент АБО-НЕ з навантажувальним транзистором;

в) - елемент І-НЕ з доповнюючими транзисторами;

г) - елемент АБО-НЕ з доповнюючими транзисторами

Схема, що реалізує функцію І або АБО, будується відповідно послідовними і паралельними включеннями МОП-транзисторам. При цьому звичайним на вих. схеми отримується функція І - НЕ або АБО - НЕ.

Принципи роботи логічного елементу на МОП-транзисторах може зрозуміти із схем, наведених вище. Група логічної схеми із спільними технічними характеристиками.

Перелік посилань

1. Алексенко А. Г., Шагурин И. И. Микросхемотехника. - М.: Радио и связь, 1990.- 496 с.

2. Барнс Д. Электронное конструирование: методы борьбы с помехами. - М: Мир, 1990.- 238 с.

3. Баскаков С. И. Радиотехнические цепи и сигналы. - М.: Высшая школа, 1983.- 536 с. 4. Бойко В. І., Багрій В. В. Цифрова схемотехніка. - К: ІЗМН, 2001.- 228 с.

4. Большие интегральные схемы запоминающих устройств. Справочник. Под ред. Гордонова А. Ю., Дьякова Ю. Н. - М.: Радио и связь, 1990.-288 с.

5. Борисенко О. А. Цифрові автомати. - Суми: Видавництво СумДУ, 2001.- 168 с.

6. Вениаминов В. Н., Лебедев О. Н., Мирошниченко А. И. Микросхемы и их применение. - М.: Радио и связь, 1989.- 240 с.

7. Власов А. И., Сулимов Ю. И. Электронные промышленные устройства. - М.: Высшая школа, 1988.- 304 с.

8. Голдсуорт Б. Проектирование цифровых логических устройств. - М.: Машиностроение, 1985.- 287 с.

9. Гольденберг Л.М. Импульсные устройства. - М.: Радио и связь, 1981.-224 с.

10. Гулый В. Д., Артеменко М. Б. Методические указания по изучению дисциплины Электронные промышленные устройства. - К.: КПИ, 1986.- 32 с.

11. Гурвич И. С. Защита ЭВМ от внешних помех. - М.: Энергоатомиздат, 1984.- 224 с. 13. Гутников В. С. Интегральная электроника в измерительных устройствах. - Л.: Энергоатомиздат, 1988.- 304 с.

12. Завадский В. А. Компьютерная электроника. - К.: ТОО ВЕК, 1996.- 360 с.

Размещено на Allbest.ru