Моделирование влияния температуры на устойчивость логических схем к воздействию тяжелых заряженных частиц

Размещено на http://www.allbest.ru/

Размещено на http://www.allbest.ru/

Аннотация

Логические полупроводниковые схемы, используемые в авиастроении или в космической индустрии, подвергаются воздействию заряженных частиц и температуры. Совокупность данных воздействий может приводить к одиночным сбоям в работе. В данной исследовательской работе изучена взаимосвязь данных воздействий, также изучена устойчивость логических КМОП-схем к их совместному воздействию.

В дипломной работе промоделировано воздействие тяжелых частиц на КМОП-ячейки памяти при разных температурах для технологий изготовления: 130 нм, 90 нм и 65 нм. Моделирование производилось при использовании смешанного метода моделирования TCAD-SPICE. Рассчитаны потери сигналов ячеек памяти по результатам моделирования.

По результатам исследования сделаны выводы по полученным результатам исследовательской работы.



Abstract

Logic semiconductor circuits, which are used in the aircraft industry or in the space industry, are exposed by heavy charged particles and temperature. The combination of these effects can lead to a single event upset (SEU) in work. In this research work, the interrelation of these effects is studied, and the stability of logical CMOS circuits to their joint effects is also studied.

In this diploma paper modeled the impact of heavy particles on CMOS memory cells at different temperatures for manufacturing techniques: 130 nm, 90 nm and 65 nm. The simulation was performed using the mixed TCAD-SPICE simulation method. Calculated loss of signals from memory cells based on simulation results.

According to the results of the study, conclusions were drawn from the obtained results of the research work.



Введение

В данной работе произведено исследование зависимости устойчивости КМОП-ячеек памяти под воздействием тяжелых заряженных частиц при различной температуре. Исследование проводилось посредством использования смешанного моделирования TCAD-SPICE, результатом которого является рассчитанные падения напряжения КМОП-ячеек памяти при попадании в них частицы в условиях разной температуры.

Цель данной работы - исследование устойчивости КМОП-ячеек памяти при воздействии тяжелых частиц в условиях разной температуры.

В данном исследовании поставлены и выполнены следующие задачи:

1. Исследование влияния радиации на КМОП-транзисторы и ячейки памяти при изменении размеров транзисторов

2. Исследование влияния температуры при воздействии тяжелых заряженных частиц на ячейку памяти

3. Моделирование влияния воздействия заряженных частиц на КМОП-ячейки разных размеров при различных температурах

В первом разделе дана теоретическая информация о воздействии радиации на транзисторы и КМОП-ячейки памяти, влияние температуры на параметры транзисторов и зависимость влияния заряженных частиц на ячейки памяти при раной температуре.

Во втором разделе приведен метод моделирования, использованный в данной работе, моделирования влияния температуры на МОП-транзисторы и моделирование устойчивости ячеек памяти при воздействии заряженных частиц при разной температуре.

В третьем разделе приведены результаты моделирования и выводы по проделанной работе.



Глава 1. КМОП-транзисторы, влияние радиации и температуры на них

транзистор температура ячейка память

1.1 Анализ прогресса в изготовлении КМОП-транзисторов

Основным и решающим звеном в индустрии полупроводниковой электроники является полевой транзистор на основе оксидов металлов и полупроводников (MOSFET). С течением времени и развитием технологий появлялась возможность все больше и больше уменьшать размеры транзисторов. Фактически современная технология позволяет манипулировать твердым веществом на молекулярном и атомном уровне. Таким образом, производство и использование наноразмерных систем стало возможным. На рисунке 1 изображено изменение размеров транзисторов со временем[1].

Рис. 1. Уменьшение размеров технологий от времени[2]

Соответственно эволюции транзисторов развивались и приборы, в которых они использовались. В том числе и ячейки памяти. На рисунке 2 представлена эволюция емкости динамической памяти с произвольным доступом (DRAM) и минимального размера транзистора, используемого для DRAM и процессоров[1].



Рис. 2. Тенденции развития количества битов на чип памяти DRAM и минимального размера транзистора для DRAM и процессоров

1.2 Влияние радиации на транзисторы

Полупроводниковые приборы подвержены радиационному воздействию. Особенно слабым местом транзисторов является чувствительная область - обратносмещенные p-n переходы. Попадая в эту область, частица проходит на некоторую глубину внутрь области (рис. 3), это расстояние называется треком, и вызывает всплеск тока в цепи (Рис. 4), вследствие чего может произойти ошибка работы как всей схемы так и отдельного элемента.

Рис. 3. Попадание частицы в чувствительную область



Рассмотрим реакцию ячейки памяти на импульс тока, возникшего из-за воздействия заряженной частицы (Рис. 4 и 5). На рисунках отображена зависимость изменения напряжения на выходе ячейки под влиянием импульса тока. Из чего можно сделать вывод, что при нарастании величины импульса тока, отклонение по напряжению на выходе ячейки памяти увеличивалось, пока не был подан такой импульс тока, при котором произошло переключение логического уровня ячейки памяти. Критическим зарядом называется минимальный импульс тока или минимальный собранный заряд, приводящий к переключению, ошибке (Рис. 5) [3].

Рис. 4. Всплеск тока в цепи



Рис. 5. Переключение ячейки

Также при попадании частицы в чувствительную область выделяется энергия, такие потери называются линейным потерями энергии (ЛПЭ).

Для того, чтобы рассчитать данные параметры, необходимо определиться с программным обеспечением, в котором будет происходить моделирование данных процессов. Также необходимо определиться с методом моделирования, который будет использован для имитации попадания заряженной частицы с чувствительную область транзистора[5].

1.3 Выражение импульса ионизационного тока от частицы

Теоретическое выражение импульса ионизационного тока от тяжелой заряженной частицы имеет следующий вид [4]:

(1)

· I_SEU зависит от количество поступившего заряда и может быть как положительным так и отрицательным;

· ф_R - время нарастания тока

· ф_F - время спада тока

Также данное равенство можно выразить через заряд, собираемый от частицы [4]:

(2),

Где (3),

Где q - заряд электрона (1.6Е-19 Кл)

Lf - длина трека с учетом воронки (см)

LET - энергия, которая выделяется частицей на единице длины пробега (МэВ · см² / мг)

Ee,h - энергия, необходимая для создания электронно-дырочной пары (3.6eV для Кремния) [4,5]

1.4 Зависимость влияния воздействия заряженной частицы и температуры на работу КМОП-ячейки

При попадании тяжелого иона в КМОП-ячейку возникает паразитный ток стока, который является зависимым от температуры. Зависимость тока стока от температуры изображена на рисунке 6.

Рис. 6. Зависимость длительности тока от температуры и при воздействии частицы с выделением энергии 2МэВ

Как видно из рисунка, продолжительность тока стока увеличивается с ростом температуры. Данное явление обосновывается диффузионным эффектом. Диффузионный эффект определяется изменением диффузии D_iff и подвижности µ. Диффузия влияет на сбор заряда, зависимость диффузии от температуры и подвижность отображена в формуле Эйнштейна [6].

(4),

Где D_iff - диффузионная константа, µ - подвижность, Т - температура, q - заряд[6].

Диффузионный эффект также влияет на уменьшение пикового значения тока стока и увеличение его продолжительности (Рис. 7).

Рис. 7. Зависимость пика и продолжительности тока стока от температуры при воздействии заряженной частицы

Так как есть влияние температуры на изменение тока стока при попадании частицы, то это может сказываться на устойчивости КМОП-ячейки. На рисунке 8 изображена зависимость устойчивости ячейки памяти при попадании частицы при разных температурах[6].



Рис. 8. устойчивость при попадании частицы при разных температурах

LETth - пороговое значение линейных потерь энергии при попадании частицы, при которой происходит сбой в работе ячейки-памяти, SEU - сбой в работе ячейки, NO SEU - нет сбоя, Temperature - температура в Кельвинах (К)[6].

Как видно из графика, устойчивость в работе ячейки памяти снижается при повышении или понижении температуры, так как с температурой уменьшается значение минимальной энергии ионизации необходимой для переключения ячейки памяти [6].

1.5 Зависимость влияния воздействия заряженной частицы и температуры на работу КМОП-ячейки

Воздействие попадания тяжелой заряженной частицы в МОП-транзистор также зависит от точки попадания, так как разные части транзистора имеют разную чувствительность к данному воздействию.

Например, попадание в p-n переходы стока и истока, затвор (точки на рисунке № 5, 3, 4) вызывают переключение ячейки памяти, в отличие от попадания в другие точки транзистора. Это связано с тем, что область является полностью обедненной, следовательно, из указанных точек осажденный заряд трека собирается электрическим полем стокового перехода за короткую продолжительность времени, чему способствует дрейфовый механизм. Вследствие этого импульсы тока стока для этих точек похожи, имеют малую длительность и большие амплитуды (рис. 10), что приводит к сбою в работе ячейки[7].

На рисунке 9 изображена структура транзистора (вид сверху) и места попадания ТЗЧ.

Рис. 9. Топология МОП-транзистора с указанием мест попадания частицы

На рисунке 10 изображены всплески тока соответствующие данным точкам попадания частицы, что приводит к сбою в работе ячейки памяти.

Рис. 10. Реакция тока стока при попадании частицы в различные места транзистора.



Как видно из графика, наиболее чувствительными местами являются места 3,4,5,9, всплески при попадании в другие места транзистора не являются такими сильными, что говорит о том, что они не являются так чувствительны и попадание в частицы в эти места с гораздо меньшей вероятностью приведет к сбою в работе[7,8].

1.6 Влияние температуры на параметры КМОП-транзисторов

Основными параметрами транзисторов, зависящими от температуры, являются: поверхностная подвижность, пороговое напряжение и скорость насыщения.

Наиболее сильно зависящими параметрами транзисторов от температуры являются следующие параметры:

· поверхностная подвижность

· пороговое напряжение

· скорость насыщения

Для описания температурных эффектов для данных параметров в стандартных моделях BSIM [9], используется следующее линейное приближение.

, (5)

где Pnorm - температурно-зависимые параметры при комнатной температуре, Tnorm - комнатная температура, KT - температурный коэффициент, T - практическая температура моделирования[10,11].

Далее будет более подробно рассмотрено изменение данных параметров от температуры.

1.6.1 Пороговое напряжение

Выражение (6) описывает зависимость порогового напряжение для p-канального транзистора. Следствием данного выражения является то, что с понижением температуры растет величина потенциала поверхности (Ф_s), и, следовательно, пороговое напряжение V_th увеличивается.

, (6)

где V_th0 - пороговое напряжение прибора с длинным каналом при нулевом напряжении смещения на подложке, K₁ и K₂ - коэффициенты влияния подложки[10,11].

Для моделирования измеренных температурных зависимостей используются полиномиальные аппроксимирующие функции:

, (7)

P_Vthi, (i=0,1,2) - температурные коэффициенты для Vth0, T - температура средства моделирования (в Кельвинах) [10,12].

Рис. 11. Зависимость порогового напряжения от температуры



Наиболее быстрым способом подсчета изменения порогового напряжения от температуры является подсчет по графику из статьи[13]. График отображает зависимость порогового напряжения от температуры и толщины окисла (Рис. 12).

Рис. 12. Зависимость изменения порогового напряжения от толщины окисла и температуры.

1.6.2 Поверхностная подвижность

Зависимость подвижности от температуры: подвижность растет при уменьшении температуры, при этом сильно отклоняется от комнатного значения, также снижается рассеяние носителей заряда из-за колебаний решетки.

Эффективная подвижность зависит от порогового напряжения, напряжения затвора и подложки. Подвижность снижается вследствие увеличения темпа рассеивания, который увеличивается из-за продвижения носителей заряда к границе раздела при возрастании смещения на подложке.

На рисунке 13 показаны результаты, которые были получены [12] для максимального значения подвижности. Из данного графика можно сделать вывод о том, что при снижении температуры от 300 К до 77 К подвижность увеличивается в 3-6 раза. Измеренные температурно-зависимые функции могут быть аппроксимированы[12]:

, (8)

где Pмi = (i=0,1) - температурные коэффициенты для м0[10,12].

Рис. 13. Зависимость подвижности от температуры

Наиболее быстрым способом подсчета подвижности при изменении температуры является график, изображенный на рисунке 14, взятый из статьи[13].



Рис. 14. Зависимость подвижности от температуры

1.7 Обзор программы TCAD

TCAD (Technology Computer Aided Design), - это набор прикладных программных инструментов, которые позволяют проводить многомерное моделирование интегральных полупроводниковых структур, где в качестве исходной информации используется описание технологического процесса их изготовления [14]

TCAD обладает следующими достоинствами:

· Универсальность;

· Комплексность проводимых исследований;

· Возможность изучать интегральную структуру;

· Наличие возможности изменения параметров технологических операций;

· Выбор оптимальных топологических размеров;

· Выбор места расположения контактов и т.д.

TCAD позволяет рассчитывать не только электрофизические параметры или электрические характеристики интегральных приборов, но и моделировать работу фрагментов схем или работу трехмерных интегральных структур, для которых заданы распределения примесей и размеры. Интегральные структуры могут представлять из себя прибор, входящий в состав схем, работу которых можно тоже промоделировать. Также можно экстрагировать параметры схемотехнических моделей[14].

Современные системы TCAD представляют собой комплекс программных модулей, интерактивных оболочек и средств визуализации, позволяющих решать следующие задачи:

?моделирование отдельных технологических операций, расчет профилей распределения примеси, электрофизические параметры слоев и толщины;

?моделирование интегральных структур, которые получены в результате последовательности технологических операций - технологического маршрута;

?расчет на основе численного моделирования электрических, электромагнитных, оптических и других характеристик полупроводниковых структур;

?экстрагирование схемотехнических параметров прибора по его электрическим характеристикам, расчет фрагментов схем;

?планирование эксперимента, моделирование прохождения «виртуальной партии» пластин по базовому технологическому маршруту с расщеплением входных технологических параметров (сплит-партии);

?оптимизирование параметров технологических операций, размеров элементов, технологического маршрута с целью получения заданных характеристик изделия[14].



Глава 2. Практическая часть диплома

2.1 Метод моделирования

2.1.1 Подгонка параметров BSIM4 модели транзистора, используя результаты расчетов структур транзисторов в TCAD

Для моделирования попадания тяжелой частицы в ячейку памяти, состоящей из транзисторов, используется SPICE модель BSIM4, параметры которой не изменяются автоматически при изменении температур при моделировании. В силу чего создаются структуры транзисторов в TCAD определенных размеров (130, 90, 65 нм) без SPICE модели, так как TCAD при построении ВАХ автоматически изменяет параметры транзисторов при изменении температуры. После чего сравниваются результаты ВАХ SPICE модели и TCAD модели. В силу того, что для моделирования попадания частицы в ячейку памяти нам необходима SPICE модель, то производится подгонка параметров под модель TCAD, которая является более точной. После подгона SPICE модель вставляется в проект для моделирования попадания тяжелой частицы в ячейку памяти, собранной на транзисторах определенной технологии.

· TCAD модель транзисторов

В программе TCAD создается структура транзистора (Рис. 15), исходя из технологических основ изготовления транзисторов, с учетом размерных особенностей для каждой технологии.



Рис. 15. Структура транзистора 130нм в TCAD

· SPICE модель транзисторов

После чего создается такой же проект, но содержащий модель BSIM4 или BSIM SOI. При этом в проекте задаются размеры транзисторов, тип транзистора: p-канальный или n-канальный, напряжения на затворе и стоке в отдельном окне (Рис. 16).

Рис. 16. Параметры транзистора 130нм

После того, как создан TCAD проект для транзистора и проект со SPICE-моделью со всеми заданными параметрами, то следующим шагом является сравнение ВАХ проектов TCAD и SPICE при комнатной температуре, как показано на рисунке 17. Также такое моделирование называется смешанным.

Рис. 17. Сравнение ВАХ TCAD и SPICE моделирования транзистора (черный - TCAD, голубой - SPICE)

Как мы видим, графики различаются, так как Spice-модель и TCAD-структура не идентичны по всем параметрам, следовательно, после этого производится подбор параметров, чтобы характеристики транзисторов были идентичны, что можно увидеть на рисунке 18.



Рис. 18. ВАХ транзистора 130нм после подгонки

Следующим шагом является сравнение ВАХ транзисторов при различных температурах. Для TCAD структуры изменение параметров транзисторов с изменением температуры производится автоматически и температура задается в командном файле проекта (Рис. 19). А SPICE моделирование такой особенностью не обладает, в следствие чего, при изменении температуры производится подгон параметров под TCAD проект и его ВАХ при определенной температуре.

Рис. 19. Задание температуры в TCAD проекте



2.1.2 Моделирование попадания тяжелой заряженной частицы в КМОП-ячейку памяти при разных температурах при помощи программы TCAD

После сравнения ВАХ, параметров SPICE моделей с TCAD проектами транзисторов, SPICE-модели вставляются в проект по моделированию попаданий частицы в ячейку памяти и измеряется воздействие данной частицы на работоспособность ячейки.

Рис. 20. Код для воссоздания попадания тяжелой частицы в ячейку памяти

Посредством кода, описание которого взято из источника [15], показанного на рисунке 20, задается попадание тяжелой частицы в ячейку, также задается температура, как показано на рисунке 18. В результате моделирования получаем график зависимости выходного напряжения на стоке от времени, на котором будет видно воздействие тяжелой частицы на ячейку памяти, а также привело ли это к сбою в работе ячейки или воздействие оказалось не таким сильным. На рисунке 21 приведен пример попадания тяжелой частицы в ячейку памяти, при котором произошло переключение в ячейке или сбой.



Рис. 21. Сбой при попадании ТЗЧ в ячейку памяти

В данной работе был выбран описанный метод моделирования для достижения поставленных целей и решения задач. Результаты моделирования будут приведены в следующих главах.

2.2 Моделирование ВАХ МОП-транзисторов при разной температуре

Для построения входной характеристики МОП-транзистора использовано смешанное моделирование в программе TCAD.

На рисунке 22 изображена TCAD структура транзистора, используемая для моделирования его сток-затворной характеристики при температурах: 300К, 400К, 500К и 600К.



Рис. 22. Структура транзистора 130 нм в TCAD

На рисунке 23 изображены параметры p-канального транзистора технологией 130 нм, при которых были получены входные ВАХ при температурах, указанных выше. Spice-модели транзисторов для всех исследуемых размеров при комнатной температуре находятся в Приложениях 1, 2, 3.

Рис. 23. Параметры транзистора 130нм

Полученные графики сток-затворных характеристик p-канального транзистора в результате моделирования при различных температурах изображены на рисунках 24-27.

Рис. 24. ВАХ транзистора 130нм при T=300K

Рис. 25. ВАХ транзистора 130нм при T=400K



Рис. 26. ВАХ транзистора 130нм при T=500K

Рис. 27. ВАХ транзистора 130нм при T=600K

Можно сделать вывод, что с увеличением температуры происходит уменьшение тока, проходящего через транзистор, и наоборот при уменьшении температуры.

Данные изменения сток - затворных характеристик с изменением температуры происходят главным образом из-за изменения порогового напряжения и поверхностной подвижности.

В таблицах 1 и 2 приведены изменения порогового напряжения и поверхностной подвижности для параметров моделей транзисторов разных технологий при различных температурах. При расчетах для моделирования изменялись только эти параметры, остальные - нет.

Таблица 1. Изменение порогового напряжения, В

		Температура, К	300	400	500	600
Технология, нм	Тип канала
65	n		0.13	0.05	-0.1	-0.15
	p		-0.025	-0.01	0.16	0.21
90	n		0.397	0.33	0.25	0.01
	p		-0.339	-0.275	-0.225	-0.15
130	n		0.388	0.3	0.2	0.125
	p		-0.337	-0.275	-0.175	-0.125

Таблица 2. Изменение поверхностной подвижности

		Температура, К	300	400	500	600
Технология, нм	Тип канала
65	n		550	150	50	50
	p		300	150	50	50
90	n		0.0547	0.04	0.029	0.013
	p		0.00711	0.0055	0.003	0.00225
130	n		0.05852	0.0425	0.025	0.015
	p		0.0075	0.00385	0.00265	0.00205

Выводы: Таким образом, осуществлена подгонка параметров для моделей МОП-транзисторов при разных температурах. Погрешность измерений не хуже 5%.

2.3 Моделирование воздействия тяжелых заряженных частиц на КМОП ячейку памяти

2.3.1 Моделирование воздействия заряженных частиц при разных размерах и разной температуре

При моделировании в данной работе использовались КМОП-ячейки, собранные на основе транзисторов следующих технологий изготовления: 130нм, 90 нм и 65 нм. Воздействие заряженных частиц моделировалось при разной температуре: 300К, 400К, 500К и 600К.

В качестве тяжелой заряженной частицы использовался заряд иона металла.

Также учитывалось попадание частицы в различные места транзисторов, а именно попадание в p-n переходы истока и стока, а также между ними. На графиках эти места обозначены, как gate_1, gate_3, gate_2 соответственно. Каждое из этих мест отличается по чувствительности к попаданию заряженной частицы.

В данном пункте представлены результаты моделирования попадания тяжелой заряженной частицы в КМОП-ячейки памяти и сравнение воздействия частиц при разной температуре по технологиям изготовления транзисторов.



Рис. 28. КМОП-ячейки 90нм и 130нм под воздействием частицы при температуре 300К

Рис. 29. КМОП-ячейки 90нм и 130нм под воздействием частицы при температуре 400К



Рис. 30. КМОП-ячейки 90нм и 130нм под воздействием частицы при температуре 500К



Рис. 31. КМОП-ячейки 90нм и 130нм под воздействием частицы при температуре 600К

Рис. 32. КМОП-ячейки 90нм и 65нм под воздействием частицы при температуре 300К

Рис. 33. КМОП-ячейки 90нм и 65нм под воздействием частицы при температуре 400К

Из графиков видно, что, во-первых, КМОП-ячейка технологией 90нм более чувствительна к попаданию заряженной частицы, чем КМОП-ячейка технологией 130нм, такая закономерность соблюдается и с увеличением температуры. Во вторых, воздействие частицы при попадании в различные места транзисторов тоже имеет закономерность. Таким образом, можно сделать следующий вывод: влияние частицы растет с изменением положения попадания от gate_1 до gate_3, то есть попадание частицы между p-n переходами (gate_2) оказывает большее влияние, чем попадание частицы в p-n переход истока (gate_1), а в свою очередь попадание частицы в p-n переход стока (gate_3) оказывает большее влияние, чем попадание в две других точки. Данная закономерность сохраняется и с изменением температуры для обеих технологий.

2.3.2 

2.3.3 Моделирование воздействия заряженных частиц при разной температуре на КМОП-ячейки памяти

Далее приведены результаты моделирования при воздействии заряженной частицы при разной температуре для каждой отдельно взятой КМОП-ячейки разной технологии: 130нм, 90нм, 65нм.

Моделирование 130нм.

Из графиков можно сделать следующие выводы:

1. При увеличении температуры воздействие заряженной частицы в КМОП-ячейки разных технологий возрастает. Для 130 нм при температурах 300К и 400К сбоя нет, при 500К сбой в точке gate_3, при температуре 600К - сбой для gate_2 и gate_3. Для 90 нм при температуре 300К сбой только в точке gate_3, 400К - сбой в точках gate_2 и gate_3, при температурах 500К и 600К сбой во всех точках. Для 65 нм при температурах 300К и 400К нет сбоя только в точке gate_1, при температурах 500К и 600К сбой во всех точках.

2. Воздействие частицы при попадании в p-n переходы истока и стока, и между ними тоже увеличивается с температурой, воздействие усиливается в этих точках в следующем порядке (от меньшего к большему): 1) p-n переход истока, 2) между p-n переходами и 3) p-n переход стока.

2.4 Результаты работы

В таблице 3 отображены результаты произведенной работы: зависимость падения напряжений в КМОП-ячейках памяти после воздействия на них тяжелой заряженной частицы при различных температурах.



Таблица 3. Падение напряжения в КМОП-ячейках под воздействием заряженной частицы при различных температурах

		T, K	300	400	500	600
Технология, nm	dU, V
130 nm	gate_1	dU1		0,21	0,36	0,44	0,52
	gate_2	dU2		0,34	0,52	0,6	1,5
	gate_3	dU3		0,56	0,74	1,5	1,5
90 nm	gate_1	dU1		0,33	0,37	1,2	1,2
	gate_2	dU2		0,5	1,2	1,2	1,2
	gate_3	dU3		1,2	1,2	1,2	1,2
65nm	gate_1	dU1		0,28	0,375	1	1
	gate_2	dU2		1	1	1	1
	gate_3	dU3		1	1	1	1

В таблице 3 значения падений напряжения рассчитаны по следующей формуле 9:

, (9)

где n - номер падения напряжения, соответствующий месту попадания частицы, a - значение напряжения логической «1» в соответствии с каждым размером, b - падение напряжения в этом месте попадания. Для 130 нм b = 1,5В, для 90 нм b = 1,2В, для 65 нм b = 1В.

Также результатом работы является таблица 4, в которой показаны потери напряжения в процентном соотношении, что более наглядно показывает разницу влияния воздействия частицы для каждой технологии при разной температуре.

Таблица 4. Потери напряжения в КМОП-ячейках под воздействием заряженной частицы при различных температурах в процентах

		T, K	300	400	500	600
Технология, nm	dU, %
130 nm	gate_1	dU1		14,00%	24,00%	29,33%	34,67%
	gate_2	dU2		22,67%	34,67%	40,00%	100,00%
	gate_3	dU3		37,33%	49,33%	100,00%	100,00%
90 nm	gate_1	dU1		27,50%	30,83%	100,00%	100,00%
	gate_2	dU2		41,67%	100,00%	100,00%	100,00%
	gate_3	dU3		100,00%	100,00%	100,00%	100,00%
65nm	gate_1	dU1		28,00%	37,50%	100,00%	100,00%
	gate_2	dU2		100,00%	100,00%	100,00%	100,00%
	gate_3	dU3		100,00%	100,00%	100,00%	100,00%

В таблице 4 значения потерь напряжения рассчитаны по следующей формуле 10:

, (10)

где n - номер падения напряжения, соответствующий месту попадания частицы, а - падение напряжения в этом месте попадания, b - значение напряжения логической «1» в соответствии с каждым размером. Для 130 нм b = 1,5В, для 90 нм b = 1,2В, для 65 нм b = 1В

Выводы:

1) С ростом температуры воздействие на устойчивость КМОП-ячеек при попадании тяжелой заряженной частицы увеличивается для каждого размера.

2) С уменьшением размеров КМОП-ячейка становится более чувствительной к попаданию частицы при увеличении температуры.

3) Наиболее устойчивым местом к попаданию частицы для всех размеров КМОП-ячеек и при всех температурах является p-n переход истока - gate_1, а наиболее чувствительным p-n переход истока - gate_3.



Заключение

В результате проведенной исследовательской работы произведено моделирования влияния температуры на устойчивость КМОП-ячеек памяти при попадании тяжелых заряженных частиц для технологий изготовления 130нм, 90 нм и 65 нм.

На основе произведенного моделирования можно сделать следующие выводы:

1. С уменьшением технологий изготовления от 130 нм до 65 нм влияние температуры при попадании частицы усиливается. Согласно таблице 4 просадки напряжений на стоках при температуре 300 К для одинаковой точки попадания gate_1 для технологий 130 нм, 90 нм и 65 нм соответственно составили в процентном соотношении: 14%, 27,5% и 28%, при температуре 400К: 24%, 30,83% и 37,5%. При температурах 500К и 600К для технологий 90 нм и 65 нм в точке попадания gate_1 результатом был одиночный сбой, а для 130 нм падения напряжения составили 29,33% и 34,67% соответственно. Зависимость потерь напряжения для двух других точек попадания аналогична.

2. Устойчивость КМОП-ячеек памяти зависит от места попадания частицы при разных температурах. Полученные результаты для каждой технологии при одной температуре 300К для gate_1, gate_2 и gate_3 соответственно: 130нм - 14%, 22,67%, 37,33%; 90нм - 27,5%, 41,67%, 100%; 65нм - 28%, 100% и 100%. С ростом температуры потери напряжения растут.

Резюмируя полученные результаты, выводом по проведенному моделированию является следующее: увеличение температуры усиливает влияние попадания тяжелой заряженной частицы в КМОП-ячейку памяти и негативно сказывается на устойчивости, уменьшая ее.

Размещено на Allbest.ru

...