Размещено на http://allbest.ru

Методические указания

К курсовому проекту по теме

Разработка специализированного цифрового функционального узла

Дисциплина: Схемотехника ЭВМ

(для студентов специальности 220100)

Москва - 2010

Введение

Тема курсового проекта: "Разработка специализированного цифрового функционального узла.

Цель проектирования:

-изучение технических характеристик и состава элементной базы современных ЭВМ;

-практическое освоение формальных и эвристических приемов выбора оптимального варианта реализации устройства из множества возможных;

-обучение приемам описания функционирования устройства, построения временных диаграмм его работы, ориентировочного расчета быстродействия и потребляемой мощности;

-освоение правил оформления функциональных и принципиальных электрических схем;

-выработка навыков анализа переходных процессов в цифровых схемах при помощи моделирования на ЭВМ.

Требования к выполнению курсового проекта

Содержание пояснительной записки:

Техническое задание (полный текст) по заданному варианту.

Структура генератора чисел (ГЧ), “как черного ящика” (входы и выходы).

Временная диаграмма работы ГЧ, как “черного ящика”.

Методы и способы построения ГЧ.

Обоснование выбора способа построения схемы ГЧ.

Техническое описание ГЧ.

Заключение.

Список использованной литературы.

Содержание (с указанием страниц).

Схема электрическая принципиальная с перечнем элементов.

Описание принципов работы и технические характеристики используемых микросхем (источники информации должны быть представлены при защите КП).

Рекомендации по выполнению основных этапов проектирования

I) Синтез вариантов функциональной схемы.

Конечный результат процесса синтеза любого технического устройства неоднозначен. Вариантность при проектировании функционального устройства появляется в силу следующих причин:

-использования различных принципов функциональной организации устройства;

-построение устройства с использованием различных серий микросхем;

-реализации устройства с использованием триггеров различных функциональных типов;

-использование различных способов кодирования внутренних состояний проектируемого устройства.

На первом этапе рекомендуется использовать методики синтеза функциональных узлов (см. лекции по курсу "Схемотехника ЭВМ"). В зависимости от функциональной сложности устройства эти методики можгут быть применена либо к устройству в целом, либо к его локальной части.

Функциональная схема устройства в каждом варианте (схема приводится в тексте пояснительной записки) должна быть раскрыта до уровня функциональных узлов типа регистр, счетчик, сумматор, дешифратор, шифратор, мультиплексор, демультиплексор, триггер и логические элементы (типа И-НЕ, ИЛИ-НЕ, И, ИЛИ, НЕ, И-ИЛИ-НЕ), необходимые для организации взаимодействия между функциональными узлами. Отдельные локальные части устройства могут быть раскрыты до уровня логических элементов указанного функционального типа.

Текст записки должен подтверждать, что каждый рассматриваемый вариант в полном объеме реализует функции, оговоренные заданием. Описание функциональных схем может сопровождаться упрощенными временными диаграммами. Также должны быть приведены расчеты, на основании которых можно сделать вывод о соответствии рассматриваемого способа построения схемы заданной в ТЗ системе ограничений.

Рассматриваемый этап проектирования является наиболее неформальным, требующим глубоких знаний и инженерной интуиции.

2) Сравнительный анализ вариантов

Выбор наилучшего варианта определяется заданным критерием оптимизации. При разработке цифровых устройств в качестве такого критерия может использоваться максимум быстродействия, минимум потребляемой мощности, максимум помехоустойчивости, максимум конструктивной надежности, минимум аппаратурных затрат, минимум стоимости, минимум массы и габаритов и др. Можно стремиться также к наилучшему сочетанию нескольких технических характеристик с учетом веса (значимости) каждой из них.

Критерий оптимизации указан в каждом варианте задания на проектирование. Ориентируясь на элементы (микросхемы) серии ИМС в наибольшей степени отвечающей критерию оптимизации, следует оценить затраты оборудования и быстродействие для каждого из рассматриваемых вариантов реализации устройства. При этом необходимо оценить возможность использования микросхем среднего уровня интеграции (СИС) или больших интегральных схем (БИС) - это дает возможные дополнительные варианты реализации.

После выбора одного из рассматриваемых вариантов производится окончательный выбор системы элементов (серии микросхем). В случае необходимости в составе функционального устройства могут присутствовать микросхемы различных серий. Любой из принятых вариантов должен быть обоснован с учетом заданного критерия оптимизации.

3) Выбор и описание используемой серии элементов

Перспективными, часто используемыми системами, имеющими широкий спектр СИС, являются системы типов ТТЛ, ТТЛШ, ЭСЛ и КМОП. На применение этих систем и следует ориентироваться в курсовом проекте. Не останавливаясь подробно на сравнительном анализе технических характеристик указанных систем, приведем лишь их основные достоинства.

Системы элементов ТТЛШ являются в настоящее время наиболее широко используемыми, поскольку они обладают оптимальным сочетанием наиболее существенных выходных параметров.

Системы элементов ЭСЛ имеют наибольшее быстродействие (tз 3 нс), но потребляют значительную мощность.

Системы элементов КМОП используются в устройствах с малым потреблением мощности.

После выбора серии элементов необходимо выполнить её общее описание, в котором должны быть отражены особенности элементов серии, их достоинства и недостатки, количественный и качественный состав серии, наличие в её составе СИС и т.п.

В заключительной части приводится описание тех интегральных схем, которые будут использованы в проектируемом узле (цоколевка, назначение отдельных выводов, метрологические характеристики).

4) Разработка принципиальной электрической схемы;

На данном этапе осуществляется переход от выбранной функциональной схемы к схеме принципиальной электрической. При этом необходимо решить ряд вопросов.

Покрытие функциональной схемы имеющимися в составе серии микросхемами влечет за собой переход к соответствующему логическому базису и к имеющимся в данной серии ИМС. Принципиальная электрическая схема должна быть построена таким образом, чтобы внутри отдельных микросхем оставался минимум неиспользованных элементов. В ряде случаев для обеспечения этого требования функциональную схему приходится несколько модифицировать.

Отдельно решаются вопросы организации цепей питания. Для надежной работы схемы и для обеспечения её помехоустойчивости цепи питания в цифровых устройствах обязательно фильтруются. Как правило, используется способ фильтрации с помощью конденсатора. Для этого в состав схемы вводятся один низкочастотный электролитический конденсатор (типа К52, К53 или подобный им) емкостью 5-30 мкФ и по одному высокочастотному конденсатору (типа КМ5) емкостью 0,1-1,0 мкФ на каждый корпус микросхем. Более детальные рекомендации по организации цепей питания приводятся в справочниках по применению конкретных серий ИМС.

Возникает также проблема неиспользуемых входов элементов. В зависимости от логической функции, выполняемой логическим элементом, на эти входы подается логический "0" или логическая "1". В ТТЛ и TTJIШ элементах для подачи логической "1" неиспользуемые входы можно подключать к источнику +5 В через резистор в 1 кОм (для стандартных ТТЛ элементов - к одному резистору разрешается подключать не более 20 входов). Если входы оставить неподключенными, то работоспособность схемы сохранится при некотором снижении быстродействия и помехоустойчивости. Для подачи логического "0" неиспользуемый вход элемента соединяется с шиной "Земля".

В ЭСЛ элементах неиспользованные входы следует оставить неподключенными (допустимо подключение к источнику напряжения -0,9 В). Кроме того, при использовании серии 100 или 500 надо иметь в виду, что все ЭСЛ элементы имеют выходы типа "открытый эмиттер". Следовательно, на всех используемых выходах микросхем необходим внешний (эмиттерный) резистор, подключенный либо к источнику смешения с напряжением -2 В (R =51 Ом), либо к основному источнику напряжения -5,2 В (R =300 Ом). Резисторы можно выполнять навесные или использовать резисторные матрицы типа 500НР400, либо блоки Б20.

В число электрических элементов устройства входит разъем, необходимый для обеспечения внешних электрических связей ТЭЗа (конструктивного модуля, на котором размещаются микросхемы узла). В настоящее время наиболее часто используются разъемы типов СНП и ГРПМ. Рекомендуется использовать разъем типа СНП 34-135.

Схема принципиальная электрическая отличается от функциональной схемы наличием условных обозначений микросхем, нумерацией их выводов в соответствии с ТУ на микросхемы, наличием цепей питания с фильтрующими элементами, электрических разъемов, наличием перечня элементов.

Условное обозначение цифровых микросхем -DN.M, где D -цифровая интегральная микросхема, N- порядковый номер микросхемы, M -порядковый номер элемента внутри микросхемы.

Разводка питающего напряжения не изображается на поле чертежа, а приводится в виде пояснений, в которых указывается, к каким выводам микросхем подключаются напряжения питания и “Земля”.

Все входные и выходные цепи, питающие напряжения, цепи с фильтрующими элементами и, возможно, контрольные точки должны быть выведены на разъем.

Для облегчения чтения чертежа допустимо сводить длинные связи между элементами в линии групповой связи. Все цепи в линиях групповой связи должны быть пронумерованы с обоих концов соответствующими числами, начиная c «1». Номера цепей в линиях групповой связи никак не связаны с нoмерами выводов микросхем и с номерами контактов разъема. Номера цепей в линии групповой связи и номера выводов микросхем проставляются над соответствующими линиями чертежа. Для удобства описания работы схемы сигнальные цепи могут дополнительно обозначаться текстовым идентификатором.

Допускается выполнять перечень элементов на отдельных листах формата A4. Перечисление элементов внутри перечня идет по начальной букве обозначения элемента в порядке латинского алфавита (С - конденсаторы, D - цифровые микросхемы; R - резисторы и т.д.).

Название чертежа должно начинаться с имени существительного. Например, "Генератор чисел. Схема принципиальная электрическая".

Схема должна быть выполнена в соответствии с ГОСТ 2.701 -2.703; 2.743;2.747;2.I04.

Для пояснения работы функционального устройства и анализа времени его переключения должны быть построены временные диаграммы. Достаточно привести временные диаграммы для 15-20 опорных точек схемы, сигналы в которых наиболее существенно отображают работу узла. В случае описания регулярной многоразрядной структуры достаточно привести диаграммы для нескольких младших и старших разрядов.

На временных диаграммах должны найти отражение все режимы работы узла, в том числе и режим с максимальной длительностью процессов переключения.

Для пояснения причинно-следственных связей в протекании процессов рекомендуется использовать форму диаграммы, показанную на рис. I. Правая крайняя стрелка указывает, что причиной переключения в "ноль" сигнала С является переключение в "ноль" сигнала А при условии " единичного" значения сигнала В.

При изображении временных диаграмм не обязательно точно выдерживать абсолютные значения времен задержек. С целью большей наглядности они могут быть увеличены или уменьшены. Однако следует обязательно выдерживать относительное расположение фронтов переключения сигналов на сопряженных диаграммах .

На основании временных диаграмм (и со ссылкой на них) должно быть выполнено техническое описание функционирования разработанного устройства.

5) Расчет быстродействия и потребляемой мощности

При составлении временных диаграмм должен быть найден и отображен случай такого сочетания последовательности переключений входных сигналов и режимов работы, при котором переходный процесс в схеме наиболее длителен.

При этом необходимо учитывать, что переходные процессы могут идти при переключении входного сигнала (чаще всего с выхода ГТИ) из "0" в "1" (задержка tз⁰¹, ) или при обратном переходе (задержка tз¹⁰ ).

Используя временные диаграммы, можно аналитически выразить максимальную задержку в схеме через задержки отдельных элементов, которые указаны в их технических характеристиках. Этот параметр, в частности, необходим для выбора допустимой частоты повторения сигналов синхронизации.

В ряде случаев важным оказывается не абсолютное значение задержки выходного сигнала узла относительно входных, а разница в задержках переднего и заднего фронтов сигнала. Этот параметр также может быть определен с помощью анализа временных диаграмм и значений задержек элементов.

Расчет потребляемой мощности для систем элементов различного типа имеет свои особенности.

В ЭСЛ элементах потребляемая мощность слабо зависит как от уровня выходного сигнала, так и от частоты переключения, вплоть до предельных частот. Следовательно, в данном случае достаточно просуммировать паспортные значения потребляемой мощности всех элементов схемы.

Элементы ТТЛШ имеют очень слабую зависимость потребляемой мощности от частоты. Для ТТЛ и ТТЛШ элементов характерны разные значения потребляемой мощности для двух различных состояний схемы. Точно учесть наихудшее с этой точки зрения распределение "0" и "1" на выходах элементов затруднительно. Поэтому обычно пользуются максимальным значением статической мощности.

Более сложен расчет потребляемой мощности для КМОП схем. Их статическая мощность чрезвычайно мала и практически может не учитываться.

Динамическая потребляемая мощность растет линейно с увеличением частоты переключения и эквивалентной емкости нагрузки. В общем случае для точного, анализа нужно знать значения всех внутренних паразитных емкостей, выходной емкости, емкости монтажа и нагрузки. Точный учет этих параметров чрезвычайно сложен, тем более что большинство указанных емкостей нелинейно.

С достаточной для практического применения степенью точности потребляемая каждым элементом мощность может быть найдена по формуле

Р=(C_H+C_ВЫХ)·Е²·F

где Сн=См+кСвх - емкость нагрузки; С - выходная емкость логического элемента (примерно 30 пФ; C_М -емкость монтажа (принимается 15 пФ); Свх -входная емкость элемента нагрузки (примерно 10 пф); к -количество элементов нагрузки; F -частота переключения; Е -напряжение питания.

Элементы проектируемого узла могут переключаться с различной частотой. Допускается при использовании систем ТТЛ и КМОП усреднять значение частоты переключения либо для всей схемы, если эти различия незначительны, либо для отдельных её частей.

6) Машинный анализ переходных процессов.

Инженерные методы проектирования не гарантируют получение безошибочных схем устройств. С увеличением сложности функций, выполняемых отдельными микросхемами, значение эффективных методов проверки результатов проектирования существенно возросло, т.к. любая ошибка в проектировании или применении конкретной, микросхемы приводит к необходимости полной переработки функциональной схемы и печатной платы.

Основу машинного анализа составляет цифровое моделирование работы логических схем. Наиболее полную информацию о поведении схемы устройства получают при анализе его временной диаграммы работы. Одна из основных задач цифрового моделирования на этапе логического проектирования устройств ЭВМ - автоматическое построение временной диаграммы исследуемой схемы.

Для облегчения анализа схем построение временной диаграммы с помощью ЭВМ обычно сопровождается выявлением и выводом на печать нежелательных и запрещенных ситуаций в схеме.

7) Заключение и выводы

Оцениваются суммарные аппаратурные затраты на реализацию узла, его технические характеристики (быстродействие, потребляемая мощность), вся проделанная работа в целом. Делается вывод о том, полностью ли выполнены требования технического задания на курсовое проектирование.

Задания на курсовое проектирование

Индекс задания состоит из трех позиций, содержащих разделенные точками десятичные числа (например, 15.3.2). Эти числа указывают (слева направо) номер задания, номер варианта задания, критерий оптимизации. Числа третьей позиции задают критерий оптимизации следующим образом:

1 -минимум (в количестве корпусов корпусов) аппаратных затрат (при равенстве по этому критерию выбрать схему с минимальной потребляемой мощностью);

2 -максимум быстродействия (при равенстве по этому критерию выбрать схему с минимальными аппаратными затратами);

3 -минимум потребляемой мощности (при равенстве по этому критерию выбрать схему с минимальными аппаратными затратами).

Задание I. Разработать генератор чисел, формирующий на выходе Z из каждых N входных импульсов (от ГТИ), в зависимости от задаваемого управляющим кодом режима, выходную последовательность импульсов, приведенную в табл. 2.

Таблица 2

Вари-ант	N	Номера импульсов, проходящих на выход генератора чисел Z
		Режим 1	Режим 2	Режим 3	Режим 4
1	19	1,5,10,11,14	2,3,7,11,13,18	4,8,12,14	6,9,15,16,17
2	21	12,13,17,19	1,8,9,11,12	4,5,10	3,6,7,8,15,20
3	24	1,8,11,18,20	9,12,14,21	2,4,6,17,19	-
4	20	4,12,17,18,7	6,7,8,17	5,6,9,19	2,4,5,15
5	22	9,10,14,16	-	9,10,17,20,21	1,4,5,12,14,18

Задание 2. Разработать генератор чисел, формирующий при поступлении на его вход каждых N входных импульсов синхронизации, в зависимости от задаваемого управляющим сигналом режима, на выходах Z₁ и Z₂ одну из двух последовательностей значений сигналов, приведенных в табл. 3.

Таблица3

Вари-ант	N	Номера импульсов, проходящих на выходы генератора чисел
		Режим 1	Режим 2
		Выход Z1	Выход Z2	Выход Z1	Выход Z2
1	23	3,4,7,12,19,21	3,8,17,18,19,20	1,4,8,9,10,15	5,11,13,21,22
2	20	2,9,12,14	6,9,15,16,17	2,4,6,17,19	6,7,8,17,18
3	19	2,4,5,6,15	1,5,10,11,14	12,13,14,17,19	1,8,11,18
4	18	1,15,16,17	4,12,17,18	4,8,12,14	1,2,7,9
5	21	1,5,9,13,19	7,9,13,15,21	2,3,9,10,14,20	1,6,11,18,21

Задание 3. Разработать генератор чисел, формирующий при поступлении на его вход каждых N входных импульсов синхронизации на выходе Z последовательность значений сигналов, приведенных в табл. 4.

Таблица 4

Вариант	N	Номера импульсов, проходящих на выход генератора чисел Z
1	37	1, 9, 16, 22, 27, 31, 34, 36, 37
2	37	1, 2, 4, 7, 11, 16, 22, 29, 37
3	65	1, 2, 4, 7, 11, 16, 22, 29, 37, 44, 50, 55, 59, 62, 64, 65
4	56	2, 4, 7, 11, 16, 22, 29, 37, 46, 56
5	57	1, 3, 7, 13, 21, 31, 43, 57

Задание 4. Разработать генератор чисел, формирующий при поступлении на его вход каждых N входных импульсов синхронизации на выходах Zi последовательность значений сигналов, приведенных в табл. 5.

Таблица 5

Вариант		Номера импульсов, приходящих на выходы генератора чисел
		Z1	Z2	Z3	Z4	Z5	Z6	Z7	Z8	Z9	Z10
1	18	1,2,4,7	2,3,5,8	3,4,6,9	4,5,7, 10	5,6,8, 11	6,7,9, 12	7,8, 10,13	8,9,11,14	9,10, 12,15	10,11,13,16
2	21	9,10, 11,13, 14, 17, 19	8,9,10,12,13,16,18	7,8,9, 11,12, 15,17	6,7,8, 10,11,14,16	5,6,7, 9,10, 13,15	4,5,6, 8,9, 12,14	3,4,5, 7,8, 11,13,12	2,3,4, 6,7,10	1,2,3, 5,6,9, 11	-
3	21	1,5,6, 7,10, 11	2,6,7, 8,11, 12	3,7,8, 9,12, 13	4,8,9, 10,13,14	5,9,10,11,14, 15	6,10, 11,12,15,16	7,11, 12,13, 16,17	8,12, 13,14, 17,18	9,13, 14,15, 18,19	-
4	23	10,12, 19,21	9,11, 18,20	8,10, 17,19	7,9, 16,18	6,8, 15,17	5,7, 14,16	4,6, 13,15	3,5,12, 14	2,4,11,13	1,3,10,12
5	23	9,10,13	8,10, 11,14	7,9, 11,12,15	6,8, 10,12,13,16	5,7, 11,13, 14,17	4,6,9,12,14, 15,18	3,5,8, 9,10, 13,15,16,19	2,4,7, 8,10, 11,14, 16,17, 20	1,3,6, 7,9,11,12,15,17,18,21	-

Задание 5 . Разработать генератор чисел, формирующий при поступлении на его вход каждых N входных импульсов синхронизации, в зависимости от задаваемого управляющим сигналом режима, на выходах Zi одну из двух последовательностей значений сигналов, приведенных в табл. 6.

Таблица 6

Вариант	N	Номера импульсов, приходящих на выходы генератора чисел
		Режим 1	Режим 2
		Z1	Z2	Z3	Z4	Z5	Z6	Z1	Z2	Z3	Z4	Z5	Z6
1	11	8,9	6,7	4,5,7,9	3,5	2,6	1,3,5, 7,9	9	7,8	5,6,8	4,6,7,8,9	3,4,5,6	2,3, 5,6,7
2	14	11, 12, 13	6,8,9,10	3,4,8,9,5, 10	2,4, 5,7, 10,12	1,2,5,6, 9, 10,13	1,3,5, 7,9, 11,13	12,13	8,9, 10, 11	6,7, 10, 11, 12,13	4,5,6,7,8,9,10,11	2,3,5, 10, 4, 11, 12, 13	1,3,5,7,11, 13
3	12	7,8, 9, 10, 11	5,6,8,10	4,7,9	3,6, 7,8	2,6, 11	1,3,5, 8,10	8	6,7,8,11	5,7,8	4,6,7,10	3,4,5,6,8,9,10	2,3,4,5,6,7,8,9, 10,11
4	15	6,7, 8, 10, 12	4,5, 6,9, 11, 12, 15	2,3,5,8,10, 11,14	1,3, 4,7, 9, 10, 13, 15	2,3,6,8,9, 12, 14,15	1,3,5, 7,8, 11, 13,14	5,6, 7,8, 12, 13,14	1,3,4,7,11, 12, 13	2,4,6, 10, 11, 12	1,2,3,4,9, 10, 11,15	1,2,5,6,8,9,10,14,15	1,3,5,7,8,9,13, 14,15
5	13	8,9, 10	6,7,9, 10, 12	4,5,7,8,10	3,5, 6,7, 10, 11	2,3,4,5,7,9,11	1,2,5, 4,7,8, 9,10, 11,12	5,4,6, 10,11,12	2,3,5,6,9	1,3,4, 6,9, 11	2,3,6,11,12	1,3,5,7,10, 12	8,9, 12

Задание 6. Разработать генератор чисел, формирующий при поступлении на его вход каждых N входных импульсов синхронизации на выходах Zi последовательность значений сигналов, приведенных в табл. 7.

Таблица 7

Вариант	N	Номера импульсов, приходящих на выходы генератора чисел
		Z1	Z2	Z3	Z4	Z5	Z6	Z7	Z8	Z9	Z10
1	15	6,7,8, 9,10, 11,12,13,14	7,8,9,10,11,12,13	8,9, 10,11	9,10, 11	5,10	4,5,6	3,4,5,6,7	2,3,4,5,6,7,8	1,2,3,4,5,6,7,8,9	1,2,3, 4,5, 11,12,13,14,15
2	23	1,2,3,4,5,6,7,8,9,10, 18,19	2,3,4,5, 6,7,8,9, 10,11, 17,18	3,4,5,6,7,8,9,11, 12,16,17	4,5,6,7,8, 12, 13, 15,16	5,6,7,13,14,15	6,10, 14,22	9,10, 11,21,22	8,9, 10,11,12, 20,21	6,7,8,9,10, 11,12, 13,19, 20	-
3	17	4,5,6,14,15,16	5,6,7,13,15,16	6,7,812,13,14,16	7,8, 9,11,12, 13, 14, 15	8,9, 10,11, 12,14,15,16	9,10, 11,15,16	3,10, 13,16	2,3,4, 12,13,14	1,2,3,4,5,6,11, 12,13, 14,15	-
4	19	1,2,3, 11,12, 13,17, 18	2,10, 12,14,18	9,10, 11,13,14,15	8,9, 11, 12,13,15,16	7,8, 12,16, 17	6,7, 17,18	5,6, 18	4,5,14	3,4, 13,14, 15	1,2,3,12,13,14
5	16	3,15	4,5,15	6,7	6,7	7,8	8,9,13	9,10, 12,13,14	10,11,12,14,15	2,11, 13,15	-

Задание 7. Разработать генератор чисел, формирующий при поступлении на его вход каждых N входных импульсов синхронизации на выходах Zi последовательность значений сигналов, приведенных в табл. 8.

Таблица 8

Ва-ри-ант	N	Номера импульсов, приходящих на выходы генератора чисел
		Z1	Z2	Z3	Z4	Z5	Z6	Z7	Z8	Z9	Z10
1	24	1,19	2,18, 20,24	3,17 21,22	4,16, 23	5,15	6,14	7,13	8,12	9,11	10
2	24	1,17	2,16, 20,22	3,15, 21,23	4,14, 24	5,13	6,12	7,11	8,10	9,18	19
3	19	1,13, 19	2,12, 14,18	3,11, 15,17	4,10, 16	5,9	6,8	7	-	-	-
4	19	1,11, 16	2,10, 14,17	3,9, 15,18	4,8	5,7	6,13	7,12	-	-	-
5	19	1,7,19	2,6,8,18	3,5,9,17	4,10, 16	15,11	14,12	13	-	-	-

цифровой генератор число электрический

Рекомендуемая литература

а) основная литература:

Новиков Ю.В. Основы цифровой схемотехники: Базовые элементы и схемы; Методы проектирования. М.: «Мир», 2001. - 379 с.

Угрюмов Е.П. Цифровая Схемотехника: Учебн. Пособие для вузов.- СПб: «БХВ - Санкт-Петербург», 2007. -800 с.

б) дополнительная литература

1. Применение интегральных микросхем памяти: Справочник / Дерюгин А.А. , Цыркин В.В., Красовский В.Е. и др., Под ред. Гордонова А.Ю., Дерюгина А.А.. - М: «Радио и связь», 1994 - 131 с., ил.

2. Нефедов А.В. Интегральные микросхемы и их зарубежные аналоги: В 12томах. - «РадиоСофт», 2001.

3. Нефедов А.В. , Савченко А.М. Зарубежные микросхемы памяти и их аналоги: В 2томах. - «РадиоСофт», 2002.

4. Шило В.Л. Популярные микросхемы КМОП. Серии К176, К561 , К564 , К1561 , К1554 , К1564 , К1594. Справочник - М.: “Горячая Линия - Телеком”, 2002.-112 с.

5. Шило В.Л. Популярные микросхемы ТТЛ. - М.: “Аргус”, 1993.- 64 с.: ил.

6. Калабеков Б.А. Цифровые устройства и микропроцессорные системы. - М.: «Радио и связь», 2000. - 336 с.

7. Бирюков С.А. Применение цифровых микросхем серий ТТЛ и КМОП - «ДМК», 2000. - 240 с.

8. Портала О.Н. Цифровые КМОП микросхемы. Справочник. - М.: «Наука и техника», 2001. - 400 с.

9. Цифровые интегральные микросхемы: Справочник / П.П. Мальцев, Н.С. Долидзе, М.И. Критенко и др. - М.: «Радио и связь», 1994.

10. Мышляева И.М. Цифровая Схемотехника: Учебник для среднего проф. Образования - М. : Издательский центр «Академия», 2005.

11. Бойко В.И. и др. Схемотехника электронных схем. Цифровые устройства. - СПб: «БХВ - Санкт-Петербург», 2004.

12 . Бабич Н.П., Жуков А.И. Компьютерная Схемотехника. Методы построения и проектирования: Учебное пособие - K.: «МК-Пресс», 2004.

13. Перельман Б.Л., Шевелев В.И. Отечественные микросхемы и их зарубежные аналоги, Справочник, «НТЦ Микротех», 2000.

14. Аванесян Г.Р., Беспалов А.А. Униполярные интегральные микросхемы: Справочное пособие.,«Радио и связь», 2003, 220 с.

15. Применение интегральных микросхем в электронной вычислительной технике. Под ред. Файдулаева Б.Н. М. "Радио и связь", 1986г.

16. Микросхемы ТТЛ. Справочник. Том 1. ., Пер.с нем.-М.: «ДМК», 2001, 384 с.

17. Микросхемы ТТЛ. Справочник. Том 2. ., Пер.с нем.-М.: «ДМК», 2001, 544 с.

18. Воробьев Е.П., Сенин К. В. Интегральные микросхемы производства СССР и их зарубежные аналоги. - М.: «Радио и связь», 1990.

19. Петровский И. И. Логические ИС КР1533 и КР 1554. -М.: «ТОО Бином», 1993.

20. Применение интегральных схем в электронной вычислительной технике: Справочник. Под ред. Б. Н. Файзулаева. - М.: «Радио и связь», 1990.

21. Цифровые интегральные микросхемы: Справочник. Под ред. П. П. Мальцева. - М.: «Радио и связь, 1994.

22. Применение интегральных микросхем памяти: Справочник. Под ред. А. Ю. Гордонова. - М.: «Радио и связь», 1994.

23. Пухальский Г. И., Новосельцева Т. Я. Цифровые устройства: Учебное пособие для ВТУЗов. -СПб.: «Политехника», 1996.

24. Аванесян Г.Р., Левшин В. П. Интегральные микросхемы ТТЛ, ТТЛШ. Справочник. - М.: «Машиностроение», 1993.

25. Аксенов А.И., Нефедов А.В. Элементы схем бытовой радиоаппаратуры. Конденсаторы. Резисторы. Справочник., М.: «Радио и связь», 1995.

в). Интернет ресурсы

1. http://www.rlocman.ru/comp/koz/adv/advh0.htm

2. http://www.qrz.ru/reference/kozak/index.shtml

3. http://www.chipindustry.ru

4. http://www.chipinfo.ru/

5. http://platan.ru/

6. http://www.cqham.ru/kozak/adv/advh0.htm

7. http://radioteh.nm.ru/info/ims/index.htm

8. http://www.gaw.ru/

9. http://www.chip-dip.ru/index.html

Размещено на Allbest.ru

...