Оптические и проводные сети и системы связи

Теория переключательных схем основана на алгебре логики. Поэтому цифровые устройства строят на базовых элементах, выполняющих элементарные логические операции. Практика показывает, что цифровые устройства, построенные в строгом соответствии с законами алгебры логики, при игнорировании других важных аспектов, как правило, не работают. При рассмотрении темы уделяется внимание этим аспектам.

Раздел 3.1 Элементная база цифровых устройств

Цель изучения раздела - сформировать информационную основу по типовым схемотехническим решениям, используемым для построения логических элементов.

В отличие от аналоговых сигналов, дискретные сигналы, с которыми работают цифровые устройства, представляются не значением какого-либо параметра, а принадлежностью его значения ограниченным диапазонам. Чаще всего используются уровни напряжений на входах и выходах цифровых элементов и устройств.

Это позволяет использовать цифровые элементы и схемы с достаточно значительными допусками параметров входных и выходных каскадов, что сильно прощает их производство по интегральным технологиям. Допускает устойчивую работу при изменениях температуры, электрической нагрузки и напряжения питания схем. Позволяет игнорировать влияние ограниченных по уровню помех.

Параметрами элементов цифровых устройств, наиболее важными для схемотехнического проектирования, являются:

- диапазоны напряжений низкого L уровня и высокого H уровня (для представления логических «0» и «1») для выходов и для входов;

- запасы помехоустойчивости;

- нагрузочная способность выходов (коэффициент разветвления по выходу);

- длительность переключения выхода - время перехода состояния сигнала с низкого уровня на высокий или наоборот (перехода из логического «0» в «1» или наоборот);

- задержка распространения фронта цифрового сигнала при «прохождении» через цифровой элемент или схему.

Для повышения помехоустойчивости и надёжности работы допустимые области значений выходного сигнала (по «1» и по «0») должны быть уже допустимых диапазонов входного сигнала (по «1» и по «0») (рисунок 3.1).

Увеличение логического перепада U_л = U¹ _min - U⁰ _max способствует повышению помехоустойчивости элементов.

Рисунок 3.1

Длительность нарастающего t _r и спадающего фронта t _f (рисунок 3.2) определяется временем перезаряда паразитной емкости нагрузки С_п логического элемента

t _ф = U_л /(dU/dt) = U_лC_п/ I,

где I - ток перезаряда паразитной емкости.

Рисунок 3.2

Таким образом, повышение быстродействия элементов возможно путем снижения логического перепада, паразитных емкостей или путем повышения тока перезаряда. Или требования к помехозащищенности, быстродействию и экономичности являются противоречивыми. Эти противоречия решаются поиском компромисса при разработке стандартов логических уровней.

Схемотехника логических элементов

Наиболее распространенной технологией логических схем является КМОП-технология (КМОП = комплементарная структура металл-окисел-полупроводник). Применяемые полевые транзисторы (ПТ) имеют то преимущество что, их затвор изолирован оксидом, и поэтому в статическом

состоянии ток на входе не протекает.

Транзисторы соединены в схему, как это показано на рисунке 3.3. Затворы обоих транзисторов соединены между собой, так что Uзи (NМОП) = Uin и Uзи(PМОП) = Uin - Vсс. За счет правильного выбора пороговых напряжений и напряжения питания Vсс обеспечивается, стационарные состояния, при которых всегда один из транзисторов выключен, а другой -- включен. Полученная схема работает как инвертор, так как при Uin = 0 В N-МОП транзистор выключен, а Р-МОП транзистор проводит. Отсюда Uout = Vcc. Напротив, при Uin = Vcc Р-МОП транзистор выключен и N-МОП транзистор проводит, так что Uout = 0 В. Поэтому структура электронной схемы соответствует инвертору (элементу НЕ).

Рисунок 3.3

Другие базовые КМОП-схемы логических элементов образуются из инвертора путем подсоединения к N-MOП и Р-МОП-транзисторам еще по одному транзистору последовательно или параллельно. Таким образом, получают схему И-НЕ и ИЛИ-НЕ (рисунок 3.4).

Рисунок 3.4

Элемент с тремя состояниями выхода в КМОП-варианте может быть выполнен с двумя дополнительными транзисторами, которые в зависимости от состояния входа или проводят или находятся выключенном состоянии. Подобная схема показана на рисунке 3.5. Вход OE служит для разрешения выхода. При низком уровне на входе OE выход элемента отключен от нагрузки - находится в третьем Z- состоянии.

Рисунок 3.5

Ранее более распространенными логическими элементами были элементы транзисторно-транзисторной логики (ТТЛ) (рисунок 3.6). В отличие от многих своих конкурентов они продолжают активно использоваться в настоящее время.

Рисунок 3.6

Схема базового элемента ТТЛ содержит многоэмиттерный транзистор Q1 на входе. Если на всех входах напряжения близки к напряжению питания Vcc, то входной транзистор работает в инверсном активном режиме. Включается следующий транзистор Q2, вследствие чего на выходе элемента формируется низкий уровень. Для того, чтобы входной ток был малым, коэффициент усиления инверсионного тока транзистора Q1 должен быть близким к 1.

Если на одном из входов напряжение соответствует низкому уровню L, то входной транзистор Q1 работает в активном нормальном режиме (пропускает ток). Напряжение коллектор-эмиттер снижается до минимального остаточного напряжения, а следующий транзистор Q2 запирается. Выходное напряжение соответствует высокому уровню Н. Скорость переключения может быть еще улучшена, если между базой и коллектором транзисторов включить диоды Шотки. При этом заряд в базе остается малым и длительность выключения транзистора можно снизить. В типовое обозначение ТТЛ-вентиля с диодом Шотки вводится буква Ш (ТТЛШ).

Выводы по разделу

Входы и выходы совместимых по уровням логических элементов должны соединяться непосредственно.

Требования к помехозащищенности, быстродействию и экономичности логических элементов противоречат друг другу. Эти противоречия решаются поиском компромисса при разработке стандартов логических уровней. В ядрах БИС используют низковольтные стандарты с напряжением питания 1.2 - 1.8 В. Периферийные элементы, связанные с выводами ИС используют стандарты с напряжением питания 2.5 - 5 В.

Самой распространенной технологией производства цифровых ИС является КМОП. Быстродействие и экономичность цифровых ИС во многом зависит от используемых технологических норм.

Вопросы для самоконтроля

Перечислите основные статические параметры элементов ТТЛ.

Дайте сравнительную оценку логических элементов ТТЛ(Ш ) и КМОП.

В каких случаях используют элементы с трехстабильным выходом?

В чем особенность третьего состояния выхода?

Поясните назначение сигнальной линии OE.

Раздел 3.2 Функциональные узлы комбинационного типа

Цель изучения раздела - сформировать информационную основу по типовым схемотехническим решениям, используемым для построения типовых комбинационных узлов.

Особенностью функционирования комбинационных схем является зависимость текущих значений выходных сигналов только лишь от комбинации текущих значений входных сигналов. Т.е., нет принципиальных отличий между функционированием комбинационных схем и базовых логических элементов. Различие состоит в сложности реализуемых логических функций. Так как сложные логические функции, которые реализуют комбинационные схемы, можно представить в виде разложения на элементарные логические операции, то эти схемы можно построить из ограниченного набора логических элементов, образующих полный логический базис.

Комбинационные схемы, выполняющие распространенные на практике функции, называют типовыми функциональными узлами комбинационного типа. Далее рассматриваются некоторые из них.

Двоичный дешифратор является одним из представителей преобразователей кода. Так как способы представления одной и той же информации с помощью «0» и «1» могут быть различными, приходится использовать соответствующие перекодирующие узлы. Двоичный дешифратор перекодирует информацию из позиционного кода в унитарный код «один горячий».

На рисунке 3.7 приведены УГО, логическая схема и реализуемые функции двоичного дешифратора на восемь выходов. Данная схема имеет инверсные выходы, поэтому информация о числе представляется единственным нулем на активном выходе.

Рисунок 3.7

Мультиплексор - одноразрядный или многоразрядный многоканальный коммутатор дискретных сигналов. Передает информацию с одного из входов на единственный выход. Выбор активного входа происходит по его двоичному адресу. На рисунке 3.8 приведена схема и УГО одноразрядного мультиплексора на восемь каналов.

Рисунок 3.8

Одним из самых распространенных комбинационных узлов является сумматор двоичных чисел. На его основе строят другие арифметические узлы, например, арифметико-логические устройства и двоичные умножители.

Двоичные сумматоры и другие узлы, выполняющие обработку двоичных чисел удобно строить на основе одноразрядных секций. На рисунке 3.9 приведена таблица истинности, УГО и два варианта реализации схемы одноразрядного сумматора.

Рисунок 3.9

Схему для сложения многоразрядных чисел можно построить в соответствии с правилами сложения чисел «столбиком». Сложение многоразрядных чисел начинают с младшего разряда, при сложении следующих разрядов учитывают межразрядные переносы. На рисунке 3.10 приведена схема многоразрядного сумматора с последовательным переносом. Одноразрядные сумматоры соединены по цепям распространения переноса. Основным недостатком схемы является низкое быстродействие, так как разряды суммы формируются последовательно.

Рисунок 3.10

Выводы по разделу

Значительная часть типовых цифровых функциональных узлов являются комбинационными схемами. Они не способны запоминать историю входных воздействий.

К числу узлов комбинационного типа относятся преобразователи кода, включая шифраторы и дешифраторы, мультиплексоры, двоичные сумматоры, компараторы, арифметико-логические устройства, матричные умножители, схемы контроля.

Быстродействие комбинационных узлов определяется задержками элементов, а также способами их соединения между собой.

Вопросы для самоконтроля

Какие параметры характеризуют быстродействие устройств комбинационного типа? Поясните, что они характеризуют.

В каких случаях используются преобразователи кода?

Приведите примеры преобразователей кода.

Поясните функциональное назначение мультиплексоров. Поясните назначение их входов и выходов.

Поясните функциональное назначение двоичных дешифраторов. Поясните назначение их входов и выходов.

Поясните функциональное назначение сумматоров?

Почему схемы многоразрядных сумматоров строят на базе одноразрядных секций?

Как влияет организация переноса на быстродействие сумматоров?

Лекция 4

Тема 4. Цифровые автоматы и полупроводниковая память

Введение

На основе логических элементов можно построить не только комбинационные узлы, но и схемы, имеющие принципиально иное функционирование. Основным их отличием является зависимость текущих значений выходных сигналов от текущих и предшествующих им значений входных сигналов. Влияние предыстории входных сигналов на их работу позволяет их называть автоматами с памятью. Также используется название - последовательностные схемы. В разделе 4.1 рассматриваются элементарные автоматы - триггеры и наиболее распространенные узлы последовательностного типа. Для хранения двоичной информации используют накопители, которые, в том числе, могут быть выполнены по интегральной технологии в виде ИС.

В разделе 4.2 рассматриваются полупроводниковые запоминающие устройства.

Раздел 4.1 Триггеры, регистры, счетчики

Цель изучения раздела - сформировать информационную основу по типовым схемотехническим решениям, используемым для построения триггеров и типовых узлов последовательностного типа.

Триггер - элементарный автомат, имеющий два различимых на выходе состояния и обладающий полнотой переходов. Триггеры можно классифицировать по их автоматному описанию, а также по способу управления записью информации.

На рисунке 4.1 приведены графы состояний D- и RS-триггера.

D-триггер принимает и хранит информацию, которая поступает на его вход D. RS-триггер имеет раздельные входы установки S и сброса R. Комбинация S = R = 1 для этого триггера является запрещенной.

Рисунок 4.1

По способу записи информации различают асинхронные и синхронные триггеры. Возможное переключение асинхронных триггеров происходит после соответствующих изменений входных сигналов. Переключение синхронных триггеров может произойти только при появлении синхроимпульса на специальном входе. Различают синхронные триггеры:

- управляемые (синхронизируемые) уровнем;

- управляемые (синхронизируемые) фронтом;

- двухступенчатые.

Различия в управлении триггерами и УГО приведены на рисунке 4.2.

Рисунок 4.2

На рисунке 4.3 приведена схема асинхронного RS-триггера с инверсными входами и его УГО. Временные диаграммы, поясняющие работу триггера, приведены на рисунке 4.4.

Рисунок 4.3 Рисунок 4.4

Синхронизация триггеров в цифровых устройствах является простым и надежным средством противодействия рискам сбоя. Под рисками сбоя понимают кратковременные ложные изменения сигналов, возникающие из-за рассогласования задержек по различным путям распространения сигналов. Появление этих ложных изменений может привести к переключению триггера в противоположное состояние. Поэтому синхроимпульсы подают только в такие моменты времени, когда появление рисков сбоя исключено.

На рисунке 4.5 приведена схема и УГО D-триггера, управляемого уровнем «1», (прозрачной защелки).

Рисунок 4.5

Работу триггера под управлением синхроимпульсов С поясняют временные диаграммы на рисунке 4.6. «Защелкивание» данных происходит в момент снятия активного уровня «1» синхроимпульса С. Поэтому в этом момент времени и его «окрестности» на протяжении времени предустановки tsu и времени удержания th данные на входе D не должны изменяться. Только при этом условии синхронизация будет защищать триггер от рисков сбоя.

Рисунок 4.6

При С = 1 триггер становится прозрачным, т.е. все изменения на входе D проходят на выход Q. В некоторых случаях это бывает недопустимо, поэтому вместо прозрачных защелок используют триггеры, управляемые фронтом. Запись информации в такие триггеры происходит в момент формирования активного фронта синхроимпульса. Поэтому на протяжении времени предустановки tsu и времени удержания th относительно активного фронта данные на входе D не должны изменяться. На рисунке 4.7 приведена схема и УГО D-триггера, управляемого положительным фронтом, типа К155ТМ2.

Рисунок 4.7

Функциональные узлы последовательностного типа обычно строят на триггерах и логических элементах. Наиболее распространенными представителями таких узлов являются регистры и счетчики.

На рисунке 4.8 приведена схема и УГО регистра данных, построенная на D-триггерах, управляемых уровнем. Триггеры связаны только по входам синхронизации, поэтому регистр можно рассматривать как триггер в многоразрядном исполнении.

На рисунке 4.9 приведена схема и УГО регистра сдвига. Такой регистр можно построить только на триггерах, управляемых фронтом или двухступенчатых триггерах. Регистр сдвига имеет последовательный вход данных DS. Такой регистр способен принимать и хранить данные поступающие по последовательным каналам передачи. Каждый разряд слова данных должен сопровождаться синхроимпульсом.

Рисунок 4.8

Рисунок 4.9

Счетчики - автоматы, фиксирующие в том или ином коде число поступивших на их вход импульсов. Обычно их используют для подсчета числа событий или для деления частоты импульсных последовательностностей.

По способу кодирования различают двоичные (М=2ⁿ) и двоично-кодированные счетчики. По направлению счета: суммирующие, вычитающие и реверсивные счетчики. По способу подачи счетных импульсов на входы триггеров различают синхронные и асинхронные счетчики. На рисунке 4.10 приведена схема и временные диаграммы суммирующего асинхронного двоичного счетчика с последовательным переносом. Схема построена на T-триггерах, синхронизируемых положительным фронтом. Счетчик трехразрядный, и его модуль счета равен восьми.

Рисунок 4.10

На рисунке 4.11 приведена схема синхронного двоичного счетчика. В этой схеме счетные импульсы не передаются по цепям переноса между разрядами, а приходят непосредственно на синхровходы триггеров всех разрядов. Поэтому быстродействие синхронных счетчиков существенно выше по сравнению с асинхронными.

Рисунок 4.11

Выводы по разделу

Цифровые узлы, обладающие памятью, называют цифровыми автоматами.

Триггеры являются элементарными автоматами. Различают триггеры, отличающиеся алгоритмом работы: RS, D, T, JK.

Различают триггеры, отличающиеся по способу управления: асинхронные и синхронизируемые уровнем и фронтом.

Синхронизация используется в цифровых устройствах как средство противодействия рискам сбоя.

На основе триггеров могут быть построены различные функциональные узлы последовательностного типа, включая регистры, счетчики, делители частоты импульсов.

Регистры сдвига и счетчики могут быть построены только на триггерах, управляемых фронтом.

Вопросы для самоконтроля

Дайте определение триггера.

Приведите классификацию триггеров по определяющим признакам.

Какими средствами можно описать функционирование триггера?

Чем отличаются синхронные и асинхронные триггеры?

Чем отличается триггеры, синхронизируемые уровнем и фронтом?

Поясните смысл термина «риск сбоя».

Перечислите причины появления рисков сбоя.

Приведите способы противодействия рискам сбоя. Поясните их принцип действия.

С какой целью в цифровых устройствах применяют синхронизацию?

Поясните функциональное назначение счетчиков, регистров.

Перечислите известные разновидности счетчиков. Чем они отличаются?

Перечислите известные разновидности регистров. Чем они отличаются?

На каких триггерах можно построить регистр данных?

На каких триггерах можно построить сдвигающий регистр?

На каких триггерах можно построить счетчик?

Раздел 4.2 Интегральные запоминающие устройства

Цель изучения раздела - сформировать информационную основу по типовым схемотехническим решениям, используемым для построения запоминающих элементов и накопителей полупроводниковых ЗУ.

Основная часть полупроводниковых ЗУ имеют адресную организацию. При доступе к ячейкам, в которых хранятся слова информации осуществляется по двоичному адресу ячейки. Адресные ЗУ, способные сохранять информацию при отключении питания называют постоянные ЗУ (ПЗУ или ROM). ЗУ, не обладающие свойством энергонезависимости, называют оперативные ЗУ (ОЗУ или RAM).

Различают ПЗУ следующих видов:

- масочные ПЗУ (MROM) информация заносится в процессе изготовления);

- программируемые ПЗУ (PROM) информация записывается в процессе программирования, но не стирается;

- стираемые программируемые ПЗУ (EPROM) информация записывается в процессе программирования и может быть удалена при облучении ультрафиолетом;

- электрически стираемые программируемые ПЗУ (EEPROM) информация записывается в процессе программирования и может быть удалена при стирании без удаления из устройства, в котором используется;

- Flash ПЗУ (Flash ROM) - разновидность EEPROM, имеющая особенности организации накопителя данных.

Накопители масочных и однократно программируемых ПЗУ строятся на матрицах p-n-переходов. В однократно программируемых ПЗУ последовательно с p-n-переходами включаются плавкие перемычки, прожигаемые при программировании. На рисунке 4.12 приведен фрагмент такого накопителя.

Рисунок 4.12

В стираемых ПЗУ накопители построены на МОП транзисторах с плавающими затворами (ЛИЗМОП). Под основным затвором расположен изолированный окислом плавающий затвор (рисунок 4.13)

Рисунок 4.13

Инжекция электронов на плавающие затворы приводит к изменению порога открывания канала транзистора, т.е. программируется возможность его открыть при чтении информации.

Различают статические и динамические ОЗУ. В качестве запоминающих элементов статических ОЗУ используют триггерные ячейки. На рисунке 4.14 приведена схема КМОП элемента статического ОЗУ. Триггерный элемент имеет совмещенные входы и выходы, которые связаны с дифференциальной линией чтения - записи данных проходными МОП ключами. Управление ключами осуществляется по линии выборки ШВ.

В качестве запоминающих элементов динамических ОЗУ используют емкостные элементы Cз. На рисунке 4.15 приведены схема и фрагмент топологии запоминающего элемента. Информация хранится в форме заряда. Токи утечки не позволяют хранить заряд достаточно долго, поэтому длительное хранение информации в форме зарядов возможно только при выполнении регенерации ячеек памяти. Под регенерацией понимают процесс последовательного чтения - записи.

Рисунок 4.14

Рисунок 4.15

Матрицы, состоящие из запоминающих элементов ОЗУ и ПЗУ, образуют их накопители. Они могут иметь различные структуры. Накопители небольшой емкости могут быть построены по структуре 2D. Схема такого накопителя приведена на рисунке 4.16. В одной строке накопителя хранятся разряды только одной ячейки. Количество столбцов определяется числом разрядов хранимых слов информации. Активация строк накопителя выполняется сигналами, которые формирует дешифратор адреса.

Рисунок 4.16

Накопители средней емкости могут иметь структуры 3D или 2DM. Схема накопителя со структурой 3D приведена на рисунке 4.17 (показан однобитовый срез). Адрес ячейки памяти делится на две части, каждая из которых подается на отдельный дешифратор - строк и столбцов накопителя.

Рисунок 4.17

Схема накопителя со структурой 2DM приведена на рисунке 4.18. В каждой строке накопителя 2DM хранятся 2^k слов информации. Выбор необходимого слова из 2^k выполняют мультиплексоры в соответствии с поданными разрядами адреса Ak-1 … A0. Таким образов, в структурах 3D и 2DM реализована двухступенчатая дешифрация адреса.

Для построения накопителей большой емкости используются блочные структуры (рисунок 4.19). В таких структурах может быть несколько блоков типа 2DM. В блочной структуре используется трехступенчатая дешифрация адреса (строки, столбца и блока).

Рисунок 4.18

Рисунок 4.29

Выводы по разделу

В качестве запоминающих элементов статических ОЗУ используются триггерные схемы. Статические ОЗУ не требуют регенерации.

В качестве запоминающих элементов динамических ОЗУ используются емкостные элементы. Информация хранится в форме зарядов. Динамические ОЗУ требуют выполнять регенерацию.

Запоминающий элемент обычно хранит 1 разряд информации. Элементы, объединенные в ячейку, хранят слово информации.

В зависимости от емкости накопителя адресных ЗУ для построения их накопителей информацию используют структуры 2D, 3D, 2DM, блочные.

Вопросы для самоконтроля

Какие запоминающие элементы используются в накопителях PROM, EPROM, EEPROM, Flash ROM?

Какие запоминающие элементы используются в накопителях статических и динамических ОЗУ?

Поясните принцип работы запоминающего элемента статических ОЗУ.

Поясните принцип работы запоминающего элемента динамических ОЗУ.

Для чего в динамических ОЗУ необходима регенерация?

Какие структуры используются для построения накопителей адресных ЗУ.

Заключение

В курсе электроники и схемотехники рассмотрены структуры и принцип работы основных полупроводниковых приборов и типовые схемотехнические решения, используемые для построения разнообразных по функциональному назначению и сложности элементов и узлов. Анализируя схему, принимая во внимание ее особенности, можно получить нужную информацию о свойствах представленного на ней объекта.

Электрические схемы являются удобным и наглядным средством представления информации о важных свойствах устройств электросвязи, связанных с их топологической структурой и принципом работы. Специалист в области телекоммуникаций должен владеть «языком» схем, то есть уметь читать схемы и формировать их.

Схемы несложных функциональных узлов могут представлять их как системы, состоящие из транзисторов и других электрорадиоэлементов.

Для существенно более сложных узлов такой способ их представления может быть неудобным. Поэтому в этих случаях на схемах функциональные узлы представляют как системы, состоящие из более простых подсхем. В любом случае элементы схем всех уровней представляются своими УГО, правила выполнения которых определяются стандартами ЕСКД.

Рассмотренные в курсе типовые схемотехнические решения являются функциональными электрическими схемами и ориентированы на представления информации о принципе работы, изображенного на схеме функционального узла. Эти схемы не содержат вспомогательные элементы, без которых функциональные узлы действительно способны работать. К числу этих элементов относятся элементы, используемые в цепях питания для подавления кондуктивных помех, элементы, обеспечивающие требования электромагнитной совместимости, требования устойчивости к электростатическим разрядам, грозовым разрядам и т.д. Все перечисленные элементы должны представляться на принципиальных электрических схемах, также называемых полными. Именно принципиальные схемы являются основой для разработки конструкций средств телекоммуникаций.

Широкое внедрение цифровых технологий, ориентированных на использование микроэлектронной элементной базы высокой степени интеграции, вносит изменение в привычные представления специалистов, связанных с разработкой электронных устройств различного назначения. В современных условиях многие разработчики сложных технических средств на основе БИС отказываются от схем, используя вместо них текстовые формы. Для кодирования информации о структуре и функционировании разрабатываемых цифровых устройств используются языки описания аппаратуры - Hardware Description Language (HDL).

1 Павлов, В. Н. Схемотехника аналоговых электронных устройств [Текст]: учеб. для вузов / В. Н. Павлов, В. Н. Ногин. - М.: Горячая линия-Телеком, 2008. - 288 с.

2 Кучумов А.И. Электроника и схемотехника. М.: Диос АРВ, 2004.

3. Угрюмов, Е.П. Цифровая схемотехника [Текст]: учеб. пособие/ Е.П. Угрюмов. - Издательство: БХВ - Санкт-Петербург, 2007. - 800 с.

4. Бреус А.И. Электроника. М.: Радио и связь, 2001.

5 Травин Г.А. Основы схемотехники устройств радиосвязи, радиовещания и телевидения: Учебное пособие для вузов. М.: Горячая линия-Телеком, 2009.

6 Зиатдинов, С. И. Схемотехника телекоммуникационных устройств [Текст]: учебник для студентов, обучающихся по направлению подготовки 21070 "Инфокоммуникационные технологии и системы связи" / С. И. Зиатдинов, Т. А. Суетина, Н. В. Поваренкин. - Москва: Академия, 2013. - 368 с.

Размещено на Allbest.ru