Синтез схем встроенного контроля по методу логического дополнения с применением взвешенных кодов с суммированием

Размещено на http://www.allbest.ru/

СИНТЕЗ СХЕМ ВСТРОЕННОГО КОНТРОЛЯ ПО МЕТОДУ ЛОГИЧЕСКОГО ДОПОЛНЕНИЯ С ПРИМЕНЕНИЕМ ВЗВЕШЕННЫХ КОДОВ С СУММИРОВАНИЕМ

Д.В. Ефанов, д-р техн. наук,

А.В. Пашуков

Аннотация

Исследуются особенности применения взвешенных кодов с суммированием при организации схем встроенного контроля для цифровых вычислительных устройств по методу логического дополнения. Описан сам метод логического дополнения. Дается краткий обзор применения равномерных блочных кодов для синтеза схем встроенного контроля по методу логического дополнения. Отмечено, что ранее в этих целях не применялись взвешенные коды с суммированием. При их использовании можно для цифрового устройства с известной структурой подбирать значения весовых коэффициентов в процессе определения способа кодирования. В статье описаны особенности выбора весовых коэффициентов, а также шаги синтеза схемы встроенного контроля по методу логического дополнения. Применение взвешенных кодов с суммированием позволяет синтезировать полностью самопроверяемые цифровые устройства даже в тех случаях, когда этого невозможно добиться путем применения других кодов, - например, Бергера или Боуза-Лина, а также стандартного метода дублирования.

Ключевые слова: схема встроенного контроля, метод логического дополнения, взвешенные коды с суммированием, синтез самопроверяемых цифровых устройств, контроль вычислений.

Введение

Современные цифровые устройства и вычислительные системы снабжаются развитым диагностическим обеспечением, что позволяет выявлять неисправности, возникающие в их компонентах в процессе эксплуатации, а также фиксировать и парировать ошибки в вычислениях [1 - 3]. В процессе проектирования цифровых устройств обращают внимание на контролепригодность их структур, возможности самоконтроля и самопроверки в процессе выполнения своих функций, а также наделения их свойствами парирования ошибок и отказоустойчивости [4 - 7]. В этой связи важнейшим подходом является снабжение устройств, их блоков и узлов самопроверяемыми схемами встроенного контроля (СВК) [8]. Они реализуются с применением методов теории информации и кодирования [9, 10].

Известно два основных метода реализации СВК с применением избыточного кодирования [9].

Первый метод реализует идею вычисления (или дополнения) контрольных разрядов и подразумевает следующее. Выходы объекта диагностирования F(x) отождествляются с информационным вектором <f_mf_m-1... f₂f₁> длиной m. В СВК эти выходы дополняются контрольными разрядами, формируемыми блоком контрольной логики G(x). Его выходы отождествляются с контрольным вектором <gk g_k-1... g₂ g₁> длиной k. Между выходами блоков F(x) и G(x) на этапе проектирования СВК устанавливается однозначное соответствие путем определения принадлежности формируемых информационных и контрольных векторов какому-либо блочному равномерному коду. Контроль этого соответствия в процессе эксплуатации самопроверяемого устройства осуществляется с использованием полностью самопроверяемого тестера TSC (totally self-checking checker) [11, 12]. В качестве блочного равномерного кода может выступать любой из известных кодов [13]. При этом могут использоваться и неразделимые коды. В этом случае функции <gk gk-1... g₂ g₁> дополняют функции <f_m f_m-1... f₂ f> до кодового слова неразделимого кода, - например, равновесного кода [14].

Типовыми структурами организации СВК являются структура дублирования и контроля вычислений по паритету. В первом случае применяется один из кодов с повторением [13], во втором - код паритета [10]. Часто СВК реализуется с применением кодов с суммированием [15, 16]. Как показано в большом количестве работ (например, в обозначенных монографиях), в случае использования кодов с суммированием удается учитывать структуру объекта диагностирования и выбирать наименее сложный с позиции структурной избыточности конечного устройства вариант организации СВК.

Второй метод организации СВК связан не с формированием контрольного вектора с помощью контрольных функций, а с коррекцией сигналов от объекта диагностирования. Этот метод является развитием метода контроля по паритету [17] и получил название «метод логического дополнения» [18].

Метод логического дополнения исследовался учеными в основном с позиции применения неразделимых кодов, а также особых способов представления функций. Например, в [18 - 23] описываются особенности синтеза СВК по методу логического дополнения с применением равновесных кодов, а в [24 - 27] - с преобразованием функций в самодвойственные. Использованию разделимых кодов при синтезе СВК по методу логического дополнения посвящено не так много работ [28, 29].

Данная же работа освещает особенности применения класса взвешенных кодов с суммированием [30, 31] при организации СВК по методу логического дополнения.

Постановка задачи

Рассматривается структура СВК, реализуемая по методу логического дополнения. Задача состоит в исследовании особенностей применения взвешенных кодов с суммированием при синтезе СВК по методу логического дополнения с обеспечением обнаружения полного множества ошибок на выходах объекта диагностирования. Требуется установить закономерности взвешивания разрядов информационного вектора и фиксируемого значения модуля для построения полностью самопроверяемой СВК.

Метод логического дополнения

Метод логического дополнения подразумевает применение коррекции сигналов от объекта диагностирования F(x) в СВК для формирования кодовых слов заранее выбранного равномерного блочного кода. В структуре самопроверяемого устройства, реализуемого по методу логического дополнения, выделяются четыре функциональных блока (рис. 1). Блок F(x) является исходным устройством и объектом диагностирования, для которого контролируются вычисления. Остальные три блока образуют СВК. Блок G(x) является блоком контрольной логики и вычисляет значения контрольных функций дополнения, которые подаются на входы блока коррекции сигналов. С другой стороны, на его входы подаются сигналы от объекта диагностирования. Блок коррекции сигналов образован двухвходовыми элементами сложения по модулю M = 2 (элементами XOR). На входы каждого элемента XOR подключаются одноименные выходы , m от блоков основной и контрольной логики.

Преобразования осуществляются по правилу:

Рис. 1 Обобщенная структура организации СВК по методу логического дополнения

На выходах блока коррекции сигналов формируется кодовое слово заранее выбранного кода. Принадлежность заданному коду формируемого вектора контролируется с помощью схемы самопроверяемого тестера TSC. Он синтезируется в парафазной логике и снабжается двумя выходами, на которых формируется парафазный сигнал об отсутствии ошибок в вычислениях. Непарафазность сигнала свидетельствует о наличии ошибок в вычислениях.

При организации СВК по методу логического дополнения могут применяться любые блочные равномерные коды. Наиболее изучены при построении СВК по методу логического дополнения неразделимые коды. Глубоко исследованными являются вопросы использования равновесных кодов «1 из 3» [18, 20, 22], «1 из 4» [19, 20], «2 из 4» [32], «1 из 5» [33], «2 из 5» [34] при синтезе СВК по методу логического дополнения. Гораздо меньшее количество работ посвящено применению разделимых кодов для синтеза СВК по методу логического дополнения. Это связано с большей сложностью организации самопроверяемых структур по разделимым кодам, поскольку они не обнаруживают гораздо большее количество ошибок в кодовых словах, чем те же равновесные коды [15, 16]. Среди известных работ по применению разделимых кодов при синтезе СВК по методу логического дополнения отметим следующие. В [28] предлагается синтезировать СВК на основе использования базовой структуры, позволяющей контролировать группу из пяти выходов с помощью кода Бергера с тремя информационными разрядами и двумя контрольными разрядами. Выходы устройства F(x) покрываются группами по пять выходов в каждой. Каждая такая группа контролируется на основе кода Бергера, а выходы отдельных подсхем контроля объединяются на входах самопроверяемого компаратора. В [29] предложено использовать коды Бергера и Боуза-Лина для синтеза СВК по методу логического дополнения для единой группы выходов устройства. Установлены условия, при которых можно уменьшить число потенциальных ошибок в кодовых словах за счет выделения групп зависимых и независимых выходов. Ряд работ [35, 36] посвящен изучению характеристик обнаружения ошибок кодами Бергера и Боуза-Лина в кодовых словах при использовании данных кодов в задачах синтеза СВК по методу логического дополнения.

Более широким классом разделимых кодов является класс взвешенных кодов с суммированием. Такие коды строятся путем приписывания весовых коэффициентов в виде заранее выбранных натуральных чисел, а затем суммирования весовых коэффициентов значащих разрядов для получения суммарного веса W информационного вектора [30]. Взвешенные коды с суммированием применяются при контроле вычислений и при синтезе СВК для цифровых устройств [37, 38]. Рассмотрим особенности их применения при синтезе СВК по методу логического дополнения.

Использование взвешенных кодов с суммированием при синтезе схем встроенного контроля по методу логического дополнения

Введем обозначение для взвешенных кодов с суммированием: WM_m- коды, где m - длина информационного вектора; M - значение модуля для подсчета суммарного веса информационного вектора; W - принадлежность кода к классу взвешенных (weight-based code). При построении кода в контрольный вектор записывается значение наименьшего неотрицательного вычета суммарного веса информационного вектора по модулю M:

Как известно из результатов исследований характеристик обнаружения ошибок WMnj-кодами [16], некоторая доля ошибок в информационных векторах ими не обнаруживается. Несмотря на это, при организации СВК можно использовать специальные приемы при построении кода для обнаружения любых сочетаний искажений на выходах устройств. Кроме того, можно использовать данные о структуре объекта диагностирования F(x) при выборе способа взвешивания разрядов. Покажем это на примере.

Прежде всего, будем использовать следующие ключевые характеристики ЖМ_т-кодов. Во-первых, если взвешивать разряды информационного вектора весовыми коэффициентами из множества {2⁰, 2¹,..., 2^q}, q<m-1, то строящийся код будет обнаруживать пачки из ошибок в разрядах [39]. Во- вторых, можно минимизировать число контрольных разрядов в коде с учетом выбора модуля для подсчета суммарного веса W информационного вектора - числа W_M=W(modM). Ни одно из значений весовых коэффициентов не должно быть кратно значению модуля М [16]. Целесообразно выбирать значение модуля из множества {2⁰, 2¹,..., 2^p},p > q. В этом случае гарантированно будет выполнено условие отсутствия кратных модулю значений весовых коэффициентов.

Рис. 2 Структура организации СВК по методу логического дополнения до WMm-кодов. Данное устройство снабжено четырьмя входами x₁, x₂, x₃, x₄ и пятью

В левой части рис. 2 для примера приведено комбинационное устройство F(x). выходами fi, fi, /з, fa, /5. Имеется 11 логических элементов. Структура устройства такова, что у него имеются пары зависимых выходов. Пусть рассматривается модель одиночной константной неисправности выходов логических элементов в структуре устройства F(x) (stuck-at faults). Если выходы зависимы, то ошибка на выходе логического элемента, связанного путями с этими выходами, может транслироваться на все выходы при подаче на входы устройства какой-либо из конкретных входных комбинаций. Проверить это можно с помощью следующего условия для каждой пары выходов [10]:

где y_Y - функция, реализуемая на выходе логического элемента G_Y, связанного путями с выходами fa и fb.

Если произведение производных равно нулю, то не существует входных комбинаций, на которых ошибка транслируется на оба выхода, и они являются функционально независимые. В противном случае выходы являются зависимыми. Условие (3) проверяется для всех пар функций (их число сП, n - число выходов устройства) и для всех структурно зависимых выходов (выходов, которые связаны путями с общими элементами).

Если для группы из трех выходов оказываются попарно независимыми все выходы, то вся группа является группой независимых выходов и т.д.

Учитывая деление выходов на зависимые и независимые, можно приписывать разрядам соответствующие весовые коэффициенты. Если пара выходов зависима, то нужно взвесить их двумя различными числами из множества {2⁰, 2¹,..., 2^q}, q < m - 1.

Шаг 1. Выделим выходы устройства F(x), которые не связаны ни с какими другими выходами. Такой выход в рассматриваемом примере один - f₅. Его целесообразно сделать преобразуемым и отнести к выходам, которые формируют контрольные разряды WM_m-кода [29]. Остальные выходы будут формировать информационные разряды кода. В рассматриваемом примере это /ь../4.

Может так оказаться, что не найдется выходов, независимых от остальных выходов устройства. В этом случае могут использоваться специальные схемотехнические приемы организации контроля вычислений. Например, использование резервирования в структуре объекта диагностирования с выделением одного независимого выхода, дополнительный контроль вычислений по иному диагностическому параметру, использование контроля по группам с построением нескольких СВК и др. [15, 16].

Шаг 2. Требуется определить числа, которыми будут взвешиваться разряды информационного вектора. Для этого анализируются выходы. Видно, что пара выходов f и f₂ - это пара зависимых выходов. Взвесим их числами w₁ = 2⁰ и w₂ = 2¹. Пара выходов f и f тоже является парой зависимых выходов. Так как выходы f₁ иf независимы, то можно взвесить выход f₃ числом w₃ = 2⁰. Ошибки на выходахf и f₃ одновременно не возникают, а значит, можно считать эти выходы равнозначными. Далее, выходы f₃ и f₄ зависимы. Однако f₄ не является зависимым с остальными выходами, а значит, ему можно приписать весовой коэффициент w₄ = 2¹.

Таким образом, разряды взвешиваются числами [w₄, w₃, w2, wi] = = [2¹, 2⁰, 2¹, 2⁰].

Шаг 3. Определяется значение модуля для подсчета суммарного веса информационного вектора. В данном случае наибольшее из чисел q = 2¹, что позволяет выбрать в качестве модуля число M = 2². Такой код будет иметь k = 2 контрольных разряда. Если бы модуль не выбирался, а считалась простая сумма весовых коэффициентов, то потребовалось бы k = 3 разряда (так как , что требует трех разрядов для представления данного числа).

Таким образом, используется WH-код.

Шаг 4. Синтезируется блок контрольной логики G(x). Для этого преобразуемый выход подключается на вход элемента XOR. На второй вход подключается выход первой функции дополнения. На выходе элемента XOR будет формироваться значение старшего контрольного разряда. Младший контрольный разряд будет вычисляться непосредственно на выходе блока G(x). Следует отметить, что можно сделать наоборот.

Блок G(x) получается путем оптимизации функций дополнения стандартными методами [40].

Шаг 5. Синтезируется тестер TSC. Он включает кодер Ж4₄-кода (устройство G(f)) и компаратор сигналов. Структура кодера стандартная [16]. Компаратор синтезируется на основе элементов сжатия парафазных сигналов TRC (two-rail checkers) [15]. Его структура также стандартная. Выходы от устройства G(x) предварительно инвертируются для сравнения парафаз- ных сигналов на входах компаратора. Можно не прибегать к инвертированию. Для этого потребуется при получении значений функций дополнения использовать инверсные кодовые слова WM_m-кода.

На рис. 2 была изображена структура устройства с СВК по Ж4₄-коду для рассматриваемого примера. Любые неисправности из заданного класса в ней будут всегда обнаружены.

Заключение

Взвешенные коды с суммированием могут эффективно использоваться при синтезе полностью самопроверяемых СВК по методу логического дополнения. Представленный в статье способ взвешивания всегда позволяет добиться полного покрытия одиночных неисправностей в структурах контролируемых устройств. При этом, однако, в самом худшем случае разряды будут взвешены не повторяющимися степенями числа 2, что приведет к соизмеримому с дублированием случаю. Тем не менее, представленный способ может учитываться при синтезе СВК для цифровых устройств, с учетом особенностей их структур.

Сложность процедур анализа зависимых и независимых выходов фактически определяется числом внутренних логических элементов (число y) и числом выходов устройства (число п). Необходимо осуществлять поиск групп зависимых и независимых выходов, для чего требуется проверка условия (2) для всех пар выходов СП. Максимальное же число проверок без учета структурной зависимости выходов определяется величиной Y СП. Для реальных устройств эта оценка будет еще ниже, так как не все логические элементы будут общими для конкретных групп выходов.

Дальнейшие исследования могут быть направлены на изучение особенностей взвешивания разрядов, соответствующих рабочим функциям объекта диагностирования, числами, не являющимися степенями числа 2, а также применения модулярной арифметики для получения суммарного веса информационного вектора. В качестве практических приложений интерес представляет метод логического дополнения с контролем вычислений по взвешенным кодам с суммированием для устройств, реализованных на современной программируемой элементной базе.

Литература

1. Дрозд А.В., Харченко В.С., Антощук С.Г., Дрозд Ю.В., Дрозд М.А., СулимаЮ.Ю. Рабочее диагностирование безопасных информационно-управляющих систем / под ред. А.В. Дрозда и В.С. Харченко. Харьков: Национальный аэрокосмический университет им. Н.Е. Жуковского, 2012.

2. Микони С.В., Соколов Б.В., Юсупов Р.М. Квалиметрия моделей и полимодельных комплексов. М.: РАН, 2018

3. Hahanov V. Cyber Physical Computing for IoT-driven Services. New York, Springer International Publishing AG, 2018.

4. Gavrilov S.V., Gurov S.I., Zhukova T.D., Rukhlov V.S., Ryzhova D.I., Tel'pukhov D.V. Methods to Increase Fault Tolerance of Combinational Integrated Microcircuits by Redundancy Coding // Computational Mathematics and Modeling. 2017. Vol. 28, No. 3. P. 400-406. DOI: 10.1007/s10598-017-9372-3.

5. Kharchenko V., Kondratenko Yu., Kacprzyk J. Green IT Engineering: Concepts, Models, Complex Systems Architectures. Springer Book series "Studies in Systems, Decision and Control". 2017. Vol. 74. DOI: 10.1007/978-3-319-44162-7.

6. Sogomonyan E.S. Self-Correction Fault-Tolerant Systems. Preprint, October 2018.

7. Drozd O., Rucinski A., Zashcholkin K., Martynyuk O., Drozd J. Resilient Development of Models and Methods in Computing Space // Proceedings of 19th IEEE East-West Design & Test Symposium (EWDTS'2021), Batumi, Georgia,. 2021. Р. 70-75. DOI: 10.1109/ EWDTS52692.2021.9581002.

8. Nicolaidis M., Zorian Y. On-Line Testing for VLSI - А Compendium of Approaches // Journal of Electronic Testing: Theory and Application. 1998. Vol. 12, Issue 1-2. P. 720. DOI: 10.1023/A:1008244815697.

9. Fujiwara E. Code Design for Dependable Systems: Theory and Practical Applications. John Wiley & Sons, 2006.

10. Сапожников В.В., Сапожников Вл.В., Ефанов Д.В. Теория синтеза самопроверяемых цифровых систем на основе кодов с суммированием. СПб.: Лань, 2021.

11. Сапожников В.В., Сапожников В.В. Самопроверяемые дискретные устройства. СПб.: Энергоатомиздат, 1992.

12. Piestrak S.J. Design of Self-Testing Checkers for Unidirectional Error Detecting Codes. Wroclaw: Oficyna Wydawnicza Politechniki Wroclavskiej, 1995.

13. Кодирование информации (двоичные коды) / Н.Т. Березюк, А.Г. Андрущенко, С.С. Мощицкий, В.И. Глушков, М.М. Бенеша, В.А. Гаврилов; под ред. Н.Т. Березюка. Харьков, «Вища школа», 1978.

14. Freiman C.V. Optimal Error Detection Codes for Completely Asymmetric Binary Channels // Information and Control. 1962. Vol. 5, Issue 1. P. 64-71. DOI: 10.1016/S0019- 9958(62)90223-1.

15. Сапожников В.В., Сапожников Вл.В., Ефанов Д.В. Коды с суммированием для систем технического диагностирования. Т. 1: Классические коды Бергера и их модификации. М.: Наука, 2020.

16. Сапожников В.В., Сапожников Вл.В., Ефанов Д.В. Коды с суммированием для систем технического диагностирования. Т. 2: Взвешенные коды с суммированием. М.: Наука, 2021.

17. Аксенова Г.П. Метод синтеза схем встроенного контроля для автоматов с памятью // Автоматика и телемеханика. 1973. №2. С. 109-116.

18. Гессель М., Морозов А.В., Сапожников В.В., Сапожников Вл.В. Логическое дополнение - новый метод контроля комбинационных схем // Автоматика и телемеханика. 2003. №1. С. 167-176.

19. Гессель М., Морозов А.В., Сапожников В.В., Сапожников Вл.В. Контроль комбинационных схем методом логического дополнения // Автоматика и телемеханика. 2005. №8. С. 161-172.

20. Goessel M., Ocheretny V., Sogomonyan E., Marienfeld D. New Methods of Concurrent Checking: Edition 1. Dordrecht: Springer Science+Business Media B.V., 2008.

21. Sen S.K. A Self-Checking Circuit for Concurrent Checking by 1-out-of-4 code with Design Optimization using Constraint Don't Cares // National Conference on Emerging trends and advances in Electrical Engineering and Renewable Energy (NCEEERE 2010), Sikkim Ma- nipal Institute of Technology, Sikkim, held during 22-24 December, 2010.

22. Das D.K., Roy S.S., Dmitiriev A., Morozov A., Gossel M. Constraint Don't Cares for Optimizing Designs for Concurrent Checking by 1-out-of-3 Codes // Proceedings of the 10th International Workshops on Boolean Problems, Freiberg, Germany, September - 2012. Р. 33-40.

23. Пивоваров Д.В. Построение систем функционального контроля многовыходных комбинационных схем методом логического дополнения по равновесным кодам // Автоматика на транспорте. 2018. Том 4, №1. С. 131-149.

24. Гессель М., Дмитриев А.В., Сапожников В.В, Сапожников Вл.В. Самотестируемая структура для функционального обнаружения отказов в комбинационных схемах // Автоматика и телемеханика. 1999. №11. С. 162-174.

25. Гессель М., Дмитриев А.В., Сапожников В.В, Сапожников Вл.В. Обнаружение неисправностей в комбинационных схемах с помощью самодвойственного контроля // Автоматика и телемеханика. 2000. №7. С. 140-149.

26. Сапожников В.В., Сапожников Вл.В., Гессель М. Самодвойственные дискретные устройства. СПб.: Энергоатомиздат (Санкт-Петербургское отделение), 2001.

27. Сапожников В.В., Сапожников Вл.В., Валиев Р.Ш. Синтез самодвойственных дискретных систем. СПб.: Элмор, 2006.

28. MorozovM., Saposhnikov V.V., Saposhnikov Vl.V., GoesselM. New Self-Checking Circuits by Use of Berger^odes // Proceedings of 6th IEEE International On-Line Testing Workshop, Palma de Mallorca, Spain. 2000. Р. 171-176.

29. Efanov D.V., Sapozhnikov V.V., Sapozhnikov Vl.V. The Self-Checking Concurrent Error- Detection Systems Synthesis Based on the Boolean Complement to the Bose-Lin Codes with the Modulo Value M=4 // Electronic Modeling. 2021. Vol. 43, Issue 1. P. 28-45. DOI: 10.15407/emodel.43.01.028.

30. Berger J.M. A Note on Error Detection Codes for Asymmetric Channels // Information and Control. 1961. Vol. 4, Issue 1. P. 68-73. DOI: 10.1016/S0019-9958(61)80037-5.

31. Efanov D.V., Sapozhnikov V.V., Sapozhnikov Vl.V. Using Codes with Summation of Weighted Bits to Organize Checking of Combinational Logical Devices // Automatic Control and Computer Sciences. 2019. Vol. 53, Issue 1. P. 1-11. DOI: 10.3103/ S0146411619010061.

32. Сапожников В.В., Сапожников Вл.В., Ефанов Д.В. Построение самопроверяемых структур систем функционального контроля на основе равновесного кода «2 из 4» // Проблемы управления. 2017. №1. С. 57-64.

33. Сапожников В.В., Сапожников Вл.В., Ефанов Д.В., Пивоваров Д.В. Способ построения системы функционального контроля на основе логического дополнения по равновесному коду «1 из 5» // Радиоэлектроника и информатика. 2017. №3. С. 1522.

34. Сапожников В.В., Сапожников Вл.В., Ефанов Д.В. Синтез самопроверяемых схем встроенного контроля на основе логического дополнения до равновесного кода «2 из 5» // Известия вузов. Приборостроение. 2021. Т. 64, №3. С. 163-175. DOI: 10.17586/0021-3454-2021-64-3-163-175.

35. Efanov D., Osadchy G., Zueva M. Special Aspects of Errors Definition via Sum Codes within Embedded Control Schemas Being Realized by Means of Boolean Complement Method // Proceedings of 11th IEEE International Conference on Intelligent Data Acquisition and Advanced Computing Systems: Technology and Applications (IDAACS'2021), Cracow, Poland, September 22-25, 2021.

36. Efanov D., Osadchy G., ZuevaM. Specifics of Error Detection with Modular Sum Codes in Concurrent Error-Detection Circuits Based on Boolean Complement Method // Proceedings of 19th IEEE East-West Design & Test Symposium (EWDTS'2021), Batumi, Georgia. 2021.Р. 59-69, doi: 10.1109/EWDTS52692.2021.9581036.

37. Das D., Touba N.A. Weight-Based Codes and Their Application to Concurrent Error Detection of Multilevel Circuits // Proceedings of 17th IEEE Test Symposium, California, USA. 1999. Р. 370-376. DOI: 10.1109/VTEST.1999.766691.

38. Das D., Touba N.A., SeuringM., GosselM. Low Cost Concurrent Error Detection Based on Modulo Weight-Based Codes // Proceedings of the IEEE 6th International On-Line Testing Workshop (IOLTW), Spain, Palma de Mallorca - 2000. Р. 171-176. DOI: 10.1109/OLT.2000.856633.

39. Berger J.M. A Note on Burst Detection Sum Codes // Information and Control. 1961. Vol. 4, Issue 2-3. P. 297-299. DOI: 10.1016/S0019-9958(61)80024-7.

40. Zakrevskij A., Pottosin Yu., Cheremisinova L. Optimization in Boolean Space. Tallinn: TUT Press, 2009.

Размещено на Allbest.ru