Автоматизация робота сборочного конвейера автомобилей

Принципиальная схема управления приводом промышленного робота. Основные функции пневмоцилиндра ЦП, его управление от трехпозиционного распределителя ЗП. Структурная реализация логики управления механизма и необходимость микропроцессорной системы.

Рубрика Транспорт
Вид контрольная работа
Язык русский
Дата добавления 05.04.2013
Размер файла 113,9 K

Отправить свою хорошую работу в базу знаний просто. Используйте форму, расположенную ниже

Студенты, аспиранты, молодые ученые, использующие базу знаний в своей учебе и работе, будут вам очень благодарны.

Размещено на http://www.allbest.ru/

Министерство образования и науки Российской Федерации

Сибирская государственная автомобильно-дорожная академия

(СибАДИ)

Кафедра Автоматизации производственных процессов и электротехники

Пояснительная записка

к курсовой работе

по курсу «Управление техническими системами»,

на тему - Автоматизация робота сборочного конвейера автомобилей

Выполнила:

студентка Тарасова Т.В.

группа 32 ОД

Проверил: к.т.н., доцент Руппель А.А.

Омск 2005

1. Описание принципиальной схемы управления приводом робота

Принципиальная схема управления приводом робота показана на рис. 1.

Рис. 1 Схема промышленного робота

Пневмоцилиндр ЦП обеспечивает вертикальное перемещение руки робота. Управляется пневмоцилиндр от трехпозиционного распределителя ЗП с электромагнитным управлением. Возможно 3 случая:

Случай 1. К1 = 0; К2 = 0.

Клапаны выключены. Золотник находится в нейтральном положении, поршневая и штоковая полости пневмоцилиндра заперты, шток неподвижен, он может находиться в точках O, C, D.

Случай 2. К1 = 1; К2 = 0.

Подключена верхняя секция и воздух поступает в поршневую полость, пневмоцилиндр движется вверх.

Случай 3. К1 = 0; К2 = 1.

Подключена нижняя секция и воздух поступает в штоковую полость, пневмоцилиндр движется вниз.

Горизонтальное движение руки имеет привод от пневмоцилиндра ЦР, управляемого двухпозиционным распределителем ЗР с электромагнитным управлением. Возможно 2 случая:

Случай 1. К3 = 0;

Подключена нижняя секция. Пневмоцилиндр движется вправо.

Случай 2. К3 = 1;

Подключена верхняя секция. Пневмоцилиндр движется влево.

Конечные выключатели SI , S2 , S3, S4, S5 являются датчиками сигналов обратной связи. Конечные положения перемещающихся органов определяются упорами, не показанными на схеме.

Таким образом, состояние привода в каждый момент времени определяется комбинацией сигналов, поступавших от конечных выключателей SI, S2, S3, S4, S5 и включением или выключением управлявших электромагнитов К1, K2 и К3 распределителей. Состояние конечных выключателей SI, S2, S3, S4, S5 преобразуется в потенциальные сигналы XI, Х2, ХЗ, Х4, X5 с помощью схемы включения, показанной на рис. 2.

промышленный робот микропроцессорный

Рис. 2 Схема включения

Электрическая цепь содержит 5 параллельные ветви, в каждой из которых установлено сопротивление Ri. При разомкнутом положении контактного выключателя Si выходной сигнал Xi подключен через сопротивление Ri к общему проводу (к земле) и потенциал на выводе Xi = 0. При замыкании контакта потенциал вывода Xi равен блоку питания.

Этим значениям переменных Xi соответствуют логические значения «0» и «1»

Сигналы Xi подаются на вход системы управления СУ. В зависимости от значения входных сигналов и требуемой последовательности перемещений система управления СУ вырабатывает сигналы управления У1, У2 и Y3 распределителями К1, К2 и K3 .

Пусть требуется обеспечить циклические движения схвата робота по контуру OABCDE, показанному на рис. 1, тогда последовательность включения К1, К2, К3 будет следующая:

Название точки или отрезка

Положения электромагнитов

К1

К2

К3

О

0

0

1

ОА

0

0

1

А

0

1

1

АВ

0

1

1

В

0

0

0

ВС

0

0

0

С

0

1

0

CD

0

1

0

D

0

0

1

DE

0

0

1

2. Составление алгоритма управления роботом

Реализовать полученные логические зависимости можно либо традиционным путем проектирования специализированной логической структуры, либо путем программирования универсальной логической структуры (микропроцессора).

На рис. 3 показан пример реализации системы управления структурным путем с использованием электронных логических элементов.

Рис. 3 Структурная реализация логики управления

Эта система будет обеспечивать подачу на привод, робота сигналов, реализующих заданный цикл движений. При необходимости обеспечения другой последовательности движений в цикле или иного цикла структура должна быть изменена.

Достоинством структурной реализации является отсутствие избыточности элементов и функций, что обеспечивает простоту и достаточно высокую надежность схемы. Однако эта простота приводит одновременно к малой гибкости (способности к перестройке) системы управления.

3. Микропроцессорная система управления

Для обеспечения универсальности систем управления, с целью реализации различных траекторий движения схвата можно использовать микропроцессорную систему управления, в которой изменение траектории осуществляется программным путем в виде набора программ, хранящихся в памяти МПУ.

Основным элементом микропроцессорной системы управления является микропроцессор.

Микропроцессор оперирует с машинным словом в виде двоичного числа (кода) определенной разрядности. Значение двоичного разряда числа представляется при этом электрическим напряжением высокого (1) и низкого (0) уровня. Эти значения соответствуют значениям логических переменных «истина» и «ложь». Наиболее распространенные микропроцессоры имеют длину машинного слова в восемь бит (1 байт). Будем рассматривать входные сигналы системы управления XI, Х2, ХЗ, Х4, X5 как некоторый двоичный код и припишем логические значения этих сигналов битам машинного слова.

Бит машинного слова

P1.7

P1.6

P1.5

P1.4

P1.3

P1.2

P1.1

P1.0

Содержание бита

0

0

0

X5

X4

X3

X2

X1

Аналогично в виде двоичного кода можно представить и выходные сигналы.

Бит машинного слова

P3.7

P3.6

P3.5

P3.4

P3.3

P3.2

P3.1

P3.0

Содержание бита

0

0

0

0

0

Y3

Y2

Y1

Запись единицы в бите означает активный уровень соответствующего входного или выходного сигнала, запись нуля - отсутствие активного уровня сигнала. Двоичный код входных сигналов будем хранить в регистре ввода микропроцессора, а двоичный код выходных сигналов - в регистре вывода.

В этом случае структуру системы управления с микропроцессором можно представить в виде, показанном на рис. 4.

Размещено на http://www.allbest.ru/

Рис. 4 Структурная схема микропроцессорной системы управления

Усилители выходных сигналов использованы для согласования слаботочных логических выходов микропроцессора с мощной нагрузкой (электромагниты управления распределителей). В памяти микропроцессора хранится программа, которая позволяет ему реализовать логические формулы, описывающие управление роботом. Для реализации управления рассматриваемым циклом движений робота схема алгоритма работы микропроцессора показана на рис. 5.

Микропроцессор обращается к регистру ввода и осуществляет ввод двоичного кода X состояния датчиков обратной связи (блок 1). Затем в блоках 2 и 3 вычисляется значение логических функций Y1 и Y2 ,при этом A - содержимое соответствующего бита машинного слова.

Значения вычисленных логических функций проверяются в блоках 4 и 7, и если они равны единице, то в соответствующий бит регистра вывода также записывается единица, если же функции равны нулю, то в биты регистра вывода также записываются нули. Это обеспечит наличие на выходах системы управления управляющих сигналов, определяющих выполнение текущего элемента цикла движений робота. Задержка времени (блок 10), которая реализуется в виде подпрограммы работы микропроцессора, введена для получения требуемой периодичности опроса датчиков. Поскольку микропроцессор работает с тактовой частотой около 2 МГц, то без этой задержки ввод и вывод информации происходил бы излишне часто.

На основе рассмотренного алгоритма составляется конкретная программа, которая записывается в память процессора и организует его работу. При изменении цикла движений робота программа изменяется, и система управления реализует новый алгоритм управления без каких-либо структурных изменений.

Практическая реализация конкретной микропроцессорной системы управления представлена на рис. 6. Основой этой схемы является микропроцессор К1816ВЕ51 (зарубежные аналоги i8051, i8052, АТ89С52 и др.), который является представителем семейство однокристальных микроЭВМ MCS-51.

4. Семейство ОМЭВМ MCS-51

История этого семейства началась с базового микроконтроллера i8051 и за последние 15 лет семейство пополнялось не только изделиями INTEL, но и микроконтроллерами других фирм. Однако почти все модели строго соблюдали архитектурные особенности, предложенные фирмой INTEL.

Но, наряду с существенными преимуществами микроконтроллеры INTEL обладают и недостатками, например: невозможностью построения операционных систем внутри кристалла или сложностью межпроцессорного обмена. Кроме того, часто хотелось бы иметь более высокую производительность при том же потреблении энергии или, наоборот, уменьшить потребление энергии, не снижая производительности процессора. Поэтому многие производители семейства MCS51 вносят различные изменения в архитектуру, позволяющие оптимизировать отдельные характеристики микроконтроллера.

Фирма siemens components inc. выпускает микроконтроллеры, ориентированные на использование в бытовой технике, в том числе видеотехнике. Микросхемы содержат разнообразные встроенные устройства (АЦП, массивы счетчиков, дополнительные блоки умножения и деления, расширение портов ввода/вывода).

Фирма philips semiconductors выпускает микроконтроллеры, ориентированные на применение в бытовой или автомобильной технике. Благодаря аппаратной реализации шин I2C и CAN легко могут быть использованы в инструментальных комплексах. Микросхемы содержат разнообразные встроенные устройства (АЦП, массивы счетчиков, расширение портов ввода/вывода). Имеются варианты с пониженным питающим напряжением и в компактных корпусах.

Фирма oki semiconductor производит полностью статические микросхемы по технологии CMOS, являющиеся функциональным аналогом микросхем фирмы INTEL с дополнительными возможностями. Имеют улучшенные характеристики по цепям питания. Применен корпус, в котором внутренняя шина вынесена наружу в виде разъема для установки ПЗУ.

Фирма matra mhs производит статические микросхемы, представляющие собой аналоги стандартных моделей семейства MCS51 с улучшенными выходными цепями портов ввода/вывода.

Фирма advanced micro devices (AMD) выпускает по технологиям CMOS и NMOS функциональные аналоги микросхем фирмы INTEL с дополнительными возможностями.

Фирма fujitsu выпускает функциональные аналоги микросхем i8031, i8051 и i8751 по технологии NMOS.

Объединение atmel производит стандартные микроконтроллеры с ПЗУ по технологии Flash объемом 4 Кбайт в обычных и уменьшенных корпусах.

Рассмотрим основные архитектурные особенности семейства на примере отечественного аналога 8051 микросхемы К1816ВЕ51.

Однокристальные микро-ЭВМ К1816ВЕ51/52 представляют как бы второе поколение микро-ЭВМ серии К1816 со значительно большими вычислительными мощностями. 16-разрядный программный счетчик и 16-разрядные регистры косвенного адреса позволяют управлять внешней памятью программ и данных по 64К байт. Значительно расширены возможности системы команд, расширена номенклатура встроенных ВУ.

Микро-ЭВМ ..ВЕ52 позволяет управлять пятью (частично пересекающимися) адресными пространствами памяти, четыре из которых являются областями данных:

RSEG - пространство регистров (48 байт);

DSEG - пространство внутренней памяти данных (256 байт);

BSEG - битовое пространство данных (256 бит);

XSEG - пространство внешней памяти данных (до 64К байт);

CSEG - пространство программного кода (до 64К байт).

Пространства RSEG и BSEG частично пересекаются, физически совмещаются с DSEG и образуют единую внутреннюю среду для хранения данных. Это позволяет одни и те же данные рассматривать с разных позиций (ячейка памяти, регистр, битовое поле, порт ввода/вывода и т.п.) и организовывать наиболее удобный для данного случая доступ к ним. Так, к ячейке DSEG[E0] можно обратиться по прямому и косвенному адресу, обратиться как к аккумулятору A и как к полю BSEG[E0..E7] (к каждому биту в отдельности). Характерно, что все порты ввода/вывода, системные регистры, таймеры так же отображены на пространство DSEG.

Память программ (CSEG) адресуется PC[15:0] и может составлять до 64К байт, причем младшие 4..8К могут располагаться непосредственно на кристалле микро-ЭВМ (РПЗУ или ПЗУ), а остальная память - внешнее ЗУ. С точки зрения программиста внешняя и внутренняя память программ представляют единое адресное пространство.

К “внешним” устройствам микроЭВМ К1816ВЕ52 отнесем:

параллельных двунаправленных порта ввода/вывода P0..P3;

буфер SBUF и регистр управления SCON последовательного канала;

таймеры/счетчики T0, T1, их регистр управления TCON и регистр режимов TMOD;

таймер/счетчик T2, его буферный регистр RCAP2 и регистр управления T2CON;

регистры управления подсистемой прерываний: регистр приоритетов IP и регистр маски IE;

регистр управления машиной PCON.

Поскольку порты ввода/вывода размещены в пространстве DSEG, любая команда с операндом из DSEG применима к содержимому P0-P3, а совмещение с BSEG позволяет иметь доступ к каждому биту портов.При обращении к внешней памяти порты P0 и P2 выполняют функцию системных шин A/D[7:0] и A[15:8] соответственно. Линии порта P3 используются для передачи управляющих сигналов.

Характерно, что при отсутствии в системе внешней памяти линии управления можно использовать как обычные программируемые линии порта. С другой стороны, пользователь может программировать интерфейс памяти, подавая на выходы RD\, WR\, PSEN\ импульсы произвольной длительности.

Буферы портов P0..P2 ..ВЕ52 отличаются от соответствующих буферов ..ВЕ48. При обращении к внешним объектам содержимое буфера P2 не меняется, а P0 устанавливается в FF. Каждый линия P0..P3 может быть использована в качестве выходной независимо от других. Для перевода линии в режим ввода в соответствующий разряд выходного регистра должна быть записана “1”. При использования линий P3 для управления соответствующий разряд ее должен быть установлен в “1”, иначе на выходе всегда будет “0”.

При сбросе микро-ЭВМ все регистры портов устанавливаются в состояние FF.

Линии порта P0 - с открытым стоком, P1..P3 имеют встроенную нагрузку.

В состав ..ВЕ51 входит дуплексный последовательный канал связи с буферизацией, который может быть запрограммирован для работы в одном из четырех режимов:

режим "0" - синхронный ввод/вывод с частотой OSC/12;

режим "1" - асинхронный с 8-бит. кадром, частота kf;

режим "2" - асинхронный с 9-бит. кадром, частота kOSC/32;

режим "3" - асинхронный с 9-бит. кадром, частота kf;

где k {1, 1/2}, f - частота переполнения T1 (fov), деленная на 16.

В состав ..ВЕ51 входят два 16-разрядных таймера/счетчика T0, T1. Состояние таймеров/счетчиков (далее для краткости - таймеров) отображается регистровыми парами TiH-TiL в пространстве DSEG.

В режиме таймеров осуществляется пересчет тактовых сигналов с частотой OSC/12, а в режиме счетчиков подсчитываются переходы с H-уровня в L-уровень на соответствующих входах T0, T1.

Каждый таймер может работать в одном из четырех режимов. Режим 1 - обычный 16-разрядный таймер, режим 0 - то же для13-разрядного таймера. В режиме 2 работает только 8-разрядный таймер (младший байт), а из старшего байта возможна автозагрузка при переполнении таймера. В режиме 3 16-разрядный таймер «распадается» на два независимых 8-разрядных таймера.

Переполнение таймера вызывает установку программно-доступного флага переполнения и внутреннее прерывание - если оно не замаскировано. Специальные управляющие биты позволяют измерять длительность внешних сигналов.

В состав ВЕ52 дополнительно входит таймер Т2, функционирование которого несколько отличается от работы T0, T1. Помимо регистровой пары T2H.T2L, отображающей состояние таймера/счетчика, предусмотрена регистровая пара RCAP2, в которую осуществляется автозахват и из которой осуществляется автозагрузка T2. Для внешнего управления процессами автозахвата/автозагрузки предусмотрен дополнительный вход T2EX.

Режим захвата осуществляется путем копирования текущего состояния T2 в регистры RCAP2 по отрицательному перепаду импульса на входе T2EX при условии EXEN2 = 1. Захват сопровождается установкой флага EXF2.

В режиме автозагрузки каждое переполнение T2 вызывает установку TF2 и перезагрузку RCAP2 T2. Перезагрузку можно осуществить и от внешнего источника - по отрицательному перепаду сигнала на входе T2EX (при условии EXEN2 = 1), причем такая перезагрузка сопровождается установкой флага EXF2.

Архитектура ..ВЕ51/52 поддерживает двухуровневую радиальную приоритетную подсистему прерываний (ПП) с шестью источниками запросов. Программное управление ПП осуществляется через два 8-разрядных регистра

IP - Interrupt Priority - регистр приоритетов прерываний;

IE - Interrupt Enable - регистр разрешения прерываний,

Для приема внешних прерываний служат входы INT0\, INT1\, которые могут быть независимо друг от друга запрограммированы на срабатывание как по переходу "H" "L", так и по L-уровню.

Источниками внутренних запросов могут служить сигналы переполнения таймеров T0, T1, Т2 и сигнал окончания работы последовательного канала.

Программно могут быть и установлены все флажки, которые фиксируют запросы, что позволяет активизировать соответствующие процедуры непосредственно из программы. Кроме того, любой флаг запроса может быть проанализирован программно (при выключенной ПП).

Каждый из источников запросов может быть замаскирован с помощью разряда регистра маски IE. Прерывание разрешается при наличии “1” в соответствующем разряде регистра IE.

Разбиение на два подмножества по приоритетам программ осуществляется с помощью разрядов регистра IP. В разряды IP, соответствующие прерываниям, отнесенным к высшему приоритету, следует установить "1", к низшему - "0". Процедура обслуживания низкоприоритетного запроса может быть прервана высокоприоритетным запросом; обслуживание высокоприоритетного запроса не прерывается. При одновременном появлении нескольких одинаково приоритетных запросов выбирается для обслуживания запрос согласно строгому приоритету.4. Управляющие восьмиразрядные микроконтроллеры семейства MCS-51 фирмы Intel и совместимые с ними.

Несмотря на непрерывное развитие и появление все новых и новых 16- и 32-разрядных микроконтроллеров и микропроцессоров, наибольшая доля мирового микропроцессорного рынка и по сей день остается за 8-разрядными устройствами. Согласно данным компании Semico Research Corp., Phoenix, в 1996 году общий мировой объем продаж микроконтроллеров всех типов составил $11,4 миллиарда, при этом $5,56 миллиарда (или 48.6%) пришлось на долю 8-разрядных кристаллов. Это в 2,5 раза больше объема продаж ближайших конкурентов: 16-разрядных микроконтроллеров ($2.1 млрд.) и DSP ($2.4). По всем прогнозам аналитических компаний на ближайшие 5 лет лидирующее положение 8-разрядных микроконтроллеров на мировом рынке сохранится.

В настоящее время среди всех 8-разрядных микроконтроллеров - семейство MCS-51 является несомненным чемпионом по количеству разновидностей и количеству компаний, выпускающих его модификации. Оно получило свое название от первого представителя этого семейства - микроконтроллера 8051, выпущенного в 1980 году на базе технологии HMOS. Удачный набор периферийных устройств, возможность гибкого выбора внешней или внутренней программной памяти и приемлемая цена обеспечили этому микроконтроллеру успех на рынке. С точки зрения технологии микроконтроллер 8051 являлся для своего времени очень сложным изделием - в кристалле было использовано 128 тыс. транзисторов, что в 4 раза превышало количество транзисторов в 16-разрядном микропроцессоре 8086.

Важную роль в достижении такой высокой популярности семейства 8051 сыграла открытая политика фирмы Intel, родоначальницы архитектуры, направленная на широкое распространение лицензий на ядро 8051 среди большого количества ведущих полупроводниковых компаний мира.

В результате на сегодняшний день существует более 200 модификаций микроконтроллеров семейства 8051, выпускаемых почти 20-ю компаниями. Эти модификации включают в себя кристаллы с широчайшим спектром периферии: от простых 20-выводных устройств с одним таймером и 1К программной памяти до сложнейших 100-выводных кристаллов с 10-разрядными АЦП, массивами таймеров-счетчиков, аппаратными 16-разрядными умножителями и 64К программной памяти на кристалле. Каждый год появляются все новые варианты представителей этого семейства. Основными направлениями развития являются: увеличение быстродействия (повышение тактовой частоты и переработка архитектуры), снижение напряжения питания и потребления, увеличение объема ОЗУ и FLASH памяти на кристалле с возможностью внутрисхемного программирования, введение в состав периферии микроконтроллера сложных устройств типа системы управления приводами, CAN и USB интерфейсов и т.п.

Все микроконтроллеры из семейства MCS-51 имеют общую систему команд. Наличие дополнительного оборудования влияет только на количество регистров специального назначения.

Основными производителями клонов 51-го семейства в мире являются фирмы Philips, Siemens, Intel, Atmel, Dallas, Temic, Oki, AMD, MHS, Gold Star, Winbond, Silicon Systems и ряд других.

В рамках СССР производство микроконтроллера 8051 осуществлялось в Киеве, Воронеже (1816ВЕ31/51, 1830ВЕ31/51), Минске (1834ВЕ31) и Новосибирске (1850ВЕ31).

Микроконтроллеры данного семейства выпускаются в PLCC, DIP и QFP корпусах и могут работать в следующих температурных диапазонах:

коммерческий (0°C -- +70°C);

расширенный (-40°C -- +85°С):

для военного использования (-55°C -- +125°С).

Примерами микроконтроллеров семейства MCS-51 с расширенными возможностями могут Расширения микроконтроллеров MCS-51/52служить 8XC51FA, 8XC51GB, 80С152.

Структурная организация микроконтроллера К1816ВЕ51

Микроконтроллер семейства 8051 имеют следующие аппаратные особенности:

внутреннее ОЗУ объемом 128 байт;

четыре двунаправленных побитно настраиваемых восьмиразрядных порта ввода-вывода;

два 16-разрядных таймера-счетчика;

встроенный тактовый генератор;

адресация 64 Кбайт памяти программ и 64 Кбайт памяти данных;

две линии запросов на прерывание от внешних устройств;

интерфейс для последовательного обмена информацией с другими микроконтроллерами или персональными компьютерами.

Микроконтроллер 8751 снабжен УФ ПЗУ объемом 4 Кбайт.

Функциональная схема микроконтроллера семейства 8051.

Микроконтроллер выполнен на основе высокоуровневой n-МОП технологии. Через четыре программируемых параллельных порта ввода/вывода и один последовательный порт микроконтроллер взаимодействует с внешними устройствами. Основу структурной схемы (рис. 1) образует внутренняя двунаправленная8-битная шина, которая связывает между собой основные узлы и устройства микроконтроллера: резидентную память программ (RPM), резидентную память данных (RDM), арифметико-логическое устройство (ALU), блок регистров специальных функций, устройство управления (CU) и порты ввода/вывода (P0-P3).

Арифметико-логическое устройство

8-битное арифметико-логическое устройство (ALU) может выполнять арифметические операции сложения, вычитания, умножения и деления; логические операции И, ИЛИ, исключающее ИЛИ, а также операции циклического сдвига, сброса, инвертирования и т.п. К входам подключены программно-недоступные регистры T1 и T2, предназначенные для временного хранения операндов, схема десятичной коррекции (DCU) и схема формирования признаков результата операции (PSW).

Простейшая операция сложения используется в ALU для инкрементирования содержимого регистров, продвижения регистра-указателя данных (RAR) и автоматического вычисления следующего адреса резидентной памяти программ. Простейшая операция вычитания используется в ALU для декрементирования регистров и сравнения переменных.

Простейшие операции автоматически образуют “тандемы” для выполнения таких операций, как, например, инкрементирование 16-битных регистровых пар. В ALU реализуется механизм каскадного выполнения простейших операций для реализации сложных команд. Так, например, при выполнении одной из команд условной передачи управления по результату сравнения в ALU трижды инкрементируется счётчик команд (PC), дважды производится чтение из RDM, выполняется арифметическое сравнение двух переменных, формируется 16-битный адрес перехода и принимается решение о том, делать или не делать переход по программе. Все перечисленные операции выполняются всего лишь за 2 мкс.

Важной особенностью ALU является его способность оперировать не только байтами, но и битами. Отдельные программно-доступные биты могут быть установлены, сброшены, инвертированы, переданы, проверены и использованы в логических операциях. Эта способность достаточно важна, поскольку для управления объектами часто применяются алгоритмы, содержащие операции над входными и выходными булевыми переменными, реализация которых средствами обычных микропроцессоров сопряжена с определенными трудностями.

Таким образом, ALU может оперировать четырьмя типами информационных объектов: булевыми (1 бит), цифровыми (4 бита), байтными (8 бит) и адресными (16 бит). В ALU выполняется 51 различная операция пересылки или преобразования этих данных. Так как используется 11 режимов адресации (7 для данных и 4 для адресов), то путем комбинирования операции и режима адресации базовое число команд 111 расширяется до 255 из 256 возможных при однобайтном коде операции.

Рис. 7 Структурная схема микроконтроллера КМ1816ВЕ51

Назначение выводов микроконтроллера 8051

Рис. 8 Назначение выводов 8051: Uss -- потенциал общего провода ("земли");

Ucc -- основное напряжение литания +5 В;

X1,X2 -- выводы для подключения кварцевого резонатора;

RST -- вход общего сброса микроконтроллера;

PSEN -- разрешение внешней памяти программ; выдается только при обращении к внешнему ПЗУ;

ALE -- строб адреса внешней памяти;

ЕА -- отключение внутренней программной память; уровень 0 на этом входе заставляет микроконтроллер выполнять программу только внешнее ПЗУ; игнорируя внутреннее (если последнее имеется);

P1 -- восьми битный квази двунаправленный порт ввода/вывода: каждый разряд порта может быть запрограммирован как на ввод, так и на вывод информации, независимо от состояния других разрядов;

P2 -- восьми битный квази двунаправленный порт, аналогичный Р1; кроме того, выводы этого порта используются для выдачи адресной информации при обращении к внешней памяти программ или данных (если используется 16-битовая адресация последней). Выводы порта используются при программировании 8751 для ввода в микроконтроллер старших разрядов адреса:

РЗ -- восьми битный квази двунаправленный порт, аналогичный. Р1; кроме того, выводы этого порта могут выполнять ряд альтернативных функций, которые используются при работе таймеров, порта последовательного ввода-вывода, контроллера прерываний, и внешней памяти программ и данных;

P0 -- восьми битный двунаправленный порт ввода-вывода информации: при работе с внешними ОЗУ и ПЗУ по линиям порта в режиме временного мультиплексирования выдается адрес внешней памяти, после чего осуществляется передача или прием данных.

Размещено на Allbest.ru

...

Подобные документы

  • Дерево целей проектируемой системы управления. Проектирование показателей достижения цели. Принципиальная схема системы управления. Распределение функций, прав и ответственности в системе управления. Внедрение системы управления процессом техобслуживания.

    курсовая работа [62,7 K], добавлен 08.03.2009

  • Дерево целей системы управления запасами на промежуточном складе. Проектирование показателей достижения цели. Принципиальная схема системы управления запасами. Распределение функции обязанностей системы управления складом. Информационное обеспечение.

    курсовая работа [66,5 K], добавлен 03.03.2009

  • Анализ систем управления железнодорожным переездом, их сравнительная характеристика, оценка преимуществ и недостатков практического применения. Разработка функциональной схемы автоматической системы управления, ее главные компоненты и принцип работы.

    контрольная работа [399,3 K], добавлен 01.02.2014

  • Диагностирование цилиндро-поршневой группы и газораспределительного механизма двигателя внутреннего сгорания, электрооборудования, микропроцессорных систем управления. Основные функции программы диагностики, функции кнопок меню информации по ремонту.

    лабораторная работа [1,8 M], добавлен 06.03.2010

  • Изучение устройства квадрокоптера. Обзор вентильных двигателей и принципов работы электронных регуляторов хода. Описание основ управления двигателем. Расчет всех сил и моментов приложенных к квадрокоптеру. Формирование контура управления и стабилизации.

    курсовая работа [692,2 K], добавлен 19.12.2015

  • Разработка компьютерных и микропроцессорных систем. Схематический план станции. Двухниточный план станции. Микропроцессорная централизация стрелок и сигналов МПЦ-И. Схема управления огнями выходных светофоров. Интерфейс со шкафом управления стрелкой.

    дипломная работа [3,8 M], добавлен 31.03.2015

  • Организация и схема производственного процесса на СТО. Оперативное управление производством. Техническое обслуживание и ремонт сцепления, коробки передач. Виды товаров и услуг, предоставляемых на СТО. Структурная схема организации и издержки производства.

    курсовая работа [1,2 M], добавлен 22.01.2011

  • Структурная схема системы телемеханики. Кодирование на импульсах и паузах без сброса распределителя. Число объектов телесигнализации. Максимальное время передачи серии. Свойства канала связи и частота работы мультивибратора передающего устройства.

    курсовая работа [381,5 K], добавлен 21.11.2014

  • Структурный анализ механизма управления рулем летательного аппарата, его размеры. Расчет зависимости для кинематического исследования механизма. Исследование движения механизма под действием сил. Расчет геометрических параметров смещенного зацепления.

    курсовая работа [186,3 K], добавлен 30.05.2012

  • Теоретические основы организации предприятия. Характеристика железнодорожной станции Армавир, структурная схема управления. Функции подразделений станции, организация работы, техническая оснащенность. Выбросы в окружающую среду и порядок их оплаты.

    курсовая работа [129,3 K], добавлен 07.09.2009

  • Структурная схема технической службы. Характеристика автомобилей, обслуживаемых на СТО. Организация технического контроля автомобилей. Внедрение передовых технологий и рационализаторских предложений на СТО. Работа на участке технического обслуживания.

    отчет по практике [1,1 M], добавлен 13.12.2012

  • Система Motronic, электронный блок, системы впрыска топлива и зажигания. Компактная и недорогая система управления силовым агрегатом малого рабочего объема. Ошибки чувствительных элементов, исполнительных органов и проводов. Схема системы управления.

    доклад [733,9 K], добавлен 24.11.2011

  • Механизм рулевого управления автомобиля ЗиЛ 4331 и его модификаций, его предназначение для обеспечения движения автомобиля по заданному водителем направлению. Техпроцесс механической обработки вала сошки. Специальные средства технологического оснащения.

    дипломная работа [1,9 M], добавлен 23.06.2015

  • Конструкция и компоненты тормозной системы автомобилей. Тенденции развития дисковых тормозных механизмов. Устройство и принцип работы испытательного стенда для диагностики элементов тормозной системы легковых автомобилей с гидравлическим приводом.

    курсовая работа [1,7 M], добавлен 09.02.2015

  • Назначение тормозной системы. Принцип работы тормозов с пневматическим приводом. Значение и сущность технического обслуживания и ремонта автомобилей. Методы и способы восстановления работоспособности тормозов. Ремонт тормозов, сборочно-разборочные работы.

    дипломная работа [272,9 K], добавлен 10.02.2011

  • Основные элементы гидравлических систем управления АКПП. Типы насосов. Принцип работы клапанов. Принцип действия регулятора давления. Электрогидравлические системы управления. Трансмиссионный блок управления. Задача блока управления. Обработка сигналов.

    реферат [6,8 M], добавлен 13.10.2008

  • Обзор основных метрологических характеристик рулевого управления автомобиля и описание методов его диагностирования. Эргономические и технические требования к рулевому управлению. Аварийная система для систем с силовым приводом. Испытательные коридоры.

    курсовая работа [1,1 M], добавлен 22.07.2011

  • Расчет и проектирование оборудования с гидравлическим приводом тормозной системы автомобилей ВАЗ. Анализ причин нарушения в работе тормозной системы автомобилей. Анализ патентных источников. Техника безопасности при эксплуатации гидропривода тормозов.

    курсовая работа [432,7 K], добавлен 19.03.2013

  • Основные характеристики двигателя АИР355M2/Д9, обоснование его выбора. Методика проведения расчета системы управления, выбор соответствующих устройств. Конфигурирование системы управления и ее оптимизация, структура и исследование основных элементов.

    контрольная работа [1,7 M], добавлен 04.06.2013

  • Технико-эксплуатационная характеристика отделения перевозок. История развития систем диспетчерской централизации. Структура и технология информационного обеспечения центра управления перевозками. Автоматизация функций диспетчерского персонала поездов.

    дипломная работа [626,0 K], добавлен 26.05.2015

Работы в архивах красиво оформлены согласно требованиям ВУЗов и содержат рисунки, диаграммы, формулы и т.д.
PPT, PPTX и PDF-файлы представлены только в архивах.
Рекомендуем скачать работу.