Все современные ЭВМ имеют достаточно развитую систему команд, включающую десятки и сотни машинных операций. Однако выполнение любой операции основано на использовании простейших микроопераций типа сложения и сдвиг. Это позволяет иметь единое арифметико-логическое устройство для выполнения любых операций, связанных с обработкой информации. Правила сложения двоичных цифр двух чисел А и В представлены в табл. 2.2.

Здесь показаны правила сложения двоичных цифр ai, bi одноименных разрядов с учетом возможных переносов из предыдущего разряда pi-1.

Подобные таблицы можно было бы построить для любой другой арифметической и логической операции (вычитание, умножение и т.д.), но именно данные этой таблицы положены в основу выполнения любой операции ЭВМ. Под знак чисел отводится специальный знаковый разряд. Знак “+” кодируется двоичным нулем, а знак “-” - единицей. Действия над прямыми кодами двоичных чисел при выполнении операций создают большие трудности, связанные с необходимостью учета значений знаковых разрядов:

Таблица 2.2. Правила сложения двоичных цифр

Значения двоичных чисел А и В	Разряд суммы Si	Перенос в следующий разряд Рi
аi	bi	Pi-1
0 0 0 0 1 1 1 1	0 0 1 1 0 0 1 1	0 1 0 1 0 1 0 1	0 1 1 0 1 0 0 1	0 0 0 1 0 1 1 1

* во-первых, следует отдельно обрабатывать значащие разряды чисел и разряды знака;

* во-вторых, значение разряда знака влияет на алгоритм выполнения операции (сложение может заменяться вычитанием и наоборот).

Во всех ЭВМ без исключения все операции выполняются над числами, представленными специальными машинными кодами. Их использование позволяет обрабатывать знаковые разряды чисел так же, как и значащие разряды, а также заменять операцию вычитания операцией сложения,

Различают прямой код (П), обратный код (ОК) и дополнительный код (ДК) двоичных чисел.

2.2.1 Машинные коды

Прямой код двоичного числа образуется из абсолютного значения этого числа и кода знака (нуль или единица) перед его старшим числовым разрядом.

Пример 2.5.

A₁₀=+10 A₂=+1010 [A₂]_П=0:1010;

B₁₀=-15 B₂=-1111 [B₂]_П=1:1111.

Точечной вертикальной линией здесь отмечена условная граница, отделяющая знаковый разряд от значащих.

Обратный код двоичного числа образуется по следующему правилу. Обратный код положительных чисел совпадает с их прямым кодом. Обратный код отрицательного числа содержит единицу в знаковом разряде числа, а значащие разряды числа заменяются на инверсные, т.е. нули заменяются единицами, а единицы - нулями.

Пример 2.6.

A₁₀=+5 A₂=+101 [A₂]_П=[A₂]_OK=0:101;

B₁₀=-13 B₂=-1010 [B₂]_OK=1:0010.

Свое название обратный код чисел получил потому, что коды цифр отрицательного числа заменены на инверсные. Укажем наиболее важные свойства обратного кода чисел:

* сложение положительного числа С с его отрицательным значением в обратном коде дает так называемую машинную единицу МЕок= 1: 111... 11, состоящую из единиц в знаковом и значащих разрядах числа;

* нуль в обратном коде имеет двоякое значение. Он может быть положительным - 0: 00...0 и отрицательным числом - 1; 11... 11. Значение отрицательного нуля совпадает с МЕок. Двойственное представление нуля явилось причиной того, что в современных ЭВМ все числа представляются не обратным, а дополнительным кодом. Дополнительный код положительных чисел совпадает с их прямым кодом. Дополнительный код отрицательного числа представляет собой результат суммирования обратного кода числа с единицей младшего разряда (2° - для целых чисел, 2-k - для дробных).

Пример 2.7.

A₁₀=+19 A₂=+10011 [A₂]_П=[A₂]_OK=[A₂]_ДК=0:10011;

B₁₀=-13 В₂=-1101 [B2]_ДК=[B₂]_OK+2₀=1:0010+1=1:0011.

Укажем основные свойства дополнительного кода:

* сложение дополнительных кодов положительного числа С с его отрицательным значением дает так называемую машинную единицу дополнительного кода:

МЕ_ДК=МЕ_ОК+2⁰=10: 00…00,

т.е. число 10 (два) в знаковых разрядах числа;

* дополнительный код получил такое свое название потому, что представление отрицательных чисел является дополнением прямого кода чисел до машинной единицы МЕдк.

Модифицированные обратные и дополнительные коды двоичных чисел отличаются соответственно от обратных и дополнительных кодов удвоением значений знаковых разрядов. Знак “+” в этих кодах кодируется двумя нулевыми знаковыми разрядами, а “-” - двумя единичными разрядами.

Пример 2.8.

A₁₀=9 A₂=+1001 [A₂]_П=[A₂]_OK=[A₂]_ДК=0:1001

[A₂]_МОК=[A₂]_МДК=00:1001;

B₁₀=-9 B₂=-1001 [B₂]_OK=1:0110 [B₂]_ДК=1:0111

[B₂]_МОК=11:0110 [B₂]_МДК=11:0111.

Целью введения модифицированных кодов являются фиксация и обнаружение случаев получения неправильного результата, когда значение результата превышает максимально возможный результат в отведенной разрядной сетке машины. В этом случае перенос из значащего разряда может исказить значение младшего знакового разряда. Значение знаковых разрядов “01” свидетельствует о положительном переполнении разрядной сетки, а “10” - об отрицательном переполнении. В настоящее время практически во всех моделях ЭВМ роль удвоенных разрядов для фиксации переполнения разрядной сетки играют переносы, идущие в знаковый и из знакового разряда.

2.2.2 Арифметические операции над числами с фиксированной точкой

Сложение (вычитание). Операция вычитания приводится к операции сложения путем преобразования чисел в обратный или дополнительный код. Пусть числа A=>O и В=>О, тогда операция алгебраического сложения выполняется в соответствии с табл. 2.3.

Таблица 2.3 Таблица преобразования кодов при алгебраическом сложении

Требуемая операция	Необходимое преобразование
А+В А-В -А+В -А-В	А+В А+(-В) (-А)+В (-А)+(-В)

Скобки в представленных выражениях указывают на замену операции вычитания операцией сложения с обратным или дополнительным кодом соответствующего числа. Сложение двоичных чисел осуществляется последовательно, поразрядно в соответствии с табл. 2.2. При выполнении сложения цифр необходимо соблюдать следующие правила.

1. Слагаемые должны иметь одинаковое число разрядов. Для выравнивания разрядной сетки слагаемых можно дописывать незначащие нули слева к целой части числа и незначащие нули справа к дробной части числа.

2. Знаковые разряды чисел участвуют в сложении так же, как и значащие.

3. Необходимые преобразования кодов (п.2.3.1) производятся с изменением знаков чисел. Приписанные незначащие нули изменяют свое значение при преобразованиях по общему правилу.

4. При образовании единицы переноса из старшего знакового разряда, в случае использования ОК, эта единица складывается с младшим числовым разрядом. При использовании ДК единица переноса теряется. Знак результата формируется автоматически, результат представляется в том коде, в котором представлены исходные слагаемые.

Пример 2.9. Сложить два числа А₁₀=7 В₁₀=16

A₂=+11=+0111;

B₂=+1000=+10000.

Исходные числа имеют различную разрядность, необходимо провести выравнивание разрядной сетки:

[A₂]_П=[A₂]_OK=[A₂]_ДК=0: 00111;

[B₂]_П=[B₂]_OK=[B₂]_ДК=0: 10000.

Сложение в обратном или дополнительном коде дает один и тот же результат



Обратим внимание, что при сложении цифр отсутствуют переносы в знаковый разряд и из знакового разряда, что свидетельствует о получении правильного результата.

Пример 2.10. Сложить два числа А₁₀ = + 16 В₁₀ = --7 в ОК и ДК. В соответствии с табл. 2.3 должна быть реализована зависимость А+(-В), в которой второй член преобразуется с учетом знака

При сложении чисел в ОК и ДК были получены переносы в знаковый разряд и из знакового разряда. В случае ОК перенос из знакового разряда требует дополнительного прибавления единицы младшего разряда (см.п.4 правил). В случае ДК этот перенос игнорируется.

Умножение. Умножение двоичных чисел наиболее просто реализуется в прямом коде. Рассмотрим, каким образом оно приводится к операциям сложения и сдвигам.

Пример 2.11. Умножить два числа А₁₀=7 В₁₀=5.

Перемножим эти числа, представленные прямыми двоичными кодами, так же, как это делается в десятичной системе.

Нетрудно видеть, что произведение получается путём сложения частных произведений, представляющих собой разряды множимого, сдвинутые влево в соответствии с позициями разрядов множителя. Частные произведения, полученные умножением на нуль игнорируются. Важной особенностью операции умножения n-разрядных сомножителей является увеличение разрядности произведения до n+n=2n. Знак произведения формируется путём сложения знаковых разрядов сомножителей. Возможные переносы из знакового разряда игнорируются.

Деление. Операция деления, как и в десятичной арифметике, является обратной операции умножения. Покажем, что и эта операция приводится к последовательности операций сложения и сдвига.

Пример 2.12. Разделить два числа А₁₀=45 B₁₀ =5

Деление произведено так же, как это делается обычно в десятичной системе. Сначала проверяется, можно ли вычесть значение делителя из старших разрядов делимого. Если возможно, то в разряде частного записывается единица и определяется частная разница. В противном случае в частное записывается нуль и разряды делителя сдвигаются вправо на один разряд по отношению к разрядам делимого. К полученной предыдущей разнице сносится очередная цифра делимого, и данный процесс повторяется, пока не будет получена необходимая точность. Если учесть, что все вычитания в ЭВМ заменяются сложением в ОК или в ДК (см. табл.2.3), то действительно операция деления приводится к операциям сложения и сдвигам вправо разрядов делителя относительно разрядов делимого. Отметим, что делимое перед операцией деления должно быть приведено к 2n-разрядной сетке. Только в этом случае при делении на n-разрядный делитель получается n-разрядное частное. Знак частного формируется также путем сложения знаковых разрядов делимого и делителя, как это делалось при умножении.

2.2.3 Арифметические операции над двоичными числами с плавающей точкой

В современных ЭВМ числа с плавающей точкой хранятся в памяти машин, имея мантиссу и порядок (характеристику) в прямом коде и нормализованном виде. Все арифметические действия над этими числами выполняются так же, как это делается с ними, если они представлены в полулогарифмической форме (мантисса и десятичный порядок) в десятичной системе счисления. Порядки и мантиссы обрабатываются раздельно.

Сложение (вычитание). Операция сложения (вычитания) производится в следующей последовательности.

1. Сравниваются порядки (характеристики) исходных чисел путем их вычитания р=р1-р2. При выполнении этой операции определяется, одинаковый ли порядок имеют исходные слагаемые.

2. Если разность порядков равна нулю, то это значит, что одноименные разряды мантисс имеют одинаковые веса (двоичный порядок). В противном случае должно проводиться выравнивание порядков.

3. Для выравнивания порядков число с меньшим порядком сдвигается вправо на разницу порядков Ар. Младшие выталкиваемые разряды при этом теряются.

4. После выравнивания порядков мантиссы чисел можно складывать (вычитать) в зависимости от требуемой операции. Операция вычитания заменяется операцией сложения в соответствии с данными табл. 2.3. Действия над слагаемыми производятся в ОК или ДК по общим правилам.

5. Порядок результата берется равным большему порядку.

6. Если мантисса результата не нормализована, то осуществляются нормализация и коррекция значений порядка.

Пример 2.13. Сложить два числа А₁₀=+1.375; B₁₀=-0.625.

А₂=+1.011=0: 1011*10¹; B₂=-0.101=-0:101*10⁰.

В нормализованном виде эти числа будут иметь вид:

1. Вычитаем порядки Дp=p₁-p₂=1-0=1. В машине эта операция требует операции сложения с преобразованием порядка чисел в дополнительный код:

Определяем, что Др? 0.

2. Порядок первого числа больше порядка второго числа на единицу. Требуется выравнивание порядков.

3. Для выравнивания порядков необходимо второе число сдвинуть вправо на один разряд.

[B₂]исх=0: 0 1: 101

после сдвига

[B₂]п=0: 11:0101

[m_B]дк= 1: 1011

4. Складываем мантиссы.



Мантисса числа С - положительная.

5. Порядок числа С равен порядку числа с большим порядком, т.е. р = +1.

[С₂]п=0: 1 0: 0110.

Видно, что мантисса результата не нормализована, так как старшая цифра мантиссы равна нулю.

6. Нормализуем результат путем сдвига мантиссы на один разряд влево и соответственно вычитаем из значения порядка единицу:

Умножение (деление). Операция умножения (деления) чисел с плавающей точкой также требует разных действий над порядками и мантиссами. Алгоритмы этих операций выполняются в следующей последовательности.

1. При умножении (делении) порядки складываются (вычитаются) так, как это делается над числами с фиксированной точкой.

2. При умножении (делении) мантиссы перемножаются (делятся).

3. Знаки произведения (частного) формируются путем сложения знаковых разрядов сомножителей (делимого и делителя). Возможные переносы из знакового разряда игнорируются.

2.3 Логические основы ЭВМ

2.3.1 Основные сведения из алгебры логики

Теоретической основой построения ЭВМ являются специальные математические дисциплины. Одной из них является алгебра логика или булева алгебра (Дж. Буль - английский математик прошлого столетия, основоположник этой дисциплины). Ее аппарат широко используют для описания схем ЭВМ, их оптимизации и проектирования.

Вся информация в ЭВМ представляется в двоичной системе счисления. Поставим в соответствие входным сигналам отдельных устройств ЭВМ соответствующие значениях_i(i=1,n), а выходным сигналам - значения функций y_j(j=1,m) (рис.).

Рис. Представление схемы ЭВМ

В этом случае зависимостями

y_j=f(x₁,x₂,…,x_i,…,x_n), (2.2)

где x_i - i-й вход; n - число входов; y_i - i-й выход; m - число выходов в устройстве,

можно описывать алгоритм работы любого устройства ЭВМ. Каждая такая зависимость у , является “булевой функцией, у которой число возможных состояний и каждой ее независимой переменной равно двум” (стандарт ISO 2382/2-76), т.е. функцией алгебры логики, а ее аргументы определены на множестве {0,1}. Алгебра логика устанавливает основные законы формирования и преобразования логических функций. Она позволяет представить любую сложную функцию в виде композиции простейших функций. Рассмотрим наиболее употребительные из них.

Известно, что количество всевозможных функций N от п аргументов выражается зависимостью

N=2²ⁿ. (2.3)

При n=0 можно определить две основные функции (N=2), не зависящие от каких-либо переменных: у0 , тождественно равную нулю (у₀=0), и у₁ , тождественно равную единице ( у₁=1). Технической интерпретацией функции у₁=1 может быть генератор импульсов. При отсутствии входных сигналов на выходе этого устройства всегда имеются импульсы (единицы). Функция у₀=0 может быть интерпретирована отключенной схемой, сигналы от которой не поступают ни к каким устройствам.

При п=1 зависимость (2.3) дает N=4. Представим зависимость значений этих функций от значения аргумента х в виде специальной таблицы истинности (табл.).

Таблица функций от одной переменной

Yj	Y0	Y1	Y2	Y3
x
0	0	1	0	1
1	0	1	1	0

Таблицы истинности получили такое название, потому что они определяют значение функции в зависимости от комбинации входных сигналов. В этой таблице, как и ранее,у₀=0 и y₁=1. Функция y₂=х, а функция у₃=x- (инверсия x).

Этим функциям соответствуют определенные технические аналоги. Схема, реализующая зависимость у₂=х, называется повторителем, а схема y₃=х - инвертором.

При п=2, N=l6, т.е. от двух переменных, можно построить шестнадцать различных функций. В табл. представлена часть из них, имеющая фундаментальное значение при построении основных схем ЭВМ.

Таблица функций от двух переменных

Yi	Y0	Y1	Y2	Y3	...	Y4	Y5	Y6	Y7	Y8	Y9	...	Y15
X1 X2
00	0	1	0	1		0	1	0	1	1	0
01	0	1	0	1	...	1	0	0	1	0	1	...
10	0	1	1	0		1	0	0	1	0	1
11	0	1	1	0		1	0	1	0	1	0

Заметим, что в левой части таблицы перечислены всевозможные комбинации входных переменных (наборы значений), а в правой - возможные реакции выходных сигналов. В табл. 2.5 представлены функции у4-у9, полностью соответствующие функциям табл. 2.4, а также новые, часто используемые и интересные функции у4-у9. При этом местоположение функций и их нумерация в таблице особого значения не имеют. По данной таблице нетрудно составить аналитическое выражение (зависимость) для каждой функции от двух аргументов вида (2.2). Для этого наборы переменных, на которых функция принимает значение единицы, записываются как конъюнкции (логическое умножение) и связываются знаками логического сложения. Такие формы функций получили название дизъюнктивных нормальных форм (ДНФ). Если в этих функциях конъюнкции содержат все без исключения переменные в прямом или инверсном значениях, то такая форма функций называется совершенной.

Функция у₄представляет собой функцию логического сложения, дизъюнкцию. Она принимает значение единицы, если значение единицы имеет хотя бы одна переменная х₁или х₂:

Тождественность приведенных аналитических зависимостей можно установить, пользуясь законами алгебры логики, приведенными ниже.

Функция y₅ является инверсной функцией по отношению к y₄:

Она имеет название “ отрицание дизъюнкции”. Иногда в литературе встречается ее специальное название “стрелка Пирса”, по фамилии математика, исследовавшего ее свойства.

Функция у₆ является функцией логического умножения. Она очень похожа на операцию обычного умножения и принимает значение единицы в тех случаях, когда все ее переменные равны единице:

Функция y₇ является инверсной функцией по отношению к у₆:

Она называется “отрицание конъюнкции” или “ штрих Шеффера”. Функция к называется логической равнозначностью, она принимает значение единицы, если все ее переменные имеют одинаковое значение (или 0 или 1):

Функция y₉ является инверсной по отношению к y₈:

Она принимает значение единицы, если ее переменные имеют противоположные значения. Ниже будет показано, что функции у₈ и у₉ являются основой для построения сумматоров, так как они соответствуют правилам формирования цифр двоичных чисел при сложении (вычитании).

Из перечисленных функций двух переменных можно строить сколь угодно сложные зависимости, отражающие алгоритмы преобразования информации, представленной в двоичной системе счисления. Алгебра логики устанавливает правила [6] формирования логически полного базиса простейших функций, из которых могут строиться любые более сложные. Наиболее привычным базисом является набор трех функций {инверсия - ? , дизъюнкция - v, конъюнкция - Л или &}. Работа с функциями, представленными в этом базисе, очень похожа на использование операций обычной алгебры.

Алгебра логики устанавливает, что существуют и другие комбинации простейших логических функций, обладающих свойством логической полноты. Например, наборы логических функций {инверсия, дизъюнкция} и {инверсия, конъюнкция} также являются логически полными. Наиболее интересны минимальные базисы, включающие по одной операции {“отрицание дизъюнкции (?? )”} и {“отрицание конъюнкции (?? )”}. Однако работа с функциями, представленными в указанных базисах, требует от специалистов по проектированию ЭВМ определенных навыков.

2.3.2 Законы алгебры логики

Из определения вышеприведенных функций можно установить целый ряд простейших свойств:

В алгебру логики установлен целый ряд законов, с помощью которых возможно преобразование логических функций (ЛФ):

коммутативный (переместительный)

x₁*x₂=x₂*x₁

ассоциативный (сочетательный)

(x₁*x₂)*x₃=(x₁*x₃)*x₂=x₁*(x₂*x₃)

Эти законы полностью идентичны законам обычной алгебры;

дистрибутивный (распределительный)

Закон поглощения. В дизъюнктивной форме ЛФ конъюнкция меньшего ранга, т.е. с меньшим числом переменных, поглощает все конъюнкции большего ранга, если ее изображение содержится в них. Это же справедливо и для конъюнктивных форм:

Закон склеивания

Закон свёртки

.

Правило де Моргана

где F - логическая функция общего вида, не зависящая от переменной х.

Убедиться в тождественности приведенных зависимостей можно путем аналитических преобразований выражений или путем построения таблицы истинности для ЛФ, находящихся в левой и правой частях.

Используя данные зависимости, можно преобразовывать исходные выражения в более простые (минимизировать их). По упрощенным выражениям можно построить техническое устройство, имеющее минимальные аппаратурные затраты.

2.3.3 Понятие о минимизации логических функций

Проблема минимизации логических функций решается на основе применения законов склеивания и поглощения с последующим перебором получаемых дизъюнктивных форм и выбором из них оптимальной (минимальной). Существует большое количество методов минимизации ЛФ. Все они отличаются друг от друга спецификой применения операций склеивания и поглощения, а также различными способами сокращения переборов. Среди аналитических методов наиболее известным является метод Квайна-Маккласки, среди табличных - метод с применением диаграмм Вейча. Графические методы минимизации отличаются большей наглядностью и меньшей трудоемкостью. Однако их применение эффективно при малом числе переменных п<5.

Пример 1.

Найти минимальную дизъюнктивную форму функции, заданной таблицей истинности с использованием диаграмм Вейча.

Таблица истинности функции y=f(x₁,x₂,x₃)

Рисунок 1.6.4

Рисунок 1.6.5. Диаграмма Вейча функции y

Диаграмма Вейча заполняется в следующем порядке:

1. Из таблицы истинности выбирают комбинации переменных, для которых функция принимает значение 1 - (x₁x₂x₃, x₁x₂x₃, x₁x₂x₃, x₁x₂x₃, x₁x₂x₃, x₁x₂x₃,);

2. В диаграмме Вейча в клетки с комбинациями переменных, для которых функция принимает значение 1, записывают 1.

3. Соседние клетки (две, четыре, восемь) с единицами объединяют и, принимая их за одну клетку, записывают комбинацию переменных, на пересечении которых стоит сформированная клетка. Например, при объединении двух нижних левых клеток формируется комбинация x₁ x₂, переменная x₃ склеивается. При объединении двух нижних крайних клеток - x₁ x₃ и т.д.

Рисунок 1.6.6. Диаграмма Вейча функции y

У данной функции существуют пять безызбыточных дизъюнктивных форм, из которых только две являются минимальными y₁ и y₄:

Техническая интерпретация логических функций

По логическим выражениям проектируются схемы ЭВМ. При этом следует придерживаться следующей последовательности действий.

1. Словесное описание работы схемы.

2. Формализация словесного описания.

3. Запись функции в дизъюнктивной совершенной нормальной форме по таблицам истинности.

4. Минимизация логических зависимостей с целью их упрощения.

5. Представление полученных выражений в выбранном логически полном базисе элементарных функций.

6. Построение схемы устройств.

Выполнение пунктов 1,2,3,4,5 рассматривалось в примере 1. Выполнение пункта 6 рассматривается в примере 2.

Пример 2. Построить схему реализующую функцию у1.

Минимальная форма функции записана в базисе И,ИЛИ,НЕ. Для реализации функции потребуется один элемент ИЛИ на три входа, три элемента И на два входа, три элемента НЕ.

Рисунок 1.6.7

Проверить работоспособность построенной схемы можно путем подачи на входы схемы значений переменных, заданных таблицей истинности функции и определения соответствия значений функции на выходе схемы и таблицы истинности. В данном примере выбрана комбинация x₁=1, x₂=0, x₃=1, в результате воздействия на выходе схемы формируется 1, что соответствует значению функции по таблице истинности.

Раздел 3. Типовые логические элементы и устройства ЭВМ

3.1 Классификация элементов и узлов ЭВМ

При рассмотрении структуры любой ЭВМ обычно проводят ее детализацию. Как правило, в структуре ЭВМ выделяют следующие структурные единицы: устройства, узлы, блоки и элементы.

Нижний уровень обработки реализуют элементы. Каждый элемент предназначается для обработки единичных электрических сигналов, соответствующих битам информации. Узлы обеспечивают одновременную обработку группы сигналов - информационных слов. Блоки реализуют некоторую последовательность в обработке информационных слов - функционально обособленную часть машинных операций (блок выборки команд, блок записи-чтения и др.). Устройства предназначаются для выполнения отдельных машинных операций и их последовательностей.

В общем случае любая структурная единица ЭВМ обеспечивает преобразование входной информации Х в выходную У (см. рис. 2.1).

Все современные вычислительные машины строятся на комплексах системах интегральных микросхем (ИС). Электронная микросхема называется интегральной, если ее компоненты и соединения между ними выполнены в едином технологическом цикле, на едином основании и имеют общую защиту от механических воздействий. Каждая микросхема представляет собой миниатюрную электронную схему, сформированную послойно в кристалле полупроводника: кремния, германия и т.д. В состав микропроцессорных наборов включаются различные типы микросхем, но все они должны иметь единый тип межмодульных связей, основанный на стандартизации параметров сигналов взаимодействия (амплитуда, полярность, длительность импульсов и т.п.). Основу набора обычно составляют большие БИС и даже сверхбольшие интегральные схемы. На очереди следует ожидать появления ультра больших ИС (УБИС). Кроме них обычно используются микросхемы с малой и средней степенью интеграции (СИС). Функционально микросхемы могут соответствовать устройству, узлу или блоку, но каждая из них состоит из комбинации простейших логических элементов, реализующих функции формирования, преобразования, запоминания сигналов и т.д.

Элементы ЭВМ можно классифицировать по различным признакам. Наиболее часто такими признаками являются: тип сигналов, назначение элементов, технология их изготовления и т.д.

В ЭВМ широко применяют два способа физического представления сигналов: импульсный и потенциальный. При импульсном способе представления сигналов единичному значению некоторой двоичной переменной ставится в соответствие наличие импульса (тока или напряжения), нулевому значению - отсутствие импульса (рис. 3.1, а).Длительность импульсного сигнала не превышает один такт синхроимпульсов.

При потенциальном или статическом представлении сигналов единично значение двоичной переменной отображается высоким уровнем напряжения, а нулевое значение - низким уровнем (рис. 3.1, б).

Рис. 3.1. Представление информации в ЭВМ: а - импульсные сигналы; б - потенциальные сигналы

Независимо от вида сигналов различают последовательный и параллельный коды передачи и представления информации в ЭВМ.

При последовательном коде представления данных используются одиночные шины или линии передачи, в которых сигналы, соответствующие отдельным разрядам данных, разнесены во времени. Обработка такой информации производится последовательно разряд за разрядом. Такой вид представления и передачи данных требует весьма экономичных по аппаратурным затратам схем обработки данных. Время же обработки Определяется числом обрабатываемых сигналов (разрядов).

Параллельный код отображения и передачи информации предполагает параллельную и одновременную фиксацию всех разрядов данных на различных шинах, т.е. параллельный код данных развернут в пространстве. Это дает возможность ускорить обработку во времени, но затраты на аппаратурные средства при этом возрастают пропорционально числу обрабатываемых разрядов.

Во всех вычислительных машинах используются и параллельно-последовательные коды представления информации. При этом информация отображается частями. Части поступают на обработку последовательно, а каждая часть данных представляется параллельным кодом.

По своему назначению элементы делятся на формирующие, логические и запоминающие.

К формирующим элементам относятся различные формирователи, усилители, усилители-формирователи и т.п. Данные элементы служат для выработки определенных электрических сигналов, восстановления их параметров (амплитуды, полярности, мощности, длительности).

В каждой ЭВМ имеются специальные блоки, формирующие сигналы тактовой частоты, серии синхронизирующих и управляющих сигналов, координирующих работу всех схем ЭВМ. Интервал времени между импульсами основной частоты называется тактом. Длительность такта является важной характеристикой ЭВМ, определяющей ее потенциальную производительность. Время выполнения любой операции ЭВМ связано с определенным числом тактов.

Простейшие логические элементы преобразуют входные сигналы в соответствии с элементарными логическими функциями, рассмотренными в п.2.4. В свою очередь, полученные сигналы могут формировать следующий уровень сигналов и т. д. Сложные преобразования в соответствии с требуемыми логическими зависимостями могут приводить к построению многоуровневых схем. Каждая такая схема представляет собой композицию простейших логических схем.

Запоминающим элементом называется элемент, который способен принимать и хранить код двоичной цифры (единицы или нуля). Элементы памяти могут запоминать и сохранять исходные значения некоторых величин, промежуточные значения обработки и окончательные результаты вычислений. Только запоминающие элементы в схемах ЭВМ позволяют проводить обработку информации с учетом ее развития.

3.2 Комбинационные логические устройства

Сумматоры

Сумматоры - это класс КЦУ, выполняющих операцию арифметического сложения двух двоичных n-разрядных чисел. Сумматоры бывают полными и неполными. Неполный сумматор или полусумматор - это комбинационное устройство с двумя входами и двумя выходами, выполняющее операцию сложения двух одноразрядных чисел в соответствии с таблицей истинности, где А и В - входные одноразрядные числа, S_п/см. - выход суммы, а P_п/см. - выход переноса в старший разряд:

Входы	Выходы
А	В	Sп/см.	Pп/см.
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

Записанные по таблице истинности ФАЛ для переменных S_п/см. и P_п/см. имеют вид

, .

Первое уравнение для S_п/см. обозначает операцию Исключающее ИЛИ (Сложение по модулю два), а второе - для P_п/см. - операцию логической конъюнкции. Поскольку во всех сериях микросхем имеются элементы Исключающее ИЛИ, то структурную схему полусумматора удобно синтезировать на основе именно этого элемента и элемента И (рис. а). Условное графическое обозначение полусумматора приведено на рис. б.

Рис. Структурная схема и УГО полусумматора.

Полный одноразрядный сумматор выполняет операцию арифметического сложения двух одноразрядных чисел A и B с учетом переноса из младшего разряда Р_-1. Он имеет три входа и два выхода. Работа полного одноразрядного сумматора задается таблицей истинности:

Входы	Выходы
A	B	Р-1	S	P
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

Записав СДНФ для переменных S и P и выполнив ряд тождественных преобразований можно получить следующие ФАЛ для полного сумматора:

,

.

Выражение есть ни что иное, как значение выхода переноса полусумматора над величинами S_п/см. и Р_-1. Учитывая этот факт и анализируя полученные логические уравнения, можно сделать заключение о возможности реализации полного сумматора на основе двух полусумматоров и одного элемента ИЛИ. Структура полного одноразрядного сумматора представлена на рис.а, а его УГО - на рис.б.

Рис. Схема и УГО полного одноразрядного сумматора.

Из таблицы истинности полного одноразрядного сумматора очевидно, что на выходе суммы S формируется единица, а на выходе переноса Р - нуль при наличии единицы на одном из входах A, B или Р_-1. При наличии единиц на любых двух из трех входов полного сумматора, на выходе S будет нуль, а на выходе P - единица. При наличии на всех трех входах логических единиц, на обоих выходах сумматора присутствуют единицы.

Дешифраторы и шифраторы

Дешифратор - это устройство, предназначенное для преобразования двоичного кода в напряжение логической единицы (логического нуля) на том выходе, номер которого совпадает со значением двоичного кода на входе. При n входах в полном дешифраторе имеется 2ⁿ выходов, т.е. для каждой комбинации входных сигналов имеется соответствующий выход. Дешифратор, у которого при n входах число выходов меньше 2ⁿ, называется неполным. Другое название дешифратора - декодер. Принцип работы полного трехразрядного дешифратора рассмотрим на примере его таблицы истинности.

Входы	Выходы
X3	X2	X1	Y7	Y6	Y5	Y4	Y3	Y2	Y1	Y0
0	0	0	0	0	0	0	0	0	0	1
0	0	1	0	0	0	0	0	0	1	0
0	1	0	0	0	0	0	0	1	0	0
0	1	1	0	0	0	0	1	0	0	0
1	0	0	0	0	0	1	0	0	0	0
1	0	1	0	0	1	0	0	0	0	0
1	1	0	0	1	0	0	0	0	0	0
1	1	1	1	0	0	0	0	0	0	0

Соответствующие таблице истинности ФАЛ имеют вид

.

Структурная схема трехразрядного дешифратора, синтезированная на основании полученных ФАЛ приведена на рис.а, а его УГО - на рис.б.

Рис. 4.10.Структурная схема и УГО трехразрядного дешифратора.

В общем случае логические уравнения для выходных переменных дешифратора n-разрядного числа имеют вид

.

Построенные по полученным формулам дешифраторы называются линейными. К преимуществу линейных дешифраторов можно отнести высокое быстродействие, поскольку входные переменные одновременно поступают на все элементы И. Одновременно, без дополнительных задержек, формируется и результат на выходах этих элементов. Очевидно, что для реализации линейного дешифратора n-разрядного числа необходимо иметь 2ⁿ логических элементов И с n-входами. В существующих микросхемах логических элементов количество входов ограничено. Следовательно, ограничена и разрядность реализуемых на их основе линейных дешифраторов, что является недостатком. Кроме того, недостатком является и то, что предыдущие элементы, работающие на входы дешифратора, должны иметь высокую нагрузочную способность, т.е. должны быть рассчитаны на подключение большого числа логических элементов И. Каждый из входов дешифратора подключен к 0,5·2ⁿ логическим элементам И. Поскольку нагрузочная способность базовых логических элементов ИС не превышает величины N=10ё20, то максимальная разрядность дешифрируемых чисел для линейных дешифраторов n=4ё5.

Указанного недостатка лишены пирамидальные дешифраторы. Принцип построения этих дешифраторов состоит в том, что сначала строят линейный дешифратор для двухразрядного числа X₁, X₂, для чего необходимы 2²=4 двухвходовые схемы И. Далее, каждая полученная конъюнкция логически умножается на входную переменную X₃ в прямой и инверсной форме. Полученная конъюнкция снова умножается на входную переменную X₄ в прямой и инверсной форме и т.д. Наращивая таким образом структуру, можно построить пирамидальный дешифратор на произвольное число входов. На рис. 4.11 приведена структура пирамидального дешифратора для трех разрядов.



Пирамидальный дешифратор для трехразрядного числа

Характерным отличием пирамидальных дешифраторов от линейных является использование только двухвходовых логических элементов вне зависимости от разрядности дешифрируемого числа. В то же время количество логических элементов в пирамидальном дешифраторе больше. Однако следует иметь ввиду, что количество логических элементов, располагаемых в одном корпусе ИС, определяется главным образом требуемым количеством выводов. Следовательно, в одном корпусе ИС можно расположить большее число двухвходовых элементов, чем трехвходовых, четырехвходовых и т.д. И значит, пирамидальная структура дешифратора по числу корпусов ИС может оказаться более предпочтительной, чем линейная.

Шифраторы выполняют задачу обратную той, которую выполняют дешифраторы: появление логической единицы (логического нуля) на определенном входе приводит к появлению соответствующей кодовой комбинации на выходе. Также как и дешифраторы, шифраторы бывают полными и неполными. Работа восьмивходового полного шифратора задается следующей таблицей истинности:

Входы	Выходы
X7	X6	X5	X4	X3	X2	X1	X0	Y3	Y2	Y1
0	0	0	0	0	0	0	1	0	0	0
0	0	0	0	0	0	1	0	0	0	1
0	0	0	0	0	1	0	0	0	1	0
0	0	0	0	1	0	0	0	0	1	1
0	0	0	1	0	0	0	0	1	0	0
0	0	1	0	0	0	0	0	1	0	1
0	1	0	0	0	0	0	0	1	1	0
1	0	0	0	0	0	0	0	1	1	1

На основании таблицы истинности можно записать ФАЛ, задающие работу восьмивходового шифратора:

.

Синтезированная на основании приведенных логических уравнений структурная схема шифратора представлена на рис.а, а его условное графическое обозначение - на рис. б.



Структура и УГО восьмивходового шифратора

Мультиплексоры и демультиплексоры

Мультиплексор - комбинационное цифровое устройство, которое обеспечивает передачу на единственный выход F одного из нескольких входных сигналов D_j в соответствии с поступающим адресным кодом A_i. При наличии n адресных входов можно реализовать M=2ⁿ комбинаций адресных сигналов, каждая из которых обеспечивает выбор одного из M входов. Чаще всего используются мультиплексоры «из 4 в 1» (n=2, M=4), «из 8 в 1» (n=3, M=8), «из 16 в 1» (n=4, M=16). Правило работы мультиплексора «из 4 в 1» можно задать таблицей истинности:

Входы	Выход
A1	A0	F
0	0	D0
0	1	D1
1	0	D2
1	1	D3

Логическое выражение для выходной функции, заданной таблицей, можно записать в виде

.

В соответствии с полученной формулой для реализации мультиплексора можно использовать логические элементы И, ИЛИ, НЕ. Синтезированная структурная схема мультиплексора показана на рис. а, а его условное графическое обозначение - на рис. б.

Структура и УГО мультиплексора «из 4 в 1».

Мультиплексор можно реализовать, используя дешифратор и схемы И и ИЛИ. Дешифратор формирует логическую единицу на одном из выходов согласно входному двоичному коду. Сигналы с выходов дешифратора являются стробирующими, т.е. разрешающими сигналами для схемы совпадения единиц, реализованной на двухвходовых элементах И. Логическая единица будет формироваться на выходе только того элемента И, на один вход которого подается единица с выхода дешифратора и на второй вход - единица с соответствующего входа D_j. Для объединения выходов всех элементов И в один выход F, служит элемент ИЛИ. На его выходе формируется логическая единица, если таковая присутствует на опрашиваемом в данный момент входе D_j.

Реализация мультиплексора на базе дешифратора

Демультиплексор выполняет функцию, обратную мультиплексору, т.е. в соответствии с принятой адресацией A_i направляет информацию с единственного входа D на один из M выходов F_j. При этом на остальных выходах будут логические нули (единицы). Принцип работы демультиплексора «из 1 в 4» иллюстрируется таблицей истинности:

Входы	Выходы
A1	A0	F3	F2	F1	F0
0	0	0	0	0	D
0	1	0	0	D	0
1	0	0	D	0	0
1	1	D	0	0	0

Логические выражения для каждого из выходов можно представить в виде:

.

Структурная схема, реализующая демультиплексор «из 1 в 4» приведена на рис.а, а его условное графическое обозначение - на рис.б.

Структурная схема и УГО демультиплексора «из 1 в 4».

Как и в случае мультиплексора, схему демультиплексора можно реализовать с помощью дешифратора. Действительно, ФАЛ демультиплексора отличается от ФАЛ дешифратора только наличием входного сигнала D в конъюнкциях с адресными входами. Следовательно, объединив выходы дешифратора с входом D с помощью стробирующих элементов И, можно получить демультиплексор. Мультиплексоры и демультиплексоры часто называют еще цифровыми коммутаторами.

Реализация демультиплексора на базе дешифратора

3.3 Цифровые автоматы (триггеры, регистры, счетчики)

Более сложным преобразователем информации являются схемы с памятью. Наличие памяти в схеме позволяет запоминать промежуточные состояния обработки и учитывать их значения в дальнейших преобразованиях. Выходные сигналы Y = (y₁, y₂, ..., у_m) в схемах данного типа формируются не только по совокупности входных сигналов Х = (х₁, х₂, ..., х_n), но и по совокупности состояний схем памяти Q = (q₁, q₂, ..., q_k). При этом различают текущий дискретный момент времени t и последующий (t+1) момент времени (рис. 3.8).



Рис. 3.8. Обобщенная структура схемы с памятью

Передача значения Q между моментами времени t и (t+1) осуществляется обычно с применением двухступенчатой памяти и синхронизирующих импульсов (СИ).

В качестве простейшего запоминающего элемента (ЗЭ) в современных ЭВМ используют триггеры. В связи с успешным применением микроэлектроники в схемах основных устройств ЭВМ (процессоров и оперативной памяти) исчезли в качестве запоминающихся элементов схемы, использующие остаточную намагниченность - ферритовые сердечники. Самая простейшая схема триггера может быть синтезирована по общим правилам (п.2.4.4).

Пример3.1. Построить автомат намят - триггер, имеющий вход R (Reset - сброс), Для установки элемента в "нулевое состояние" и вход S (Sеt - установка) - для установки элемента в "единичное" состояние. При отсутствии сигналов R=S=0 элемент должен сохранять свое состояние до тех пор, пока не будут получены новые сигналы на входе К или 8.

Условия работы триггера могут быть представлены в виде таблицы переходов (табл. 3.5), представляющей собой модификацию таблицы истинности.

Таблица 3.5. Условия работы триггера

Входы	Состояние qt+1
R	S	0	1	Режим
0	0	0	1	Хранение
1	0	0	0	Установка 0
0	1	1	1	Установка 1
l	l	?	?	Запрещенное состояние

Содержание таблицы расшифровывается следующим образом. Элемент памяти может сохранять значение q_t=0 или q_t=1 в зависимости от установк...