РПД (ОЗУ) предназначена для хранения переменных в процессе выполнения прикладной программы, адресуется одним байтом и имеет емкость 128 байт. Кроме того, к адресному пространству РПД примыкают адреса регистров специальных функций (SFR).



Рис.10. Структурная схема ОМЭВМ

На рис. 10. приняты следующие обозначения для управляющих сигналов:

/PME- разрешение внешней памяти программ, сигнал выдается только при обращении к внешней памяти программ;

ALE - строб адреса внешней памяти, сигнал используется для приема и фиксации адреса внешней памяти на внешнем регистре;

DEMA - блокирование работы с внутренней памятью, отключение резидентной памяти программ;

RST - сигнал общего сброса, служит также выводом резервного питания ОЗУ от внешнего источника;

Х1, Х2 - выводы для подключения кварцевого резонатора.

РПП и РПД могут быть расширены до 64 Кбайт путем подключения внешних БИС.

Регистры аккумулятора и PSW (регистр признаков операций). Аккумулятор является источником операнда и местом фиксации результата при выполнении арифметических, логических операций и ряда операций передачи данных.

При выполнении многих команд в АЛУ формируется ряд признаков операций (флагов), которые фиксируются в регистре РSW.

Регистры указатели. 8-битный указатель стека (SР) может адресовать любую область РПД. Его содержимое инкрементируется прежде, чем данные будут запомнены в стеке в ходе выполнения команды РUSН и САLL. Содержимое SР декрементируется после выполнения команд RЕТ и РОР. Подобный способ адресации элементов стека называют прединкрементным/постинкрементным.

Двухбайтовый регистр указатель данных (DРТR) обычно используется для фиксации 16-битного адреса в операциях с обращением к внешней памяти. DРТR может быть использован или как 16-битный регистр, или как два независимых 8-битных регистра (DРН и DРL).

Буфер последовательного порта. Регистр с символическим именем SВUF представляет собой два независимых регистра - буфер приемника и буфер передатчика. Загрузка байта в SВUF автоматически вызывает начало процесса передачи через последовательный порт.

Когда байт считывается из SВUF, это значит, что его источником является приемник последовательного порта.

Блок таймеров/счетчиков. В составе средств МК51 имеются регистровые пары с символическими именами ТН0, ТL0 и ТН1, ТL1, на основе которых функционируют два независимых программно-управляемых 16-битных таймера/счетчика событий. Таймеры/счетчики (Т/С) предназначены для подсчета внешних событий, для получения программно-управляемых временных задержек и выполнения время-задающих функций ОМЭВМ.

В состав блока Т/С входят: два 16-разрядных регистра Т/С0 и Т/С1; 8-разрядный регистр режимов Т/С (ТМОD); 8-разрядный регистр управления (ТСОN); схема инкремента; схема фиксации INT0, INT1, T0, T1; схема управления флагами.

16-разрядные регистры Т/С выполняют функцию хранения содержимого счета. Код начального счета заносится в указанные регистры программно. В процессе счета содержимое регистров инкрементируется. Признаком окончания счета является переполнение регистров.

Регистр ТМОD хранит код, определяющий:

- один из 4-х возможных режимов работы каждого Т/С;

- работу в качестве таймеров или счетчиков;

- управление Т/С от внешнего вывода.

Регистр ТСОN предназначен для приема и хранения кода управляющего слова

При работе в качестве таймера содержимое Т/С инкрементируется в каждом машинном цикле, т.е. через каждые 12 периодов резонатора. При работе в качестве счетчика содержимое Т/С инкрементируется под воздействием перехода из 1 в 0 внешнего входного сигнала, подаваемого на соответствующий (Т0, Т1) выводы МК51. Опрос значения внешнего входного сигнала выполняется в момент времени S5Р2 каждого машинного цикла. Содержимое счетчика будет увеличено на 1 в том случае, если в предыдущем цикле был считан входной сигнал высокого уровня (1), а в следующем - сигнал низкого уровня (0). Новое (инкрементированное) значение счетчика будет сформировано в момент S3Р1 в цикле, следующем за тем, в котором был обнаружен переход сигнала из 1 в 0. Так как на распознавание перехода требуется два машинных цикла, то максимальная частота подсчета входных сигналов равна 1/24 частоты резонатора. На длительность периода входных сигналов ограничений сверху нет. Для гарантированного прочтения входного считываемого сигнала он должен удерживать значение 1 как минимум в течении одного машинного цикла МК51.

Режим работы 0,1 и 2 для обоих Т/С одинаковы. Режим 3 для Т/С0 и Т/С1 различны.

Рассмотрим кратко работу Т/С во всех режимах.

В режиме 0 таймерный регистр имеет разрядность 13 бит. При переходе из состояния "все единицы" в состояние "все нули" устанавливается флаг прерывания от таймера ТF. Входной синхросигнал таймера разрешен (поступает на вход Т/С), когда управляющий бит ТR установлен в 1 и либо управляющий бит GАТЕ (блокировка) равен 0, либо на внешний вывод запроса прерывания INТ поступает уровень 1.

Отметим попутно, что установка бита GАТЕ в 1 позволяет использовать таймер для измерения длительности импульсного сигнала, подаваемого на вход запроса прерывания.

Работа любого Т/С в режиме 1 такая же, как и в режиме 0, за исключением того, что таймерный регистр имеет разрядность 16 бит.

В режиме 2 работа организована таким образом, что переполнение 8-битного счетчика ТL приводит не только к установке флага ТF, но и автоматически перезагружает в ТL содержимое старшего байта ТН таймерного регистра, которое предварительно было задано программным путем.

Т/С1 в режиме 3 заблокирован и просто сохраняет значение кода в регистре Т/С.

Т/С0 в режиме 3 представляет собой два независимых устройства на основе 8-ми разрядных регистров ТL0 и ТН0. Устройство на основе ТL0 может работать в режиме таймера и в режиме счетчика, за ним сохраняются все биты управления Т/С0, оно реагирует на воздействия по входам Т0, INТ0. При переполнении ТL0 устанавливается флаг ТF0. Устройство на основе регистра ТН0 может работать только в режиме таймера. Оно использует бит включения ТR1, при переполнении ТН0 выставляет флаг ТF1.

Порты. Порты Р0, Р1, Р2, Р3 являются двунаправленными портами ввода-вывода и предназначены для обмена информацией ОМЭВМ с внешними устройствами, образуя 32 линии ввода-вывода. Каждый из портов содержит фиксатор-защелку, который представляет собой 8-ми разрядный регистр, имеющий байтовую и битовую адресацию для установки (сброса) разрядов с помощью программного обеспечения.

Помимо работы в качестве обычных портов ввода-вывода линии портов Р0-Р3 могут выполнять ряд дополнительных функций.

Через порт Р0:

- выводится младший байт адреса А0-А7 при работе с внешней памятью программ и внешней памятью данных;

- выдается и принимается байт данных при работе с внешней памятью (при этом обмен байтом данных и вывод младшего байта адреса внешней памяти мультиплексируются по времени);

- задаются данные при программировании внутреннего ППЗУ и читается содержимое внутренней памяти программ.

Через порт Р1:

- задается младший байт адреса при программировании внутреннего ППЗУ и при чтении внутренней памяти программ.

Через порт Р2:

- выводится старший байт адреса А8-А15 при работе с ВПП и ВПД;

- задается старший байт адреса (А8-А14) при программировании внутреннего ППЗУ и при чтении внутренней памяти программ.

Каждая линия порта Р3 имеет индивидуальную альтернативную функцию. Альтернативная функция любой из линий порта Р3 реализуется только в том случае, если в соответствующем этой линии разряде фиксатора защелки содержится "1". В противном случае на линии порта будет присутствовать "0".

Организация обращения к ВПД. В ОМЭВМ предусмотрена возможность расширения памяти данных путем подключения внешних устройств емкостью до 64 Кбайт. Команды ОМЭВМ могут формировать 8-разрядный адрес ВПД, который выдается через порт Р0, либо 16-разрядный адрес, младший байт которого выдается через порт Р0, а старший - через порт Р2. Байт адреса, выдаваемый через порт Р0, должен быть зафиксирован во внешнем регистре по спаду сигнала АLЕ, т.к. в дальнейшем линии порта Р0 используются как шина данных, через которую байт данных принимается из памяти при чтении или выдается в память данных при записи. При этом чтение стробируется сигналом RD, а запись - сигналом WR. Схема подключения внешней памяти данных к ОМЭВМ показана на рис.11.

Пространства внутренней и внешней памяти данных не пересекаются, т.к. доступ к ним осуществляется с помощью разных команд. Т.о. в системе могут одновременно присутствовать внутренняя память данных с адресом 00Н-FFН и внешняя память данных с адресом 0000Н-FFFFН. Обращение к ячейкам ВПД осуществляется только с использованием косвенной адресации по регистрам R0 и R1 активного банка регистров внутреннего ОЗУ или по регистру специальных функций DРТR. Соответственно в первом случае будет формироваться 8-разрядный адрес ВПД.

Рис.11. Схема подключения внешней памяти данных к ОМЭВМ

На рис.12а, 12б, соответственно, приведены диаграммы циклов чтения и записи при работе ОМЭВМ с внешней памятью данных.

DРL, DРН - соответственно младший и старший байты регистра указателя данных DРТR, который используется в качестве регистра косвенного адреса. R0 - регистр R 0 текущего банка, который используется в качестве регистра косвенного адреса.

Р2SFR - защелка порта Р2.

Рис.12. Диаграммы циклов чтения и записи при работе ОМЭВМ с внешней памятью данных

Память программ. Память программ предназначена для хранения кодов программ и имеет отдельное от памяти данных адресное пространство объемом до 64 Кбайт, причем для БИС 1816ВЕ51, 1816ВЕ75 и 1830ВЕ51 часть памяти программ с адресами 0000Н-0FFFН расположена на кристалле ОМЭВМ. Если на вывод DЕМА подано напряжение Uсс , то обращение к ВПП происходит автоматически при выработке счетчиком команд адреса, превышающего 0FFFН.

Если на вывод DЕМА подан "0", внутренняя память программ отключается и начиная с адреса 0000Н все обращения выполняются только к внешней памяти программ.

Чтение из внешней памяти программ стробируется сигналом ОМЭВМ XOR(РМЕ). При работе с внутренней памятью программ сигнал XOR(РМЕ) не формируется.

При обращении к ВПП всегда формируется 16-разрядный адрес, младший байт которого выдается через порт Р0, а старший - через порт Р2. При этом байт адреса, выдаваемый через порт Р0, должен быть зафиксирован во внешнем регистре по спаду сигнала АLЕ, т.к. в дальнейшем линии порта Р0 используются в качестве шины данных, по которой байт из внешней памяти программ вводится в ОМЭВМ.

Функциональная схема включения ОМЭВМ МК51 с ВПП показана на рис.13.

Рис.13. Функциональная схема включения ОМЭВМ МК51 с ВПП

Порт Р0 работает как мультиплексированная шина адрес/данные: выдает младший байт счетчика команд, а затем переходит в высокоимпедансное состояние и ожидает прихода байта из ППЗУ программ. Когда младший байт адреса находится на выходах порта Р0, сигнал ALЕ защелкивает его в адресном режиме RG. Старший байт адреса находится на выходах порта P2 в течение всего времени обращения к ППЗУ.

Сигнал XOR(РМЕ) разрешает выборку байта из ППЗУ, после чего выбранный байт поступает на порт Р0 МК51 и вводится в ОМЭВМ.

Диаграммы, показывающие формирование соответствующих сигналов при работе ОМЭВМ с ВПП, приведены на рис.14.

Рис.14. Диаграммы, показывающие формирование соответствующих сигналов при работе ОМЭВМ с ВПП

На рис.14. использованы следующие обозначения:

- РСL ОUТ - выдача младшего байта РС;

- РСН ОUТ - выдача старшего байта РС;

-INРUТ - данные на шине Р0.

Как видно из диаграмм, при работе с ВПП сигнал РМЕ формируется дважды в каждом машинном цикле независимо от количества байт в команде. Если второй выбираемый байт в текущей команде не используется, он игнорируется ОМЭВМ. В дальнейшем, при переходе к выполнению следующей команды этот байт будет введен вторично.

Структура микроконтроллеров семейства MCS-x96.

Семейство микроконтроллеров MCS-x96 предназначено специально для построения высокопроизводительных контроллеров, реализующих алгоритмы управления исполнительными двигателями постоянного и переменного тока.

Обобщенная структурная схема микроконтроллера семейства MCS-x96 изображена на рис. 16. В его состав входят процессор, память, набор периферийных устройств и контроллер памяти. К микроконтроллеру можно подключить внешнюю память.

Процессор содержит арифметико-логическое устройство (ALU) и регистровое оперативное запоминающее устройство (RRAM). Отличительная особенность ALU - отсутствие регистра-аккумулятора. При выполнении арифметических и логических операций в качестве источника первого операнда и приемника результата может использоваться любой регистр в RRAM , при этом операнд и результат могут иметь разные адреса. ALU обращается к RRAM непосредственно или через контроллер памяти.

Рис.18. Обобщенная структурная схема микроконтроллера семейства MCS-x96

Внутренняя (Internal) память микроконтроллера содержит постоянное (IROM) и оперативное (IRAM) запоминающие устройства. Первое из них используется для хранения команд программы, констант и специальных данных. Выпускаются микроконтроллеры, в которых IROM отсутствует (в этом случае его функции возлагают на запоминающее устройство, входящее в состав внешней памяти).

IRAM используется для хранения данных и команд программы. При этом открывается возможность модифицировать команды в процессе выполнения программы. В микроконтроллерах некоторых типов IRAM отсутствует.

Общее число адресов в адресном пространстве микроконтроллера равно 64К, а у микроконтрллеров подсемейства NT может быть увеличено до 1М.

Контроллер памяти управляет процессом обращения к внутренней и внешней памяти, при этом обеспечивается опережающая выборка кодов команд с образованием их очереди.

В таблице 3. указана емкость RRAM, IROM и IRAM микроконтроллеров разных типов, а также указаны интегрированные на кристалле микроконтроллера периферийные устройства. Буква Х в обозначении типа заменяется цифрой 0, если микроконтроллер не имеет IROM, цифрой 3, если он имеет IROM масочного типа, и цифрой 7, если микроконтроллер содержит программируемое постоянное запоминающее устройство с возможностью стирания записи путем ультрафиолетового облучения (EPROM). При отсутствии окна в корпусе микросхемы возможно лишь однократное программирование IROM (OTPROM).

Таблица 3

Микроконтроллер	8XC196KB	8XL196KD	8XC196NТ	8XC196MC	8XC196MD
RRAM байт	232	1000	1000	488	488
IROM Кбайт	8	32	32	16	16
IRAM байт	-	-	512	-	-
P	5	5	8	7	8
I/O	40	40	56	53	64
SLP	-	-	+	-	-
SP	+	+	+	-	-
SSIO	-	-	+	-	-
HSIO	+	+	-	-	-
EPA	-	-	+	+	+
ADC	8	8	4	13	14
PWM	1	3	-	2	2
WG	-	-	-	+	+
FG	-	-	-	-	+
PTS	-	+	+	+	+
OFD	-	-	+	-	-

Периферийные устройства микроконтроллеров семейства MCS-x96.

Расположенные на кристалле микроконтроллера периферийные устройства предназначены для приема и выдачи данных, ввода и вывода событий и аналоговых сигналов, обслуживания запросов прерывания и контроля правильности работы микроконтроллера. В таблице 3 приведены данные о наличии определенных периферийных устройств у микроконтроллеров разных типов и даны некоторые характеристики этих устройств.

Для приема и выдачи данных в параллельном коде используются параллельные порты. Микроконтроллеры разных типов имеют разное число таких портов, при этом разные порты могут иметь разное число разрядов. В графе Р таблицы указано число параллельных портов у микроконтроллеров разных типов, а в графе I/O - суммарное число их разрядов.

Для обмена данными между микроконтроллером и центральным процессором в иерархической микропроцессорной системе предназначен процессорный порт (SLP - Slave Port), который подключают непосредственно к системной магистрали центрального процессора. В качестве SLP используется один из параллельных портов, который переводится в соответствующий режим путем программирования.

Для приема и выдачи данных в последовательном коде используется последовательный порт (SP). Он позволяет увеличивать число параллельных портов микроконтроллера путем подключения внешних сдвигающих регистров, обмениваться данными с другими устройствами по последовательному каналу связи (например, по интерфейсу RS - 232) и создавать простейшие локальные сети микроконтроллеров.

Для обмена данными в последовательном коде между двумя микроконтроллерами предназначен синхронный последовательный порт (SSIO). При этом могут использоваться две, три или четыре соединительные линии.

Все микроконтроллеры семейства MCS-x96 оснащены специальным периферийным устройством, предназначенным для приема и регистрации входных событий и формирования и выдачи выходных. Событием является изменение значения сигнала. Различают единичные события (замена нулевого значения единичным) и нулевые (замена единичного значения нулевым). Прием и регистрация входного события заключается в запоминании времени появления события определенного типа на определенном входе микроконтроллера. Это позволяет определять временные параметры входных импульсных последовательностей (период следования и длительность импульсов и т.д.).

При формировании и выдаче выходного события в определенное, заранее заданное время появляется событие определенного типа на определенном выходе микроконтроллера (внешнее выходное событие) или в определенной точке внутри микроконтроллера (внутреннее выходное событие). Это позволяет формировать импульсные последовательности заданной формы (например, широтно-модулированный сигнал) и реализовывать временные задержки.

Для работы с событиями в микроконтроллерах подсемейств КВ и КС используется блок быстрого ввода-вывода (HSIO), а в микроконтроллерах подсемейств KR, NT, MС - блок процессоров событий (EPA). В HSIO имеется определенное число входных и выходных каналов, в ЕРА - универсальные модули, каждый из которых может быть запрограммирован для работы с входными или выходными событиями.

Для ввода аналоговых сигналов используется многоканальный аналогово-цифровой преобразователь (ADC). Значение аналогового сигнала представляется восьми- или десятиразрядным двоичным кодом. Число каналов в преобразователе указано в графе ADC.

Микроконтроллеры подсемейств КВ, KC, MC имеют широтно-импульсный модулятор (PWM) с программируемым значением скважности импульсной последовательности. Использование этого модулятора совместно с внешним интегрирующим устройством позволяет осуществлять цифроаналоговое преобразование.

Микроконтроллеры подсемейства МС содержат трехфазный генератор (WG - Waveform Generator), который может быть использован для управления трехфазными электродвигателями переменного тока, вентильными электродвигателями постоянного тока, шаговыми двигателями, а также для преобразования постоянного тока в переменный.

В микроконтроллерах 8XC196MD имеется генератор меандра (FG-Frequency Generator) с программируемой длительностью импульсов и периодом их следования.

Все микроконтроллеры семейства MCS-x96 имеют систему управления прерываниями. С ее помощью осуществляется переход от выполнения текущей программы к выполнению прерывающей, составленной программистом и записанной в память микроконтроллера. Для обслуживания прерываний микроконтроллеры подсемейств KC, KR, NT, MC имеют, кроме того, периферийный сервер транзакций (PTS - блок обслуживания групповых операций).

Обслуживание запроса прерывания с использованием PTS заключается в выполнении вместо очередной команды текущей программы определенной микропрограммы, заложенной в специальную память микроконтроллера при его изготовлении. Программист выбирает для обслуживания запроса прерывания подходящую микропрограмму из набора имеющихся и настраивает ее для выполнения в каждом конкретном случае путем записи группы кодов в RRAM.

В число операций, которые могут быть выполнены под управлением PTS при обслуживании запроса прерывания, входят одиночная и групповая пересылки и чтение результатов аналого-цифрового преобразования. Кроме того, микроконтроллеры подсемейства КС могут выполнять операции, связанные с регистрацией входных и формированием выходных событий, микроконтроллеры подсемейств KR, NT-операции, связанные с формированием широтно-модулированных сигналов, а подсемейства МС - операции, реализующие функции последовательного порта.

Для контроля правильности работы все микроконтроллеры оснащены сторожевым таймером, сбрасывающим их в исходное состояние при появлении сбоя в ходе программы. Микроконтроллеры подсемейств KR, NT, кроме того, содержат детектор падения частоты (OFD), который переводит их в состояние сброса при катастрофическом снижении тактовой частоты.

Лекция 10

Преимущества регистр-регистровой архитектуры

При построении большинства микропроцессоров и микроконтроллеров (например, серии 8-разрядных микроконтроллеров MCS-51) используется традиционная, так называемая аккумуляторная архитектура, когда один из регистров специального назначения аккумулятор по умолчанию является источником одного из двух операндов и одновременно приемником результата операции, выполняемой в арифметико-логическом устройстве (АЛУ). Такой подход позволяет существенно уменьшить формат команды за счет адресации в поле операндов только одного из операндов.

Для выполнения какого-либо действия в процессорах «классической» аккумуляторной архитектуры в общем случае кроме собственно команды, пример, сложения, требуются по крайней мере еще две операции пересылки данных: загрузка первого операнда в аккумулятор и через него в один из портов арифметико-логического устройства (АЛУ), а также пересылка результата операции из аккумулятора по месту назначения уже после завершения операции (рис.17) при этом второй операнд извлекается из оперативной памяти непосредственно в процессе выполнения операции. Также в процессе выполнения операции результат помещается в аккумулятор.

По мере развития микропроцессорной техники аккумуляторная архитектура стала тормозом в пoвышении производительности центрального процессора и уступила место так называемой регистр-регистровой архитектуре. Основным отличием регистр-регистровой архитектуры от аккумуляторной является то, что любые ячейки интегрированной на кристалл микроконтроллера сверхбыстродействующей оперативной памяти, регистрового ОЗУ, могут рассматриваться либо как операнды-источники, либо как аккумулятор для приема результата операции. При таком подходе любая из команд процессора может быть трехоперандной и необходимость в дополнительных операциях пересылки данных из аккумулятора и обратно отпадает. Естественно, что регистр-регистровая архитектура требует более сложного формата команды. Наряду с полем кода операции в формате команды будут присутствовать поля адресов операндов-источников и операнда-приемника.

Рис. 17. Сравнение аккумуляторной (а) и регистр-регистровой архитектуры (б)

Таким образом, любая ячейка регистрового файла, внутренней сверхоперативной памяти, может выполнять функцию как источника данных, так и приемника данных.

Главные преимущества регистр-регистровой архитектуры:

* Отсутствует необходимость в предварительной загрузке одного из, операндов в аккумулятор перед выполнением операции.

* Содержимое источников данных в результате выполнения операции может оставаться неизменным, либо модернизироваться по желанию программиста. В последнем случае источник данных одновременно будет и приемником результата операции.

* Резко уменьшается число операций по пересылке данных и возрастает скорость вычислений.

* Появляется возможность расширения системы команд трехоперандными высокопроизводительными командами.

Совокупность перечисленных выше факторов вместе с главным преимуществом - возможностью выполнения операций непосредственно над 16-разрядными операндами, приводит к повышению производительности 16-разрядных микроконтроллеров в несколько раз по сравнению с 8-разрядными контроллерами, работающими на тех же тактовых частотах.

Блок-схема микроконтроллера MCS-196.

Микроконтроллеры семейства MCS-196 являются однокристальными микроЭВМ с интеграцией на кристалл центрального процессора, оперативной памяти (ОЗУ), постоянной памяти (ПЗУ) и заданного спецификой применения микроконтроллера, набора периферийных устройств. Все микроконтроллеры построены по модульному принципу и содержат базовый блок, имеющий единую архитектуру для всех изделий серии MCS-196, а также блок периферийных устройств. Рассмотрим архитектуру микроконтроллеров серии MCS-196 на примере специализированных микроконтроллеров для управления двигателями 8xC196MC/MD/MH. которые имеют одну из самых широких номенклатур встроенных периферийных устройств (рис. 18).

Устройства, относящиеся к базовому блоку микроконтроллера, общему для всех изделий серии MCS-196, выделены на рис. 18 фоном. К ним относится ядро микроконтроллера или модуль центрального процессора, встроенный генератор тактовой частоты и система управления питанием, интегрированное на кристалл постоянное запоминающее устройство (ПЗУ), которое в зависимости от модификации микроконтроллера может отсутствовать. контроллер прерываний (Interrupt Controller), а также сервер периферийных транзакций (PTS) -- специализированный контроллер прерываний, обеспечивающий быстрый обмен данными между периферийными устройствами и памятью практически без участия центрального процессора.

Рис. 18. Типовая архитектура микроконтроллеров семейства MCS-196 на примере микроконтроллеров для управления двигателями 8xC196MC/MD/MH.

В набор интегрированных на кристалл периферийных устройств для микроконтроллеров 8xC196MC/MD/MH входят:

порты ввода/вывода (I/О);

процессор событий (EРA);

генератор широтно-импульсных сигналов (PWM);

многоканальный генератор периодических сигналов (WG);

аналого-цифровой преобразователь (A/D);

сторожевой таймер (WDT);

генератор частоты (FG1;

последовательные порты ввода/вывода данных (SIO).

Набор встроенных периферийных устройств меняется в зависимости от типа микроконтроллера и определяет область его преимущественного применения.

Модуль центрального процессора. Модуль центрального процессора обеспечивает выполнение программы пользователя и состоит из центрального процессора (ЦПУ) Central Processing Unit (CPU) и контроллера памяти Memory Controller (рис. 19). В состав центрального процессора входят регистровый файл Register File и регистровое арифметико-логическое устройство (Register Arithmetic-Logic Unit) или сокращенно РАЛУ (RALU).

Внутренняя 16-разрядн4я шина связывает центральный процессор с контроллером памяти и контроллером прерываний (interrupt controller), а также со всеми встроенными на кристалл периферийными устройствами. Дополнительная внутренняя 8-разрядная шина используется для непосредственной передачи байтов команды из контроллера памяти в регистр команд (instruction register), расположенный в РАЛУ.

Рис. 19. Структура модуля центрального процессора

В состав центрального процессора входит устройство микропрограммного управления (microcode engine), предназначенное для приема от контроллера памяти кода очередной команды, дешифрации кода и генерации последовательности управляющих команд, подаваемых на регистровое арифметико-логическое устройство, и необходимых для выполнения операций над байтами, словами и длинными словами, расположенными в 256-байтовом нижнем регистровом файле. Использование механизма адресации операндов через вертикальное окно в нижнем регистровом файле, позволяет выполнять в РАЛУ также и операции с данными, расположенными в верхнем регистровом файле, а в новейшей серии микроконтроллеров MCS-296 -- даже во внешней памяти.

Центральный процессор связывается с внутренней кодовой и внешней памятью (программ и данных) через контроллер памяти. Исключение составляет регистровый файл, доступ к которому обеспечивается непосредственно. В состав контроллера памяти входят несколько устройств: вспомогательный счетчик команд (Slave PC), 4-байтовая очередь из предварительно выбранных из памяти и готовых для выполнения кодов команд (Queue), контроллер шины (Bus Controller), регистры адреса (Adress Register) и данных (Data Register).

Запрос на доступ к памяти может поступить как от центрального процессора при выполнении текущей команды, например, для получения операнда из внешней памяти по косвенному адресу, расположенному в одном из регистров-слов внутреннего ОЗУ, так и от диспетчера очереди предварительно выбранных кодов команд. Механизм предварительной выборки команд существенно повышает производительность центрального процессора так как к моменту завершения выполнения текущей команды следующая команда уже считана из памяти и готова для немедленного выполнения. Центральный процессор получает коды команд из 4-байтовой очереди команд (Prefetch Queue по специальной 8-разрядной шине. Код текущей исполняемой инструкции всегда находится в регистре команд РАЛУ. За выполнение пpoграммы пользователя в правильной последовательности отвечает основной счетчик команд (Master Program Counter), содержимое которого указывает на адрес очередной, подлежащей выполнению команды. Содержимое основного счетчика команд автоматически увеличивается в зависимости от длины текущей команды встроенной схемы инкрементирования.

Как отмечено выше для ускорения выборки кодов команд из внешней или внутренней кодовой памяти используется вспомогательный счетчик команд (Slave PC), содержимое которого задает адрес команды, подлежащей выборке из памяти. Выбранная команда поступает в очередь на выполнение. Как только очередная команда считывается из очереди и передается на дешифрирование в устройство микропрограммного управления центрального процессора, диспетчер очереди формирует запрос в контроллер шины Bus Controller) на считывание очередной команды. Контроллер шины входит в состав контроллера памяти и обеспечивает формирование необходимых управляющих сигналов как для считывания данных из внешней, внутренней памяти или внешнего периферийного устройства, так и для записи данных во внешнее ОЗУ или в периферийное устройство. Таким образом, контроллер шины обеспечивает считывание кодов машинных команд и запись/считывание данных. Запрoc на считывание очередной инструкции поступает от диспетчера очереди, а запрос на запись/считывание данных (операндов) - от центрального процессора. Запpoc от диспетчера очереди имеет более высокий приоритет.

Если линейная последовательность выполнения команд программы нарушается, например, вследствие выполнения команды условного или безусловного перехода или вызова подпрограммы, значение вспомогательного счетчика команд перезагружается текущим значением основного счетчика команд и очередь ранее выбранных команд аннулируется (очищается). Перезагрузка вспомогательного счетчика команд и извлечение первого байта кода инструкции из памяти занимает 4 машинных такта.

Замечание. Если при отладке микропроцессорной системы Вы пользуетесь логическим анализатором, то имейте в виду, что команды из памяти выбираются с опережением. В данный момент выполняется команда, которая уже была считана ранее

Регистровое АЛУ имеет достаточно сложную внутреннюю структуру. В его состав помимо собственно 16-разрядного арифметико-логического устройства, регистра команд и устройства микропрограммного управления входят несколько вспомогательных регистров:

* Регистры старшего и младшего слова, предназначенные для использования в командах с 32-разрядными операндами в качестве регистров временного хранения данных. Они имеют собственные устройства сдвига, что ускоряет выполнение команд сдвига, нормализации, умножения и деления.

* Регистр второго операнда АЛУ, используемый в двухоперандных командах. в частности, для хранения множителя или делителя в операциях умножения, деления, соответственно.

* 6-разрядный счетчик числа циклов для организации сдвига операнда на заданное число разрядов со схемой автоматического декрементирования.

* Регистр селектирования заданного бита, который позволяет автоматически генерировать необходимую маску при выполнении команд тестирования бита по номеру бита, указанному в команде.

* Регистры констант (0, 1, 2), необходимых для ускорения типовых операций в АЛУ.

После завершения любой операции в АЛУ результат анализируется и соответствующие признаки результата (нуля, переноса, переполнения и т.д.) выставляются в слове состояния программы Program Status Ward (PSW). Признаки результата операции используются в командах условной передачи управления для организации ветвлений в программе.

Регистровый файл

Различные типы микроконтроллеров отличаются количеством ячеек памяти в регистровом файле, так называемом регистровом ОЗУ (РОЗУ). Естественно, что чем больше объем сверхоперативной регистровой памяти, тем более сложные вычисления и с большим быстродействием могут быть организованы в микропроцессорной системе на базе данного микроконтроллера.

Первые 256 ячеек регистрового файла имеют короткие байтовые адреса и относятся к нижнему регистровому файлу, а все остальные -- 16-разрядные адреса и относятся к верхнему регистровому файлу. Наибольшим быстродействием обладают команды с прямой регистровой адресацией операндов в нижнем регистровом файле. При этом используются байтовые адресные поля и команды имеют предельно короткий формат и наименьшее время выполнения. Для доступа к операндам за пределами нижнего регистрового файла (в том числе и к внешней памяти) используются специальные способы адресации, в частности косвенная, базово-индексная, а также адресация через специальные вертикальные окна.

Младшие 24 байта нижнего регистрового файла относятся к регистрам специального назначения центрального процессора (CPU special-function registers - SFRs). Здесь расположен также указатель стека (Stack Pointer SP). Вся остальная область регистрового ОЗУ, в том числе область верхнего регистрового файла, является оперативной памятью общего назначения и может использоваться программистом по своему усмотрению. Доступ производится к байтам, словам или двойным словам. Набор регистров специального назначения отличается в микроконтроллерах разных типов. Эти регистры позволяют управлять системой прерываний, селектировать вертикальные окна и выполнять целый ряд дополнительных функций.

Особенность организация памяти микроконтроллеров MCS-196

Типичная схема организации памяти 16-разрядных микроконтроллеров Intel на примере 8ХС196КС и 8XC196KD приведена на рис. 20.

Нижняя область встроенного регистрового ОЗУ (ООООН-0017Н) жестко закреплена за регистрами специального назначения центрального процессора (CPU SFRs), через которые осуществляется управление системой прерываний, механизмом селектирования горизонтальных и вертикальных окон, а также встроенными периферийными устройствами (для некоторых типов микроконтроллеров).

Начиная с адреса 0018Н располагается область регистрового 03У (Register RAM), объем которой различен для разных контроллеров и варьируется как правило, в диапазоне от 232 байт до 1 Кбайта.

Следующий сектор памяти объемом несколько меньше 8 Кбайт используется для адресации внешней памяти и/или внешних периферийных устройств В конце этой области памяти располагается еще одна область регистров специального назначения - регистров специального назначения периферийных устройств SFR (в данном случае регистров портов ввода/вывод 10PORT3 и 10PORT4). Размер этой области определяется объемом интегрированной на кристалл периферии и, например, у контроллеров 8XC196MC/MD/MH достигает 256 байт (1FEOH-1FFFH).

Рис 20. Карта распределения памяти для микроконтроллеров 8xC196KC/KD

Дело в том, что в микроконтроллерах с большим количеством интегрированных на кристалл периферийных устройств начальной области памяти 24 байта оказывается недостаточно для размещения всех регистров специального назначения периферийных устройства для их размещения отведена специальная область памяти. При этом в начальной области памяти остаются только регистры специального назначения центрального процессора.

Начиная с адреса 2000Н располагается секция внутреннего, интегрированного на кристалл ПЗУ. Это может быть как однократно-программируемое ПЗУ так и масочно-программируемое ПЗУ объемом от 8 до 32 Кбайт, в зависимости от типа микроконтроллера. В том случае, если микроконтроллер не имеет встроенного ПЗУ, эта область памяти будет относиться к области внешней памяти.

Характерной особенностью процессоров Intel является возможность задать в начале рассматриваемой области памяти не только желаемую конфигурацию микроконтроллера и микропроцессорной системы, в том числе цикл работы внешней шины, но и дополнительные коды секретности, которые полностью исключают возможность несанкционированного чтения или записи содержимого внутренней памяти и тем самым -- возможность несанкционированного тиражирования изделия со встроенной системой микроконтроллерного управления. Последнее обстоятельство обеспечивает защиту вложений, сделанных заказчиком в разработку программного продукта, что особенно важно, так как доля этих затрат непрерывно растает и по некоторым оценкам уже приближается к 80% стоимости всего проекта. В начальной области кодовой памяти располагаются также вектора переходов на подпрограммы обслуживания прерываний.

Первым адресом, по которому процессор обращается для выполнения программы пользователя, является адрес 2080Н. Сюда передается управления и после сброса системы по сигналу RESET. Расположенная вслед за внутренним ПЗУ память, вплоть до адреса FFFFH может рассматриваться как внешняя память программ и/или данных и/или область aдресации внешних устройств ввода/вывода пользователя. Некоторые самые современные микроконтроллеры, например, 8XC196NP, 8XC196NU, 80C296SA, предназначенные для высокопроизводительной обработки больших массивов информации в реальном времени имеют 'возможности расширенной адресации памяти. В этом случае объем прямоадресуемой памяти возрастает до 1 Мбайта, 6 Мбайт и даже до 16 Мбайт. При этом внутренняя шина адреса микроконтроллера вместо 16-разрядной становится 24-разрядной, а во вне выводятся дополнительно 4 или 8 старших разрядов адресной шины.

Возможности подключения внешней памяти и внешних устройств ввода/вывода

На стадии разработки и отладки микропроцессорной системы приходится использовать внешнюю память программ и только затем, когда алгоритмы и программное обеспечение полностью оттестированы и начинается серийный выпуск изделия , программное обеспечение «прошивается» в внутреннюю память микроконтроллера. Кроме того, в ряде применений требуется внешняя память данных, часто энергонезависимая, для хранения промежуточных массивов информации, результатов тестирования работоспособности оборудования, текущих настроек системы управления, циклограмм управления оборудованием в функции времени и т.д.

В системах встроенного управления, где часто приходится изменять алгоритмы управления и программное обеспечение, единственной альтернативой оказывается применение в качестве внешней памяти программ так называемой флэш-памяти. Эта память, впервые анонсированная фирмой Intel в 1988 г., бурно развивается и на сегодняшний день сочетает в себе достоинства ОЗУ и ПЗУ, являясь энергонезависимой памятью с высокой плотностью хранения информации, высоким быстродействием, малым потреблением энергии, исключительной надежностью и помехоустойчивостью. Она допускает более 100 тысяч циклов перезаписи.

Вместе с тем, несмотря нa большое количество интегрированных на кристалл периферийных устройств, их часто оказывается недостаточно для решения конкретной задачи. В этом случае приходится дополнительно использовать внешние периферийные устройства: программируемые порты ввода/вывода данных, контроллеры прерываний, контроллеры последовательного ввода/вывода данных и т.д.

Встроенный контроллер внешней шины обеспечивает корректное подключение к микроконтроллеру внешней памяти и внешних периферийных устройств, а также формирование необходимых сигналов управления ими. Большинство микроконтроллеров MCS-196 имеют мультиплицированную шину адреса/данных, а самые совершенные из них могут работать и с мультиплицированной шиной адреса/данных, что повышает производительность системы и упрощает интерфейс с внешней памятью и периферией.

В зависимости от разрядности используемой внешней памяти и периферии шина может работать в нескольких режимах:

Стандартном -- как 16-разрядная мультиплицированная шина (вся внешняя память и периферия 16-разрядные). 8-разрядном -- когда вся внешняя память и периферия 8-разрядные. Динамически переключаемом между 8- и 16-разрядным режимами в зависимости от типа внешнего устройства, к которому в данный момент происходит обращение.

Кроме того, наличие специального входа готовности Ready допускает расширение сигналов чтения RD# и записи WR# для подключения медленно-действующей памяти и устройств ввода/вывода (например, жидкокристаллического дисплея). Более того, изменяя программно байты конфигурации микроконтроллера, можно задать требуемое число тактов ожидания для оптимального сопряжения микроконтроллера с внешними устройствами.

Лекция 11

Применение микропроцессоров в приводах мехатронных систем. Примеры МП приводов современных систем.

Пример МК-системы на основе ОМЭВМ семейства МК51.

В данном разделе рассматривается пример построения МК-системы на основе ОМЭВМ МК51, который может быть использован для приобретения навыков программирования и отладки программ для МК51, а также рассматриваться в качестве макета реальной системы управления для отладки ее прикладного программного обеспечивания совместно с объектом управления в реальном масштабе времени.

Проектируемый отладочный модуль должен содержать следующие средства:

- постоянную память с программой Монитор, обеспечивающей управление всей системой и прежде всего взаимодействие с оператором;

- оперативную память для занесения программ, данных и создания буферов Монитора;

- простейшую клавиатуру для загрузки кодов и взаимодействия с оператором: 16 цифровых клавиш (цифры от 0 до F), 8 управляющих клавиш, в том числе и клавиша "сброс" - системного сброса;

- простой дисплей, обычно однострочный (на основе семисегментных индикаторов), который используется для визуального контроля вводимой информации и отображения данных;

- расширитель ввода-вывода на основе ППА КР580ВВ55.

Кроме того, отладочный модуль может иметь собственный источник электропитания и (в некоторых случаях) дополнительное место на печатной плате ("слот”) для монтажа пользовательских средств связи с объектом управления. Функциональная схема отладочного модуля, удовлетворяющего поставленным требованиям, приведена на рис.15. Как видно из приведенной схемы, память МКС имеет две физически- разделенные области для хранения данных и программ: ВПД и ВПП.

Рис.15. Функциональная схема отладочного модуля

Обращение к ним стробируется сигналами RD, WR и РSЕN, соответственно. Программа Монитор расположена в ВПП. Адресное пространство ВПД включает в себя следующие области: буферную область Монитора; память данных; область, отведенную для подключения интерфейсных БИС (ППА, ККД).

Контроллер клавиатуры - дисплея (ККД) закрывает адресные пространства ВПД размером в 4 ячейки. Выбор кристалла ККД осуществляется дешифратором ДС, при установке соответствующих адресов (указанных 4-х ячеек).

Обмен данными МК с ККД осуществляется через порт Р0. Для синхронизации работы ККД используется сигнал с выхода АLЕ. Выход сигнала прерывания из ККД (IRQ) соединен со входом запроса прерываний МК. Это позволяет достаточно просто обнаруживать факт нажатия клавиш, а также выполнять переход из программы пользователя в Монитор по прерыванию от клавиатуры.

Для управления внешним объектом от МК используется порт Р1 и оставшиеся не задействованными 5 линий порта Р3. Для сопряжения МК с объектом, имеющим большое число входов/выходов, можно расширить резидентную систему ввода/вывода, подключив к МК необходимое количество внешних портов. Такое расширение может быть выполнено двумя способами: с использованием стандартного расширителя ввода/вывода (КР580ВР43) или интерфейсных БИС (КР580ВВ55, КР580ВВ51). На приведенной схеме показан вариант расширения ввода/вывода с использованием параллельного периферийного адаптера (ППА) КР580ВВ55. Порты адаптера адресуются как ячейки ВПД, при этом младшие разряды (А0, А1) шины адреса используются для выбора порта, а старшие (А10 А3) с помощью дешифратора DС формируют сигнал выбора микросхемы ППА.

Ввод/вывод данных стробируется сигналами WR/RD - записи/чтения ВПД. Системный сброс МКС осуществляется нажатием на клавишу "сброс".

Унифицированная структура силовой части статических преобразователей частоты для широкого класса приводов переменного тока.

Современный этап технической революции характеризуется бурным развитием не только управляющей, но и силовой электроники. успехи которой позволяют по новому взглянуть на ряд проблем, которые раньше не решались либо ввиду непомерной стоимости проекта либо сложности его реализации на имеющейся элементной базе.

Известно, что в большинстве промышленно развитых стран около 70-80% всей вырабатываемой электроэнергии используется для преобразования в механическую работу с помощью различных электродвигателей. При этом до последнего времени наиболее массовым типом электропривода был нерегулируемый привод с асинхронными короткозамкнутыми двигателями. Это объясняется простотой двигателя и возможностью его непосредственного подключения к трехфазной сети переменного тока с помощью так называемых пускателей - простейшей коммутационной и защитной аппаратуры.

Применение нерегулируемых электроприводов сопровождается значительными непроизводительными затратами электроэнергии и в условиях резкого подорожания энергоносителей и, соответственно, электроэнергии, экономически невыгодно. Поэтому, доля регулируемых электроприводов, в том числе частотно-регулируемых электроприводов переменного тока постоянно растет. При этом в ряде стран приняты специальные государственные программы ускоренного развития энерго- и ресурсосберегающих технологий на базе экономичного регулируемого электропривода с широкими интерфейсными возможностями, дозволяющими одновременно с экономией электроэнергии решать и задачи комплексной автоматизации производства в целях оптимизации параметров технологических процессов и улучшения качества выпускаемой продукции.

Увеличение стоимости энергоносителей привело к еще одной проблеме - удорожанию цветных металлов и к увеличению стоим ости электрических машин традиционных конструкций. Эта проблема способствовала быстрому прогрессу электрических машин новых типов с малыми затратами меди и алюминия («малообмоточных»): реактивных и индукторных, которые к тому же более технологичны, так как имеют не распределенные, а более простые в изготовлении сосредоточенные обмотки.

В отличие от асинхронных двигателей эти двигатели не могут работать непосредственно от сети переменного тока и требуют питания от инвертора напряжения или тока с регулируемой выходной частотой. Особенно эффективна работа таких машин в режиме автокоммутации, когда переключение фаз выполняется по сигналам установленного на вал двигателя (встроенного) датчика положения. Такой двигатель называется вентильным или бесконтактным двигателем постоянного тока и допускает управление по двум каналам: каналу напряжения на якоре и каналу угла коммутации. По прогнозам специалистов вентильные двигатели в начале следующего века вытеснят с рынка как традиционные коллекторные двигатели постоянного тока, так и асинхронные двигатели.

Большинство современных систем привода переменного тока со статическими преобразователями частоты строится по хорошо известной классической схеме: «Неуправляемый выпрямитель - Звено постоянного тока - Автономный инвертор напряжения с ШИМ-модуляцией - Двигатель» (рис.16). Для трехфазных двигателей (асинхронных, синхронных, вентильных или вентильных индукторных) инвертор напряжения выполняется по стандартной 6-и ключевой схеме. Для двигателей с другим числом фаз, например, для четырехфазных индукторных двигателей инвертор строится на базе полумостовых или мостовых схем.

Рис. 16. Типовая структура привода переменного тока

Силовой преобразователь состоит из неуправляемого выпрямителя UZ, подключаемого к однофазной или трехфазной сети переменного тока и автономного инвертора напряжения, работающего, как правило, в режиме синусоидальной широтно-импульсной модуляции. К выходу инвертора подключен двигатель М (асинхронный или вентильный постоянного тока). В последнем случае на вал двигателя дополнительно устанавливается датчик положения BS.

Инвертор может быть построен с использованием биполярных транзисторов с изолированным затвором IGBT. В широком диапазоне токов и напряжений рядом фирм выпускаются как отдельные силовые транзисторы, так и стойки, моду; и и даже интеллектуальные модули, имеющие встроенные драйверы и элементы защиты, а также интерфейсы, допускающие непосредственное подключение микропроцессорных систем управления. Имеются также и другие необходимые для построения привода компоненты: электролитические конденсаторы на высокие напряжения и токи, диодные модули для построения выпрямителей и т.д.

Мощная, встроенная в преобразователь микропроцессорная система управления должна выполнять функции не только прямого цифрового управления инвертором напряжения, но и всеми дополнительными элементами преобразователя, а именно:

* Цепью возбуждения для синхронных и вентильных двигателей с независимым контуром возбуждения (который физически может располагаться как на роторе, так и на статоре).

* Цепью зашиты преобразователя от перенапряжений при рекуперации энергии (путем управляемого «слива» энергии в дополнительный балластный резистор) для приводов с активной нагрузкой на валу или приводов с высокими требованиями по динамике переходных процессов.

...