Микропроцессоры и микроконтроллеры
Основные типы больших интегральных схем для микропроцессорных комплектов. Типовая архитектура суперскалярного микропроцессора. Мультискалярная модель выполнения программы. Доступ к памяти. Организация интерфейса МП устройств с внешними устройствами.
| Рубрика | Программирование, компьютеры и кибернетика |
| Вид | курс лекций |
| Язык | русский |
| Дата добавления | 01.07.2016 |
| Размер файла | 8,8 M |
Отправить свою хорошую работу в базу знаний просто. Используйте форму, расположенную ниже
Студенты, аспиранты, молодые ученые, использующие базу знаний в своей учебе и работе, будут вам очень благодарны.
* Цепью заряда батареи конденсаторов в контуре постоянного тока при включении преобразователя в работу.
* Цепью питания электромагнитного тормоза (если он необходим).
Кроме того, встроенная система микропроцессорного управления должна напрямую обрабатывать сигналы ряда датчиков обратных связей, среди которых типовыми являются датчики напряжения и тока в цепи постоянного тока, тока возбуждения двигателя, температуры двигателя и (или) преобразователя, а также датчики положения ротора различных типов (на базе чувствительных элементов Холла, оптических импульсных датчиков положения и т.д.), необходимые для выполнения функций автокоммутации в приводах с вентильными двигателями. Датчики положения или скорости, например, импульсные, могут потребоваться также в приводах с асинхронными двигателями целях более точной компенсации скольжения в функции нагрузки для расширения диапазона регулирования. Таким образом, встроенная микропроцессорная система управления должна иметь развитый интерфейс как с источниками аналоговых сигналов, так и с источниками импульсных сигналов.
Отметим, что современная встроенная система управления преобразователем частоты не будет конкурентоспособной без интерфейса с системами более высокого уровня управления (последовательного интерфейса RS-232 или 485), а также интерфейса с пультом оперативного управления, предназначенным для организации интерактивного взаимодействия с оператором для настройки параметров преобразователя, выбора нужного режима работы, наблюдения за координатами привода и технологическими переменными и tj.
Сотни различных фирм, среди них такие известные как ABB, Siemens, Alien Bradley, Dan bss и др., выпускают преобразователи частоты и комплектные электропривода на их основе в диапазоне мощностей от 100 ВА до 100 кВА, работающие с высоким коэффициентом полезного действия до 96% и коэффициентом мощности до 0.9.
Серьезный научный потенциал, накопленный в России в области теории автоматического управления и теории электропривода, теории синхронных, шаговых и вентильных двигателей, вместе с доступностью современных микроэлектронных компонент (как силовых, так и управляющих), позволяет быстро выполнять необходимые разработки и запускать в производство отечественные серии преобразователей, основные технические характеристики которых соответствуют мировому уровню.
Приведем результаты проектирования универсального микропроцессорного контроллера для систем встроенного управления широкой гаммой приводов переменного тока со статическими преобразователями частоты, а также стабилизированными источниками питания.
Универсальный контроллер для встроенных применений
На рис. 17. показана блок-схема системы управления для использования в частотно-регулируемых электроприводах с асинхронными, синхронными, вентильными и шаговыми двигателями, а также в системах вторичного стабилизированного питания. Диапазон применений системы управления широк: от приводов насосов-дозаторов жидких сред до двухпроцессорных систем векторного управления приводами стержней ядерных реакторов.
При проектировании система управления была принята концепция совмещения функций прямого цифрового управления элементами преобразователя частоты и технологическими переменными, значение которых изменяется при регулировании скорости привода. Таким образом, в систему непосредственного управления встроены функции промышленного программируемого контроллера средней производительности, реализующего заданный алгоритм управления технологическим процессом (ПИД-регулятор). Такой подход позволяет отказаться от дополнительных устройств, создавая своеобразные узлы автоматизации, способные самостоятельно управлять как двигателями, так и технологическими переменными (давлением, расходом, подачей и т.д.).
Концепция интеллектуальных распределенных систем управления с каждым годом завоевывает все больше сторонников. Это связано с общей тенденцией переноса все больших вычислительных ресурсов непосредственно к месту, где установлено исполнительное устройство и соответствующий рабочий орган.
В состав системы управления входят следующие изделия.
* Одноплатный универсальный контроллер (в формате Е2).
* Пульт оперативного управления с двухстрочным жидкокристаллическим дисплеем и клавиатуре ft 4х4, выпускаемый как в виде встраиваемого изделия, так и виде автономного изделия, подключаемого к контроллеру плоским кабелем.
* Интерфейсная плата релейного ввода/вывода дискретных сигналов «сухим» контактом (8 входов и 8 выходов).
* Интерфейсная плата ввода/вывода импульсных сигналов, обеспечивающая сопряжение с 2-,3 -, 4-, 6-фазными датчиками положения, а также ввод реперных сигналов идентификации начальной позиции. Для работы контроллера необходим внешний источник питания 5 В (1А). Встроенная схема мониторинга питания обеспечивает постоянный контроль уровня внешнего питания и формирование запроса на прерывание процессора при раннем обнаружении падения напряжения ниже допустимого уровня.
В качестве центрального процессора выбран один из самых современных и высокопроизводительных 16-разрядных микроконтроллеров для управления двигателями Inte 18хС196МН, обеспечивающий функции прямого цифрового управления инверторами напряжения в режиме центрированной синусоидальной ШИМ-модуляции на частотах несущей до 20 кГц с возможностями программного регулирования «мертвого времени» для защиты инвертора от сквозного тока в диапазоне от 0 до 125 мкс.
Все выходы ШИМ-генератора могут дополнительно буферироваться преобразователями уровня TTL-MOS (опция), что позволяет применять в силовой части привода драйверы различных фирм, в том числе с изолированными источниками питания ключей. Допускается подключение внешних источников питания для преобразователей уровня с диапазоном напряжений от 5 до 24 В. Предусмотрены программно-аппаратные средства безопасной инициализации при подаче напряжения питания на контроллер или при сбросе системы, исключающие случайное формирование отпирающих управляющих сигналов на драйверы силовых ключей в течение переходных процессов в цепях питания.
Рис. 17. Блок-схема универсального контроллера
Программное обеспечение располагается либо во внутренней памяти микроконтроллера 87С196МН (при поставке базового комплекта программного обеспечения), либо но внешней памяти объемом от 8 до 32 Кбайт. В последнем случае исполняется микроконтроллер 80С196МН без встроенного ПЗУ. Это позволяет оперативно модифицировать программное обеспечение в соответствии с требованиями заказчика и выполнять привязку системы управления к особенностям технологического процесса, например, изменять структуру регуляторов технологических переменных, вводить новые алгоритмы адаптивного управления и т.д.
Имеется также встроенная защита программного обеспечения от несанкционированного доступа.
Модуль памяти комплектуется различными типами внешней оперативной памяти:
* Статическим ОЗУ объемом от 8 до 32 Кбайт.
* Энергонезависимым ОЗУ объемом от 8 до 32 Кбайт с гарантированных сроком хранения данных до 10 лет.
Статическое ОЗУ используется исключительно для временного хранения промежуточных результатов, а также для ведения оперативного протокола с целью наблюдения за текущими значениями регулируемых переменных в приводе (мощность, ток и т.д.), а также за параметрами технологического процесса (давление в магистрали, расход, концентрация и т.д.).
Энергонезависимой ОЗУ используется для хранения параметров привода, преобразователя, Заводских уставок, а также заданных циклограмм управления технологическими переменными в функции времени (часовые, суточные, недельные, месячные, годовые циклы). Для реализации программного управления координатами привода или технологическими переменными в состав контроллера включены часы реального времени.
Контроллер имеет Унифицированный интерфейс с различными источниками аналоговых сигналов в большинстве промышленных стандартов: 0-5В, 0-10В, +/-5В,+/-10В,4-20мА,0-5мА, внешний резистор 10 кОм и обеспечивает подключение в общей сложности до 8 таких сигналов (5 из них внутренние - датчики тока, напряжения и т.д., 3 внешние, -- задание скорости, обратная связь по скорости, Задание технологической переменной, обратная связь по технологической переменной, возмущающее воздействие). Точность АЦП составит 10 разрядов, время одного преобразования 10 мкс, максимальная абсолютная погрешность не более +/-3 единиц младшего разряда.
Модуль ввода аналоговых сигналов имеет встроенный высокостабильный источник опорного напряжения, а также наборное поле, позволяющее выбрать нужный тип входа. Функциональное назначение каждого из аналоговых входов программно настраивается в процессе конфигурирования системы управления.
Модуль вывода аналоговых сигналов позволяет выводить во вне до 8 аналоговых сигналов с разрешением 1/256 в диапазоне 0-5 В или -5,+5 В. Этот модуль может быть использован для управления шаговыми двигателями в режиме электрического дробления шага (до 4-х осей одновременно от одного контроллера) или для индикации скорости привода или текущих значений технологических переменных на стрелочных или других аналоговых индикаторах.
Для сопряжения с системами верхнего уровня предусмотрены два интерфейса RS-232 и RS-485. Первый обеспечивает подключение к преобразователю любого компьютера или промконтроллера, в том числе «на ходу».
Эта возможность позволяет выполнить настройку преобразователя или диагностику оборудования с использованием портативных компьютеров в качестве переносных пультов оперативного управления. Второй позволяет подключить к одному каналу связи до 32-х преобразователей частоты и организовать не только управление преобразователями в реальном времени от системы верхнего уровня, но и сбор информации о состоянии привода и локально-контролируемого технологического оборудования.
Последовательные каналы связи дополнительно могут использоваться для подключения удаленных датчиков технологических переменных: температуры, уровня жидкости и т.д.
Контроллер имеет мощную встроенную систему ввода/вывода дискретных сигналов. что позволяет подключать кнопочные станции, командо-аппараты, датчики состояния технологического оборудования и т.д., а также выводить управляющие воздействия дискретного типа и информационные сигналы о состоянии привода.
Входные дискретные сигналы могут быть трех типов: ТТЛ-уровня, 15В и 24 В. Для входных сигналов напряжением 15 В предусмотрена дополнительная защита от помех триггерами Шмитта. Дискретные входы 24 В имеют встроенную гальваническую развязку. Выходные дискретные сигналы могут быть нескольких типов: ТТЛ, с регулируемым выходным напряжением в диапазоне от 5 до 24 В за счет подсоединения внешнего источника питания.
Если по условиям эксплуатации необходимо использовать релейные входы или выходы, те к контроллеру подключается дополнительная интерфейсная плата на 8 входов, 8 выходов.
Система прерываний микроконтроллера 8хС196МН расширена с помощью дополнительной БИС контроллера прерываний, что позволяет вводить по прерываниям ряд дискретных сигналов с датчиков, например, теплового перегрева инвертора, двигателя и т.д.
Возможности системы управления позволяют вводить (и выводить) также импульсные сигналы, например с импульсных датчиков положения, причем с автоматической идентификацией процессором скорости двигателя в широком диапазоне (вплоть до 10000 об/мин.). Измерение скорости производится с aвтоматическим программным переключением диапазонов с целью получения максимальной точности в каждом диапазоне. Это позволяет применять частотно-регулируемые асинхронные привода в точных замкнутых системах управления. Имеется также ряд дополнительных возможностей по организации синхронной работы нескольких приводов, по организации управления группой шаговых двигателей (до четырех осей) с автоматическим контролем выпадения двигателей из синхронизма.
Набор программного обеспечения зависит от типа привода. Комплект программного обеспечения для асинхронного привода реализует функции автоматического регулирования выходного напряжения в функции текущей выходной частоты, задатчика интенсивности, блока ограничения резонансных частот, выбора заданного типа торможения, технологического регулятора и т.д. Разумеется реализованы и функции защиты двигателя и преобразователя: максимально-токовая, время-токовая, от сквозных токов, от обрыва и перекоса фаз, от недопустимого отклонения напряжения сети и другие.
В состав программного обеспечения входят драйверы дисплея и клавиатуры пульта оперативного управления, драйверы последовательных каналов связи, программе -монитор и другое системное программное обеспечение.
Выводы
* Рассматриваемая в качестве примера версия системы управления преобразователями частоты открывает богатейшие возможности по автоматизированной настройке параметров преобразователя в процессе пуско-наладочных работ, по автоматической адаптации режима работы привода к условиям эксплуатации, по решению различных задач оптимального управления. Она сочетает в себе возможности качественного прямого цифрового управления инвертором с возможностями управления те отологическими переменными.
* Пользователь вместе с преобразователем получает и встроенный промконтроллер средней производительности, приобретая возможность создавать узлы локальной автоматизации, которые затем, при необходимости, можно легко подключить по каналу связи к системе управления более высокого уровня, с целью как удалённого управления, так и наблюдения за регулируемыми переменными и состоянием привода.
* Унифицированные интерфейсы позволяют использовать одну и ту же систему управление для приводов различных типов: постоянного тока, синхронных, шаговых, асинхронных и вентильных.
* Управляющие воздействия можно вводить через аналоговые входы, дискретные входы; или по одному из каналов последовательной связи. Гибкая система настройки конфигурации системы управления позволяет выполнять программную перенастройку функционального назначения входов системы управления оптимальным образом.
* Русифицированный дисплей пульта оперативного управления позволяет создавать дружественное программное обеспечение с интуитивно понятной мнемоникой. Возможно конфигурирование системы управления, настройка и местное управление с использованием портативного компьютера, подключенного к системе по последовательному каналу связи.
* При переходе к массовому производству изделий с встроенными системами управления аппаратная часть унифицированного контроллера может быть легко минимизирована в соответствии с требованиями конкретной задачи.
* Использование перспективных систем встроенного управления преобразователями частоты насосов холодного и горячего водоснабжения жилых и промышленных зданий позволяет экономить до 50% электроэнергии и до 15% воды. При этом срок окупаемости преобразователя не превышает одного года. В условиях начавшейся в России коммунальной реформы, актуальность работ в этом направлении не вызывает сомнений.
Лекция 12
Мультипроцессорные системы управления. Транспьютеры - элементная база мультипроцессорных систем
Основные особенности транспьютеров
Концепция параллелизма давно привлекала внимание специалистов своими потенциальными возможностями повышения производительности и надежности вычислительных систем. В нашей стране с 60-х годов выполнялись теоретические, экспериментальные и промышленные разработки в этом направлении. Именно с подобными системами связывается в настоящее время перспектива дальнейшего наращивания производительности. Исторически первой промышленной разработкой, ориентированной на массово-параллельные системы стали транспьютеры.
Транспьютер - это микрокомпьютер с собственной внутренней памятью и линками (каналами) для соединения с другими транспьютерами. Термин "транспьютер", произошедший в результате объединения слов "транзистор" и "компьютер", отражает основную область его применения - массово-параллельные вычислительные системы, в которых он играет роль базового вычислительного элемента. Некоторые специалисты понимают термин "транспьютер" как название конкретного продукта фирмы Inmos, другие трактуют его как обобщенное наименование микропроцессоров со встроенными межпроцессорными интерфейсами. Используется также термин "транспьютеро-подобный микропроцессор", чтобы, с одной стороны, подчеркнуть, что речь идет не о продукте фирмы Inmos, а, с другой стороны, указать, что микропроцессор имеет встроенные линки для образования параллельных систем. Вполне возможно, что стремительное развитие микроэлектроники не позволит термину "транспьютер" устояться, и он будет поглощен более общим -микропроцессор, так как отличительный признак транспьютера - встроенные межпроцессорные интерфейсы - появятся в том или ином виде у всех микропроцессоров.
Первый транспьютер - Т414 - был представлен фирмой Inmos, Inc. (Бристоль, Великобритания) в 1983 г. Его основные характеристики:
* разрядность - 32 бит;
* объем внутренней памяти - 2 Кбайта;
* число коммуникационных каналов (линков)- 4;
* скорость обмена по линку - 5, 10, 20 Мбит/с;
* тактовая частота - внешняя - 5МГц, внутренняя - 15 МГц;
* производительность - 10 MIPS.
Широкую доступность и известность транспьютеры получили с 1985 г. Были выпущены модификации с большим объемом памяти (4 Кбайт) и более высокой тактовой частотой - семейство Т-4: Т424, Т425 - 20, 25 и 30 МГц, 16-разрядные модификации - семейство Т-2: Т212, Т222, транспьютеры со встроенным устройством выполнения операций с плавающей точкой - семейство Т-8: Т800, Т801, Т805. Производительность этих микропроцессоров достигает 30 MIPS и 4,3 MFLOPS. Выпускается ряд периферийных устройств транспьютерных семейств, к числу которых относятся микросхемы: М212 - контроллер НЖМД стандарта ST506, G412 - графический RGB-контроллер, С004 - программируемые 32-канальные коммутаторы и др.
Высокая степень "функциональной самостоятельности" транспьютера, простота интеграции и наличие периферийных устройств позволяют в короткие сроки создавать системы на их основе. Коммуникационные каналы транспьютера могут осуществлять обмен данными одновременно с вычислениями, практически не снижая производительности процессора. Благодаря этому качеству транспьютеров системы на их основе обладают хорошей масштабируемостью и высоким значением показателя эффективности - производительность/стоимость.
Архитектура и структура транспьютеров фирмы Inmos
Архитектура семейств Т-2, Т-4, Т-8
Транспьютеры относятся к классу RISC- процессоров. Система команд транспьютеров ориентирована на поддержку языка высокого уровня -ОККАМ (OCCAM). Это язык параллельного программирования, позволяющий задавать параллельные вычисления в соответствии с моделью взаимодействующих последовательных процессов (CSP). Программа на языке ОККАМ представляет собой совокупность асинхронных совместно протекающих взаимодействующих процессов, выполняющихся асинхронно и параллельно. Под процессом понимается ход исполнения программного кода некоторой программы или фрагмента программы. Взаимодействие между процессами реализуется путем обмена данными по принципу "рандеву". В транспьютере данная модель параллельных вычислений поддерживается благодаря наличию аппаратно-реализованного диспетчера, обеспечивающего выполнение параллельных процессов в режиме квантования времени. Причем количество одновременно выполняемых процессов не ограничено.
Мультипроцессорная система на базе транспьютеров представляет собой совокупность транспьютеров, соединенных линиями связи (непосредственно или через коммутатор).
Существенно упростить программирование мультипроцессорных ВС на базе транспьютеров позволяет тот факт, что одинаковая модель параллельных вычислений поддерживается как внутри отдельного транспьютера, так и в рамках мультитранспьютерной системы в целом. Благодаря этому программа, разрабатываемая для мультипроцессорной системы, может быть создана и отлажена на одном единственном процессоре, а затем перенесена на сеть транспьютеров без существенных преобразований. Исключение составляет ограничение числа каналов связи процесса с процессами, протекающими на другом транспьютере. Это ограничение преодолено в транспьютере Т-9000.
Обобщенная структура транспьютера Т800 приведена на рис. 76. На этом же рисунке показаны архитектурные регистры процессора, управляющие структуры процессов и распределение их рабочих областей памяти.
В зависимости от модели, транспьютер состоит из 32- или 16-разрядного центрального процессора, интерфейса внешней памяти, 2 или 4 двунаправленных каналов - линков, программируемого блока событий (Event), таймера, внутреннего ОЗУ емкостью 2 или 4 Кбайт, блока режимов работы линков, блока системных функций. Некоторые модели могут содержать 64-разрядное устройство операций с плавающей точкой и (или) интерфейсные схемы внешних устройств, такие как НЖМД, ЭЛТ, сетевой адаптер. (Контроллеры внешних устройств обычно выполняются на кристалле вместо двух линков).
Центральный процессор
32-разрядный центральный процессор транспьютера работает на тактовой частоте до 30 МГц, формируемой из опорной внешней тактовой частоты 5 МГц внутренней схемой умножения. Внутренняя структура центрального процессора показана на рис. 77.
Аппаратный планировщик (диспетчер) центрального процессора организует одновременное (в режиме разделения времени) выполнение нескольких процессов. Каждому процессу в момент его создания в адресном пространстве транспьютера выделяется выровненная по границе слова рабочая область памяти и устанавливается приоритет. В транспьютере реализована двухуровневая схема приоритетов: 0 - высокий приоритет процесса, 1 - низкий приоритет. Объединение адреса рабочей области и приоритета образует дескриптор процесса.
Центральный процессор содержит два регистра-таймера, для низко- и высокоприоритетных процессов. Высокоприоритетный регистр инкриминируется каждую 1 мкс, низкоприоритетный - каждые 64 мкс.
Рис. 76. Структура транспьютера Т800
Регистр W транспьютера указывает на рабочую область процесса, а в регистре указателе команды находится адрес следующей выполняемой команды.
Регистры общего назначения А, В, С, образуют регистровый стек ss память с дисциплиной доступа FIFO. АЛУ выполняет логические и арифметические операции над операндами, содержащимися в регистровом стеке. Операнды помещаются в стек через его вершину - регистр А. При загрузке данных в А его содержимое переносится в В, содержимое В в С, а содержимое последнего теряется. Результаты операций также формируются в регистре А, при этом содержимое регистра С "выталкивается" в регистр В и становится неопределенным.
Система команд транспьютера
Все команды транспьютера однобайтовые и выполняются за один такт процессора. Структура команды показана на рис. 76. Старшие 4 разряда -код команды, младшие 4 разряда используются для формирования операнда команды или кода команды в регистре операнда - О.
Операции, реализуемые командами транспьютера, подразделяются на первичные и вторичные. 13 наиболее употребительных первичных операций, такие, например, как сложение с константой со значением в диапазоне 0 -15, безусловный переход, загрузка (запись) слова и т.п. Еще 3 команды (мнемокоды pfix, nfix, opr) используются для реализации вторичных операций. Код вторичной операции формируется командами pfix, nfix и opr в регистре О, а операнды содержатся в регистрах.
Выполнение команд
Команды выбираются из памяти транспьютера и помещаются в буфер команд центрального процессора. За один такт выбирается 2 команды в Т-414 и 4 команды в Т-800.
Выполнение большинства команд осуществляется в три этапа:
1. Операнд команды помещается в младшие 4 разряда регистра операнда- О;
2. Выполняется операция, задаваемая кодом команды. Содержимое регистра О интерпретируется как операнд.
3. Очищается регистр операнда - О.
Исключение составляют команды pfix, nfix и орr.
Команда pfix на этапе 2 осуществляет сдвиг содержимого О на 4 разряда влево и не очищает регистр О на этапе 3. Команда nfix выполняется так же, как и pfix, но перед сдвигом О помещает туда арифметическое дополнение его содержимого.
Поскольку после выполнения команд pfix и nfix содержимое О не очищается, последовательность команд pfix и nfix позволяет формировать в регистре О операнды с разрядностью до 32. Требуемая последовательность команд минимальной длины формируется компилятором.
Команда opr интерпретирует содержимое О как код вторичной операции. В этом случае операнды содержатся в регистрах процессора. Код вторичной операции, таким образом, задается как операнд первичной операции opr и может иметь до 232 различных значений. В существующих на сегодняшний день моделях транспьютеров используется около сотни вторичных операций.
Использование сопроцессора
В случае наличия у транспьютера встроенного сопроцессора, выполняющего операции с плавающей точкой, распознавание команд и передача их на выполнение осуществляются аппаратно в центральном процессоре, там же выполняется вычисление адреса операндов и их загрузка в регистры FPU.
Модуль операций с плавающей точкой, как показано на рис. 77, состоит из двух блоков: блока мантиссы и блока порядка со своим набором регистров (два регистровых стека). Все команды с плавающей точкой подразделяются на два класса: полностью самостоятельные команды, никак не влияющие на состояние центрального процессора, и команды, пересылающие результаты выполнения операции в центральный процессор.
После передачи команды на исполнение в сопроцессор центральный процессор продолжает выполнение потока команд, если это команда относится к первому классу, или ожидает получения результата, если это команда второго класса.
Распределение памяти транспьютера
Транспьютер может адресовать до 232 байт (4 Гбайт). Особенностью транспьютера является начало адресов в области отрицательных значений. Младший адрес в дополнительном коде соответствует значению (80000000…).
Структурно (конструктивно) вся оперативная память подразделяется на внутрикристальную и внешнюю. Объем внутрикристальной памяти составляет 4 (2) Кбайт (в зависимости от модели транспьютера). Архитектурно (с точки зрения программиста) вся память транспьютера, как внешняя, так и внутрикристальная, равнодоступна и имеет единую адресацию. Внутрикристальной памяти соответствуют младшие адреса, а внешней памяти - старшие.
Поскольку внутрикристальная память имеет меньшее время доступа (один такт процессора), в нее обычно помещаются программистом часто используемые данные и подпрограммы. Пример распределения памяти показан на рис 76.
Несколько слов в младших адресах памяти используется для специальных целей: для слов состояния аппаратных каналов - линков, блока Event, регистров таймера, в качестве рабочих областей памяти диспетчера.
Диспетчеризация процессов
Каждый из процессов в конкретный момент времени может быть выполняемым, активным (готовым к выполнению в очереди соответствующего приоритета), ожидающим сигнала таймера (в очереди к таймеру соответствующего приоритета), ожидающим ввода-вывода.
Для выполняемого процесса регистр I содержит адрес следующей команды, регистр W содержит его дескриптор.
Для организации очереди процессов на выполнение (очередь активных процессов) в диспетчере используются пары регистров FptrO, BptrO, Fptrl, Bptrl, указывающие на начало и конец очереди высоко- и низкоприоритетных процессов соответственно. В качестве элементов очередей используются рабочие области процессов, содержащие помимо данных процесса, управляющую информацию, требующуюся для сохранения и восстановления состояния процессов на этапе диспетчеризации (в том числе ссылку на рабочую область следующего процесса в очереди).
Низкоприоритетные процессы выполняются в течение не более чем 32 периодов низкоприоритетного таймера, после чего процесс (если он еще способен к выполнению) помешается в конец очереди активных низкоприоритетных процессов, а диспетчер планирует выполнение следующего процесса. Сначала просматривается очередь высокоприоритетных процессов, затем - низкоприоритетных.
Высокоприоритетный процесс не прерывается и выполняется до тех пор, пока это возможно (до завершения или до момента ожидания ввода-вывода, сигнала таймера или сигнала внешнего события, выдаваемого блоком Event). Если высокоприоритетный процесс становится активным (например, получает сигнал таймера) в момент выполнения процесса с низким приоритетом, последний прерывается, его состояние сохраняется в области зарезервированных адресов памяти транспьютера и инициируется выполнение прервавшего высокоприоритетного процесса. После его выполнения возобновляется прерванный низкоприоритетный процесс.
Ввод-вывод
Ввод-вывод для процессов в транспьютере организуется одинаковым образом как в случае использования аппаратных линков (внешний ввод-вывод), так и в случае использования виртуального линка (обмен между процессами одного транспьютера). В обмене всегда участвуют только два процесса: один вводит данные, другой выводит.
В момент выполнения команды описания канала и после завершения каждого обмена слово состояния канала (ССК) инициализируется константой Minint. Процесс, первым выполняющий команду обмена, приостанавливается и проверяется содержимое канала. Если оно Minint, то в ССК заносится дескриптор процесса, а в рабочую область процесса помещаются значение W и адрес передаваемых данных, после чего управление передается диспетчеру для планирования выполнения других процессов.
Если содержимое ССК не Minint, значит данный процесс "пришел" на "рандеву" вторым. В этом случае содержимое ССК - дескриптор процесса, используя который находятся данные в случае ввода или буфер для данных в случае вывода.
Обмен по линкам осуществляется аналогично, с той разницей, что ССК имеют фиксированные адреса в памяти 80000000 - 8000001C,g, и в процессе обмена данные не пересылаются между областями памяти, а передаются по линии связи в стартстопном режиме с квитированием байтов.
При выполнении ввода-вывода от центрального процессора требуется лишь инициализация обмена. По команде ввода-вывода вся требуемая информация об операции обмена - адрес и длина данных - помещается во внутренние регистры линка, после чего центральный процессор освобождается для дальнейших вычислений, а линк транспьютера самостоятельно управляет обменом данными.
Рис. 77. Внутренняя структура функциональных блоков транспьютера
Передача данных по линку
Все семейства транспьютеров Т-2 (Т-212, Т-222, Т-225), Т-4 (Т-414, Т-400, Т-425), Т-8 (Т-800, Т-801. Т-805) используют один и тот же протокол передачи данных по линкам. Взаимодействие между транспьютерами осуществляется посредством обмена сообщениями, состоящими из последовательности байтов. Данные передаются по одному проводу из пары проводов. По другому проводу пары передаются подтверждения приема каждого байта.
Байт передается в обрамлении служебных битов, начиная со стартового бита, далее следует управляющий бит, а затем 8 информационных битов и столовый бит. Таким образом, на 8 информационных битов приходится 3 управляющих, поддерживающих протокол передачи. На рис. 78. показан пример передачи по линку.
Рис. 78. Передача данных по линку транспьютера
После передачи байта отправитель ждет подтверждения, которое состоит из стартового и управляющего бита. Причем если при передаче информационного байта управляющий бит равен 1, то в подтверждении он равен 0. При этом байты данных и подтверждения для переданных в противоположном направлении байтов данных передаются по одному проводнику. Подтверждения имеют приоритет перед байтами данных. Можно установить режим, при котором подтверждения начинают передаваться сразу после получения стартового и управляющего битов, что приводит к передаче байтов без задержки между ними.
Если один из обменивающихся через линк процессов не готов к приему данных, байты накапливаются в регистре данных линка. При заполнении регистра подтверждение после получения очередного байта не выдается, и передающий линк приостанавливает передачу до приема данных процессом и освобождения регистра линка.
При инициации передачи первого байта сообщения существует задержка на настройку каналов прямого доступа в передающем и приемном транспьютерах, что обусловливает разную скорость при передаче коротких (от единиц до нескольких десятков байтов) и длинных (несколько тысяч байтов) сообщений. В первом случае скорость составляет 2-4 Мбит/с, во втором - максимально возможную 10-20 Мбит/с, в зависимости от настройки передающего и принимающего транспьютеров.
Передача по линку асинхронна, приемный транспьютер не чувствителен к фазе принимаемых сигналов. Единственное, что требуется - точный кварцевый генератор 5 МГц для задания тактовых сигналов транспьютеров.
Блок режимов работы линков позволяет задавать скорость передачи по линкам транспьютера (5, 10, 20 Мбит/с), причем для нулевого линка скорость устанавливается независимо от остальных. Установка осуществляется подачей соответствующих уровней на входы LinkSpecial, LinkOSpecial, Linkl23Special.
Обмены по линку программируются раздельно в передающем и принимающем транспьютерах. В передающем транспьютере программируется команда передачи по линку заданного числа байтов. В принимающем транспьютере программируется команда приема из линка задаваемого числа байтов. Реализация обмена происходит, если программы в передающем и принимающем транспьютерах выходят на команды передачи и приема. Если один транспьютер вышел на соответствующую команду, то он ждет, пока другой выйдет на свою команду обмена. Неправильно запрограммированный обмен ведет к бесконечному ожиданию. Кроме того, бесконечное ожидание возможно, если заданы разные значения количества передаваемых и принимаемых байтов.
Ожидание сигнала от блока событий
Блок событий (Event) выполняет преобразование внешних логических уровней на входе блока в байтовое сообщение со значением 0 или 1, передаваемое по внутреннему каналу. Поэтому программно блок Event воспринимается как специальный канал, отличием которого от обычного канала является то, что из этого канала можно только "читать". ССК для блока Event имеет фиксированный адрес 80000020 Ожидать ввода из канала Event может одновременно только один процесс в транспьютере.
Обычно Event используется для регистрации внешних прерывании в транспьютерной системе. Сигнал прерывания подается на вход транспьютера EventReq. Подтверждение приема сигнала прерывания (чтение из канала Event) выдается в виде уровня 1 по линии EventAck.
Ожидание сигнала от таймера
Программно таймер воспринимается как канал только для чтения, выдающий либо содержимое регистра таймера с соответствующим приоритетом, либо сигнал наступления ожидаемого момента времени.
Все процессы, ожидающие наступления некоторого момента времени (истечения временного интервала) помещаются в очередь к таймеру, соответствующему их приоритету. Очередь процессов отсортирована в порядке наступления ожидаемого момента времени и организована с помощью ссылок между служебными словами в рабочей области процессов. Адрес первого процесса в очереди соответствующего приоритета содержится в служебных словах транспьютера (TPtrLocO, TPtrLocI), в младших адресах памяти. При достижении ожидаемого момента времени диспетчеру передается дескриптор соответствующего процесса для его перевода в конец очереди активных процессов.
Инициализация системы после включения питания
Транспьютер и его ОЗУ построены по КМОП-технологии и не сохраняют своего состояния после отключения питания. Поэтому после включения питания для начала функционирования в транспьютер необходимо загрузить некоторый минимум программного обеспечения. Транспьютер может быть загружен как из внешнего ПЗУ, так и из любого линка. Для указания режима начальной загрузки используется вывод BootFromROM. Если уровень BootFromROM равен 1, то управление передается по адресу FFFFFFFE, по которому обычно содержится команда безусловного перехода на программу начальной загрузки.
Если BootFromROM равен 0, то производится загрузка из линка. После включения питания транспьютер переходит в состояние ожидания приема данных по линкам. Первый байт, принятый по любому из линков, управляет дальнейшим режимом работы транспьютера. Если его значение больше 1, то он интерпретируется как длина кода программы, принимаемой следом за ним. Принимаемые данные записываются в память транспьютера начиная с адреса MemStart, с него же и начинается выполнение программы. Как правило, первой загружается программа начальной загрузки транспьютера, которая обеспечивает загрузку остального программного обеспечения.
Если первый принятый управляющий байт равен 0 или 1, то транспьютер переходит в режим управления памятью.
Управляющий байт, равный 0, заставляет транспьютер интерпретировать следующие 4 байта как адрес памяти, по которому в память будет записано слово, поступившее как следующие 4 байта. После этого транспьютер снова переходит в режим управления памятью, из которого его может вывести лишь прием управляющего байта со значением, большим 1.
Если управляющий байт равен 1, следующие 4 байта задают адрес слова памяти, которое будет считано и передано как 4 байта по тому же линку, из которого поступили в противоположном направлении предыдущие 4 байта. После этого транспьютер остается в режиме управления памятью.
Режим управления памятью используется обычно для целей отладки.
Управление системой
Появление уровня 1 на входе Analyze переводит транспьютер, работающий по программе, в режим управления памятью. Как уже было сказано выше, в этом режиме может быть считано и изменено состояние памяти транспьютера.
Обработка ошибок
Программные ошибки, такие как арифметическое переполнение, деление на 0, выход за границы массива, вызывают установку в транспьютере флага error и появление сигнала на выходе Error. Флаг режима обработки ошибок транспьютера - HaltOnError - позволяет определять поведение транспьютера в случае ошибки (установки флага error): если был задан режим остановки (HaltOnError 1), то в случае возникновения ошибки устанавливается еденица на выходе Error и транспьютер останавливается; если была выполнена установка HaltOnError=0, то в случае ошибки устанавливается в еденицу флаг error, однако транспьютер продолжает работать.
В мультипроцессорных системах выводы Analyze, Reset, Error, Errorin всех транспьютеров обычно соединены согласно схеме, представленной на рис. 79. При такой схеме соединения появление сигнала Error на выводе любого транспьютера переводит всю систему в режим управления памятью. Соответствующие программы в хост-машине позволят определить состояние системы и пути преодоления ошибочной ситуации.
Рис. 79. Схема соединения линий системного сервиса в мультитранспьютерной системе
Лекция 13
Транспьютер Т9000
Архитектурные и структурные особенности
На момент своего появления транспьютеры семейства Т-8 были самыми быстродействующими 32-разрядными микропроцессорами. Попытка фирмы Inmos сохранить лидерство перед американскими производителями микропроцессоров воплотилась в разработку транспьютера Т9000. Его основные технические характеристики:
* производительность - 200 MIPS, 25 MFLOPS;
* объем внутрикристальной памяти - 16 Кбайт;
* число коммуникационных каналов - 4;
* скорость обмена по линку - 100 Мбит/с.
Основными особенностями архитектуры данного транспьютера являются аппаратная поддержка механизма виртуальных каналов и аппаратный группировщик команд, повышающий загрузку параллельно функционирующих устройств процессора.
Однако фирма Inmos не смогла выдержать обещанные сроки поставки Т-9000, а также достичь объявленной производительности. Поэтому, хотя образцы Т-9000, работающие на пониженной, по сравнению с объявленной, тактовой частоте были выпущены, коммерческого успеха они не имели.
Виртуальные линки
Механизм виртуальных линков позволяет вести по одному физическому линку обмен между произвольным числом пар процессов, протекающих в разных транспьютерах.
Управляет обменом встроенный в Т-9000 процессор виртуального канала (VCP). Сообщение, передаваемое от процесса-отправителя к процессу-получателю, VCP делит на пакеты, каждый из которых содержит 32 байта данных (последний пакет - от 1 до 32 байт), заголовок пакета и концевик (дам последнего пакета - признак конца сообщения, для остальных - признак конца пакета). При получении пакета, VCP в принимающем транспьютере передает подтверждение в виде пустого пакета содержащего только заголовок и признак конца пакета. VCP, используя информацию, содержащуюся в заголовке пакета, осуществляет маршрутизацию пакетов и сшивку сообщения. Таким образом, обмен данными для процессов выглядит так же, как и в случае транспьютеров прежних поколений, что способствует преемственности программного обеспечения.
"Прозрачность" для процессов маршрутизации сообщений в сети транспьютеров Т9000 полностью устраняет различие между обменом в рамках одного транспьютера и обменом в транспьютерной сети. Этот свойство существенно упрощает разработку программы для мультитранспьютерной системы и повышает ее эффективность, поскольку не требуется дополнительных расходов на организацию маршрутизации и коммутации.
В целях увеличения числа физических связей транспьютера Т9000 разработан программируемый коммутатор С 104, осуществляющий передачу сообщения с любого из 32 входов на любой из 32 выходов в соответствии с их заголовком.
Для возможности использования в системе Т9000 совместно с транспьютерами предшествующих поколений разработана микросхема С 100, выполняющая согласование электрических характеристик и преобразование формата передаваемых по линкам данных.
Группировщик команд
В Т-9000 полностью сохранена система команд предыдущих поколений транспьютеров. Увеличение производительности достигается за счет одновременного исполнения группы, в которую входит до 8 команд.
В Т-9000 реализован аппаратный группировщик команд. Образование групп команд преследует цель достижения высокой загрузки устройств процессора.
Процессор за один такт извлекает из памяти 4 команды. В силу того, что некоторые команды требуют для исполнения более чем 1 такт, в процессоре может быть накоплено количество команд, достаточное для формирования 5 групп по 8 команд каждая, что соответствует полной загрузке устройств процессора.
Транспьютероподобные микропроцессоры серии "Квант"
Примером отечественной разработки транспьютероподобных процессоров являются микропроцессоры серии "Квант". Это семейство 32-разрядных микропроцессоров с оригинальной архитектурой, сочетающей RISC-подход с методикой длинного командного слова. Семейство характеризуется высокой степенью внутреннего параллелизма процессов обработки, конвейерным выполнением команд, Гарвардской архитектурой памяти, наличием последовательных коммуникационных каналов -линков. Были выпущены две модификации микропроцессора:
* "Квант-10" по технологии 2,5 мкм на трех полузаказных матричных кристаллах 1537 ХМ2, спроектированных в НИИ "Квант" и изготовленных в НИИ точной технологии, г. Зеленоград;
* "Квант-20" по технологии 1,5 мкм на одном кристалле типа U1700 фирмы ZMD (ФРГ, Дрезден), спроектированном в НИИ "Квант" и изготовленном фирмой ZMD. Структура микропроцессора показана на рис. 80. Микропроцессор работает с внешними раздельными кэш-памятями команд и данных и может использовать сопроцессор. Память данных микропроцессора содержит только данные, тогда как память команд может содержать как команды, так и данные (такая архитектура памяти получила название модифицированной Гарвардской).
Устройство управления
Процессор выбирает из памяти команд 32-разрялные команды и помещает их сначала в первый, а затем во второй регистры команд, далее декодирует команды и формирует управляющие сигналы для всех функциональных блоков процессора. Блок управления прерываниями обеспечивает приоритетную схему обработки 10 типов внешних и внутренних прерываний. Блок ПДП прямого доступа в память позволяет выполнять вычисления одновременно с обменом данными по 4 коммуникационным каналам. Блок защиты данных предназначен для защиты фрагментов памятей команд и данных, выделяемых под операционную систему.
Рис. 80. Структура микропроцессора "Квант"
Адресное устройство
В процессоре реализована концепция разнесенной" (decoupled) архитектуры, в соответствии с которой все вычисления адресов выполняются отдельным адресным устройством, что предоставляет возможность одновременной обработки данных в арифметическом устройстве и вычисления адресов в адресном устройстве.
Адресное устройство содержит в программном счетчике адрес следующей команды, поддерживает в памяти стек адресов возврата из подпрограмм (обработчиков прерываний), выполняет все вычисления адреса в 16-разрядном адресном сумматоре. Файл адресных регистров (АР) содержит 8 16-разрядных АР для МП "Квант-10" и 4 16-разрядных АР для МП "Квант-20".
Арифметическое устройство
Арифметический блок способен выполнять 16 логических и 14 арифметических операции, в том числе байтовые, пошаговое умножение 32-разрядного множимого на два разряда множителя. Логический блок может выполнять логические операции параллельно с арифметическими. Все операции выполняются над 32- разрядными операндами за один такт.
Универсальный сдвигатель способен выполнять за один такт логический, арифметический или циклический сдвиг 32-разрядного слова влево или вправо на 0 - 31 разряд, а также осуществлять циклические сдвиги внутри байтов, тетрад, пар. Схема маскирования арифметического устройства позволяет маскировать результаты любой операции содержимым одного из регистров общего назначения. Файл регистров общего назначения (РОН) используется для хранения операндов, результатов, масок, адресов данных. В регистр флагов заносятся признаки по результатам выполнения операций в арифметическом устройстве.
Системное устройство
Системное устройство обеспечивает связь с 4 аналогичными процессорами по независимым каналам. Обмен осуществляется побитно блоками слов. В начале каждого блока задается количество передаваемых слов и адрес в памяти, в который будет записываться сообщение. В процессе передачи осуществляется контроль по четности для каждого передаваемого байта данных. В случае ошибки при передаче вырабатывается соответствующее прерывание.
Регистр зашиты памяти позволяет запрещать запись в любой блок памяти длиной 4 Кслов.
Конвейер процессора
В процессоре реализован трехстадийный конвейер выполнения команд. На первой стадии осуществляется выборка команды из памяти команд, на второй стадии производится формирование адреса данных для последующего обращения в память и модификация регистров адреса, на третьей стадии выполняются ввод-вывод данных из памяти по предварительно вычисленному адресу и операции арифметики. Действия на каждом этапе выполняются за один такт, что позволяет при обеспечении высокой степени загруженности конвейера выполнять команды в среднем за один такт.
Система команд
Команды процессора подразделяются на простые и комплексные. Первые выполняют одно действие, тогда как вторые задают трехадресную арифметическую операцию над данными в регистрах одновременно с операцией обмена данными с памятью и (или) модификацией адресных регистров.
При обращении к памяти используются следующие виды адресации:
базовая по содержимому АР, базовая по содержимому РОНа, автоинкрементная или автодекрементная адресация по любому АР, базово-индексная адресация по двум АР. В МП "Квант-20" добавлена базово-индексная адресация с 8-разрядным смещением, задаваемым в поле команды.
Для упрощения устройства управления и обеспечения большей гибкости в программах в микропроцессоре реализована следующая схема выполнения условных и безусловных переходов. В случае условного перехода специальная команда проверяет соответствие флага признаков результата арифметической операции одному из 16 возможных условий перехода. Если имеет место соответствие, то следующая команда не выполняется, а как бы подменяется пустой операцией (NOP). Причем проверка условия осуществляется на фоне выполнения арифметических операций.
Чтобы не нарушить работу конвейера (избежать пропуска конвейерных циклов), безусловный переход выполняется но принципу "отложенного перехода". В конвейере сначала отрабатывается команда следующая за командой перехода, а затем выполняется переход, Так же выполняется и обращение к подпрограммам.
Конвейеризация внутренних процессов в осуществляется во времени выполнения операций в различных функциональных устройствах микропроцессора позволяют выполнять до четырех команд за один такт.
Производительность микропроцессора.
Гибкая система команд микропроцессор способствует его эффективному применению как на задачах счётного характера, так и на задачах логической и символьной обработки. Коммуникационные возможности процессора позволяют строить на его базе масштабируемые системы с МРР-архитектурой.
Уникальная архитектура процессора серии "Квант" позволила обеспечить лучшее значение производительности по сравнению с транспьютерами фирмы Inmos. Производительность микропроцессора "Квант-10" с тактовой частотой 4 МГц соответствует производительности транспьютера Т-800 с частотой 20 МГц. Производительность микропроцессоров "Квант-10" и "Квант-20" может быть оценена как 12-15 Моп/с и 25-30 Моп/с.
Размещено на Allbest.ru
...Подобные документы
Функционально законченное программное управляемое устройство обработки информации, в виде одной или нескольких больших или сверхбольших интегральных схем. Функции микропроцессора Pentium, основные параметры. Технология гиперконвейерной обработки.
учебное пособие [1,1 M], добавлен 09.02.2009Характеристика сущности микропроцессора - программного устройства обработки данных, выполняемого средствами микроэлектронных технологий в корпусе одной или же нескольких больших интегральных схем. Изучение общей структуры микропроцессоров и их видов.
контрольная работа [113,5 K], добавлен 05.09.2010Подключение периферийных устройств к ЭВМ. Синхронизация выполнения программы с внешними процессами. Прерывания. Реализация механизма прерывания в х86. Прямой доступ к памяти. Шины, магистраль PCI. Процесс загрузки компьютера. Клавиатура, системный таймер.
презентация [7,1 M], добавлен 14.12.2013Общее устройство микропроцессора. Структура 64-битной подсистемы памяти. Селекция портов ввода/вывода. Особенности интерфейса микропроцессорных систем. Проектирование подсистемы памяти на базе Itanium 2. Расчёт информативности и необходимых объёмов.
курсовая работа [3,7 M], добавлен 05.12.2012Ассемблер как символический аналог машинного языка. Архитектура микропроцессора: организация памяти, способы адресации операндов, правила использования регистров. Текст программы. Этапы программирования на ассемблере, алгоритмы выполнения задач.
контрольная работа [515,1 K], добавлен 20.01.2016Архитектура микроконтроллеров семейства Mega. Организация памяти. Способы адресации памяти данных. Энергонезависимая память данных. Таблица векторов прерываний. Счетчик команд и выполнение программы. Абсолютный вызов подпрограммы. Сторожевой таймер.
дипломная работа [213,9 K], добавлен 02.04.2009Архитектура ЭВМ и ее основные свойства. Классификационные признаки ЭВМ. Принципы цифрового представления информации, адресности, программного управления. Структура ЭВМ по Джону фон Нейману. Программная модель микропроцессора, классификация процессоров.
презентация [1,0 M], добавлен 09.11.2013Классификация микропроцессоров по числу больших интегральных схем, по назначению и виду обрабатываемых входных сигналов. Устройства, входящие в состав микропроцессора. Составление электронной таблицы "Ведомость расчета амортизационных отчислений".
курсовая работа [27,8 K], добавлен 04.03.2011Основа современной компьютерной техники - микропроцессоры. Увеличение их быстродействия позволяет ставить перед техникой такие задачи, как моделирование сложных процессов, обработка больших объемов информации, обеспечение автономной работы устройств.
курсовая работа [2,6 M], добавлен 08.11.2010Методы расчета, схемотехнического проектирования и конструирования элементов и блоков ЦВМ. Разработка регистра, схемы записи и считывания из оперативной памяти. Применение макроопределений при моделировании устройств и построении принципиальных схем.
курсовая работа [1,1 M], добавлен 12.02.2013Понятия и принцип работы процессора. Устройство центрального процессора. Типы архитектур микропроцессоров. Однокристальные микроконтроллеры. Секционные микропроцессоры. Процессоры цифровой обработки сигналов. Эволюция развития микропроцессоров Intel.
реферат [158,8 K], добавлен 25.06.2015Объем двухпортовой памяти, расположенной на кристалле, для хранения программ и данных в процессорах ADSP-2106x. Метод двойного доступа к памяти. Кэш-команды и конфликты при обращении к данным по шине памяти. Пространство памяти многопроцессорной системы.
реферат [28,1 K], добавлен 13.11.2009Внутренняя архитектура микропроцессора Intel 486. Формат данных и команд. Регистры общего назначения. Программная модель устройства FPU, регистр флагов. Разработка структуры и микропрограммы микропроцессора, управляющего автомата с жесткой логикой.
курсовая работа [1,6 M], добавлен 27.05.2013Функциональная схема микропроцессора Intel 8086 (i8086). Формирование физического адреса памяти, выборка команд из памяти и запись их в очередь команд. Система команд процессора. Суть защищенного режима, переход из защищенного режима в реальный режим.
практическая работа [93,3 K], добавлен 24.03.2013Микропроцессор как универсальное устройство для выполнения программной обработки информации. Функциональные возможности и архитектурные решения. Микроконтроллеры в системах управления и обработки информации. Классификация электронно-вычислительных машин.
курсовая работа [189,6 K], добавлен 12.10.2015Стёковая организация памяти как главная идея языка Форт. Вычислительная модель, лежащая в его основе. Особенности работы со стёком памяти. Константы, переменные и работа с памятью. Организация диалога в Форте. Организация памяти и организация подпрограмм.
курсовая работа [29,9 K], добавлен 29.01.2010Назначение программы, ее пользователи, основные функции и цели, которые преследуются при разработке. Теоретические основы разработки, выбор инструментальных средств. Разработка пользовательского интерфейса. Архитектура программы, основные функции.
курсовая работа [1,1 M], добавлен 04.04.2012Назначение и разновидности постоянных запоминающих устройств (ПЗУ). Конструкция и виды полупроводниковых ПЗУ. История разработки и типы Flash-памяти, ее программирование и структурная организация. Характеристика современных стандартов карт памяти.
презентация [933,6 K], добавлен 11.12.2013Обеспечение непосредственной связи контроллера прямого доступа к памяти (ПДП) и памяти микроЭВМ. Совместное использование шин системного интерфейса процессором и контроллером. Последовательность и алгоритм программирования контроллера прямого доступа.
реферат [122,6 K], добавлен 13.11.2009Внутренний кэш. Смешанная и разделенная кэш-память. Статическая и динамическая память. TLB как разновидность кэш-памяти. Организация кэш-памяти. Отображение секторов ОП в кэш-памяти. Иерархическая модель кэш-памяти. Ассоциативность кэш-памяти.
курсовая работа [229,1 K], добавлен 04.11.2006
