Программные модели процессоров и управление периферийными устройствами

Порядковый номер выбранной строки определяет номер страницы в оперативной (физической) памяти. Формирование этого номера реализуется шифратором.

Адрес обращения формируется на регистре физического контрактацией номера страницы с номером байта в странице.

При отсутствии совпадений в таблице фиксируется страничный промах, т.е. отсутствие страницы в оперативной памяти.

Страничный промах является стартовым сигналом свопинга с использованием прерывания (прерывания по страничному промаху).

Процедура свопинга

В таблице математических страниц всегда оставляется свободная строчка. В случае страничного промаха, в программе прерывания предусмотрена процедура переписи этой страницы из памяти на магнитных дисках (области ввода) в свободную область оперативной памяти. Эта процедура, в лучшем случае, по времени равняется одному обороту диска. В это время процессор определяет страницу-кандидата на удаление из оперативной памяти (устаревшую страницу). При этом используются различные алгоритмы определения устаревшей страницы.

После подкачки требуемой страницы процессор переключается на обработку команд прерванной программы, но в начале проверяется, была ли модификация данных удаляемой страницы. Если модификация была, то процессор активизирует устройство прямого доступа к памяти (ПДП) для сохранения данных этой страницы в памяти подкачки.

Таким образом, во время свопинга процессор не простаивает, а вычисляет адрес страницы-кандидата на удаление из оперативной памяти.

Рассмотренная система виртуальной памяти является полной. Она выполняет функции переадресации (реализует независимость подготовки программ) и свопинга (организации памяти единого уровня).

Недостатками этой системы виртуальной памяти являются использование не адресной, а более сложной ассоциативной памяти и выходного дешифратора.

Преимуществом этой системы виртуальной памяти является малый размер таблицы.

Количество строк таблицы физических страниц определяется емкостью не математической, а физической памяти. Но она почти во всех системах, за небольшим исключением (в моделях семейства PDP-11 емкость оперативной памяти в 4 раза больше емкости математической) использует неполный набор адресов по отношению к математической памяти, особенно, после того как стали использовать в качестве элементов памяти энергозависимые электронные схемы.

Упрощенная схема виртуальной памяти на основе таблицы физических страниц

Таблица физических страниц строится для каждой программы. В ней для каждой математической таблицы указаны номера физических страниц оперативной или внешней памяти на магнитных дисках.

Таблицы физических страниц составляются для каждой задачи. В каждой строке таблицы физических страниц содержится номер страницы физической памяти (оперативной памяти или на магнитных дисках). Страницы, расположенные в оперативной памяти, отмечаются признаком доступности d = 0, а расположенные на магнитных дисках - d = 1.

Для привязки таблиц к задачам используется регистр базового адреса таблицы физических страниц (БА ТФС), индивидуальный для каждой задачи.

Процедура трансляции страниц имеет следующие этапы:

1. Вычисление адреса обращения к строке таблицы сложением номера страницы математического адреса с базовым адресом таблицы физических таблиц (БА ТФС).

2. Чтение по вычисленному адресу из таблицы физических страниц значения адреса физической памяти и бита доступности (d=0).

3. В случае доступности данных (d=0) - обращение по физическому адресу с учетом номера байта внутри страницы данных для записи или чтения в зависимости от кода операции.

4. В случае страничного промаха (d=1) - свопинг данных, коррекция таблицы и повтор обращения к данным.

Рассмотренная схема проста, использует адресную память, но имеет серьезные недостатки. Эти недостатки связаны с местом хранения таблиц.

В 32-разрядных ЭВМ максимальная емкость памяти может достигать величины 232 = 4 Гбайта, а количество математических страниц 220 = 1М. С учетом 20-разрядного адреса строки физического адреса и дополнительных управляющих разрядов строка должна содержать 4 байта, общая емкость памяти для хранения таблицы только одной программы составляет 224 = 4 Мбайта. Для первых ЭВМ, использовавших виртуальную память, это было значительной величиной, чтобы хранить таблицы десятков программ в процессоре или в оперативной памяти.

Для построения виртуальной памяти стали использовать довольно сложную систему виртуальной памяти с хранением таблиц физических страниц на магнитных дисках.

Каждая из задач может использовать весь объем адресного пространства сегмента (4Гбайт). Максимальное количество физических страниц (по 4 Кбайт) в полном сегменте составляет 1Мбайт. Каждая строчка таблицы физических страниц должна содержать 4 байта (20 бит номера физической страницы, бит доступности и дополнительная информация для меток разрешения модификации страницы и вычисления устаревших страниц). Таким образом, размер таблицы физических страниц только одного сегмента программы может составлять 4 Мбайт. Это было слишком много для размещения таблиц в процессоре или в оперативной памяти первых ЭВМ. По этой причине таблицы физических страниц хранятся в памяти на магнитных дисках, и их применение связано с разбиением таблиц на более мелкие участки (разделы) и с использованием операций ввода/вывода.

Таблицы физических страниц делятся на разделы (до 1024 разделаов по 1024 страницы в разделе).

В оперативной памяти размещаются только части таблиц. В минимальном варианте - каталог и по одному разделу таблицы физических страниц. Каталог - это таблица размещения разделов в памяти на магнитных дисках и их копий для выбранных в оперативную память страниц.

Таблица каждого раздела содержит 1024 строчек по четыре байта, т.е. занимает 4096 Кбайт (одну страницу виртуальной памяти). В строчках таблицы разделов фиксируются физические номера страниц раздела, признак доступности (размещение в оперативной памяти или памяти на магнитных дисках) и дополнительная информация. Признак доступности, равный нулю, означает расположение копии страницы в оперативной памяти и на магнитных дисках, единице - только в памяти на магнитных дисках (в области ввода).

Каталог разделов содержит 1024 строчки (по числу разделов математической памяти). В каждой строке каталога содержится базовый адрес таблицы физических страниц, признак доступности и дополнительная информация (модификации активности и т.д.). Признак доступности, равный нулю, означает расположение раздела таблицы физических страниц в оперативной памяти, единице - в памяти на магнитных дисках (в области ввода).

Одновременно в оперативной памяти должны находиться каталоги и таблицы физических разделов для всех задач. При переключении задач должны активизироваться каталоги и таблицы физических страниц новых задач. Для этого процессор содержит регистр базового адреса таблицы физических страниц БА ТФС. При каждом переключении задач в него записывается базовый адрес каталога новой задачи.

Вопросы и/или темы для самопроверки:

1. Проблемы переадресации программ.

2. Проблема свопинга.

3. Память единого уровня.

4. Страничная организация памяти.

5. Использование регистра базового адреса таблицы физических таблиц.

6. Страничный промах.

7. Основные биты строк TLB.

8. Алгоритм листания.

10. Органитзация виртуальной памяти

Работа схемы.

Схема преобразования адресов содержит два регистра адресов: регистр математического адреса (РМА) и регистр физического адреса (РФА).

Регистр математического адреса содержит три поля: номер раздела, номер страницы и номер байта.

Регистр физического адреса содержит два поля: номер страницы и номер байта.

Для преобразования математического адреса в физический адрес номер раздела (М) из регистра РМА складывается с базовым адресом каталога из регистра БА ТФС (в МП IA-32 - это CR0) и производится обращение к оперативной памяти по сформированному адресу.

Обращение производится к строке М каталога, в которой записан адрес таблицы физических страниц раздела М и признак доступности. При нулевом значении признака доступности адрес таблицы физических страниц складывается с номером страницы математических страниц (N) и производится второе обращение к оперативной памяти по сформированному адресу.

Обращение производится к странице N раздела М таблицы математических страниц, в которой записан двадцатиразрядный физический адрес страницы и признак доступности. При нулевом значении признака доступности выбранный номер физической страницы фиксируется в регистре физического адреса, где к нему добавляются двенадцать разрядов номера байта, и производится третье обращение к оперативной памяти для выборки команды или данных.

В случае обнаружения отрицательного (единичного) признака доступности, производится прерывание по страничному промаху. Программа прерывания реализует процедуру листания (замену таблицы раздела или физических страниц с сохранением в памяти на магнитных дисках модифицированных страниц).

Рассмотренный алгоритм работы виртуальной памяти предусматривает три обращения к оперативной памяти: за адресом раздела, за адресом страницы и за операндом. Это недопустимо много.

Для увеличения быстродействия в механизм виртуальной памяти вводят буфер быстрой переадресации (TLB). Это набор регистров со схемами ассоциативного доступа.

Каждый регистр имеет три поля:

· номера математической страницы (20 бит),

· номера физической страницы (20 бит),

· дополнительной информации.

Буфер быстрой переадресации обновляется при каждом обращении к каталогу и таблицам раздела физических адресов. Номер раздела M, номер математической страницы N и номер физической страницы сохраняются в свободном регистре буфера быстрой переадресации.

При каждом обращении к оперативной памяти проверяют наличие номеров математических страниц в буфере быстрой переадресации. При их наличии, номера физических страниц выбираются непосредственно из TLB.

В буфере быстрой переадресации реализован ассоциативный поиск информации по совпадению входной информации с содержимым полей номеров страниц математической памяти MN. На рис. 8.5 строка с совпадением информации отмечена затемнением.

Буфер быстрой переадресации расположен непосредственно в процессоре, и потери времени на процедуру переадресации соизмеримы с тактом работы процессора.

Одна страница (4 Кбайт) содержит 1024 двойных слова. С учетом локальности обращений (по времени и расположению) к командам программ и данным существует большая вероятность повторных обращений к этой же странице даже более 1024 раз. Но на первое обращение к данным и командам в новых страницах требуется до трех обращений к памяти, на остальные (1024) - по одному.

При переключении задач содержимое TLB должно сбрасываться, так как номера математических страниц в разных задачах могут совпадать.

В оперативной памяти для каждой задачи должны быть сформированы две таблицы: таблица каталога и таблица физических страниц одного раздела. Обмен страниц (подкачка данных и программ из внешней памяти в оперативную память и сохранение модифицированной информации) производится постранично.

Это относится и к страницам программных кодов, данных и управляющей информации (каталоги программ, таблицы физических страниц, строки TLB и т.д.). Сохранение в оперативной памяти "устаревших страниц" производится только для модифицированных страниц. Строки TLB, кроме полей номеров математической и физической страниц, содержат дополнительное поле. Информация этого поля используется в процедурах смены страниц (листания).

Основными битами этого поля являются:

· d - бит присутствия страницы в оперативной памяти;

· r - бит (обращения) к странице, используется при выборе кандидата на удаление из оперативной памяти;

· m - бит модификации (записи) страницы, определяет необходимость сохранения содержимого страницы при удалении из оперативной памяти;

· W - признак прав доступа по записи, определяет разрешение операции модификации данных в странице.

Алгоритмы листания

Это алгоритм определения страницы-кандидата на удаление из оперативной памяти при страничном промахе и загрузке новой страницы. В идеальном случае для минимизации процедур листания при страничных промахах из оперативной памяти должна удаляться страница, вероятность обращения к которой не больше, чем к любой другой странице.

В настоящее время наработано множество реализуемых алгоритмов листания. Наиболее известными из них являются алгоритмы:

· случайного замещения,

· удаления страницы, дольше других находившейся в ОП,

· удаления страницы, меньше других находившейся в ОП,

· удаления страницы из последней позиции в списке страниц, причем, при каждом обращении к странице ее место в списке перемещается на одну позицию к началу списка (алгоритм "карабкающейся страницы"),

Наиболее известными являются варианты алгоритма "рабочий комплект".

В этом алгоритме задается определенный интервал времени, например, 1024 машинных такта. При каждом обращении к странице (по записи или чтению) страница помечается. Помеченные страницы образуют рабочий комплект. Состав рабочего комплекта может изменяться в последующих интервалах. Страницы, вышедшие из рабочего комплекта, образуют две очереди кандидатов на удаление: модифицированных (было обращение по записи) и не модифицированных в течение их нахождения в ОП. Кандидатами на удаление из ОП являются страницы из этих очередей с приоритетом у модифицированных страниц.

Организация виртуальной памяти в микро ЭВМ на основе МП i8х86

В МП этих архитектур можно выделить по режимам работы четыре программные модели:

· реальный режим шестнадцатиразрядного микропроцессора МП i8086,

· защищенный режим работы,

· реальный режим тридцатидвухразрядного микропроцессора,

· виртуальный режим 86.

Реальный режим шестнадцатиразрядного микропроцессора МП i8086

Это основной режим 8-и 16-разрядных первых персональных ЭВМ, программно совместимых с IBM PC (режим МП IA-16).

Защищенный режим работы

Это основной 32-разрядный режим работы для 32-разрядных микропроцессоров МП IA (Intel архитектуры). В этом режиме доступны все команды и все архитектурные возможности. Используется механизм виртуальной памяти, все встроенные средства защиты, процедура переключения задач (режим МП IA-32). Дополнительными режимами для них являются реальный и виртуальный 86 (режим V86).

Реальный режим 32-разрядного микропроцессора

Это 16-разрядный режим адресации и обработки данных с прямым обращением к памяти. Режим эмулирует программную среду (модель) МП 8086 с некоторыми дополнительными возможностями, включая новые РОНы, часть новых команд и расширений как адресов, так и данных. Но в любом случае, 32-разрядное смещение в сегменте не должно превышать значения 65 535 (64 Кбайт).

При запуске или перезагрузке МП устанавливается именно реальный режим. Он используется для подготовки программной среды для работы в защищенном режиме.

Виртуальный режим 86

Это разновидность формы эмуляции модели 8086. Здесь нет прямой адресации памяти. В этом режиме применяются механизмы защиты и виртуальной памяти. Виртуальный режим 86 устанавливается из защищенного (для запуска программ, написанных для реального режима) с возможностью возврата в защищенный режим.

Одна из особенностей МП Intel - это использование сегментированной памяти. 16-разрядная адресация позволяла адресовать только 216 = 65 536 байт (64 Кбайт). Модель структурированной математической памяти, состоящая из 16 сегментов по 65 536 байт (64 Кбайт), позволил увеличить адресное пространство математической памяти в реальном режиме до 220 = 1 048 576 (1 Мбайт).

Дескрипторы сегментов. В реальных режимах МП IA-16 и МП IA-32, сегментные регистры содержат непосредственно базовый адрес сегмента.

В защищенном режиме МП IA-32 задание сегментов производится с использованием специальных программных объектов - дескрипторов сегментов.

Дескриптор сегмента является 64-битовым поисковым образом сегментов. Дескриптор сегмента определяет тип сегмента, расположение в памяти (базовый адрес и размер), права доступа и использования.

Основными полями дескрипторов являются:

· базовый адрес сегмента (32 бита),

· размер сегмента (20 бит),

· поле атрибутов (12 бита).

Поле атрибутов содержит:

· бит дробности G (Granularity - 4 разряда),

· тип сегмента,

· настройки прав доступа и использования (8 разрядов).

На рис биты полей дескрипторов для наглядности сгруппированы в отдельные массивы смежных адресов.

Дескрипторы шлюзов программ

Шлюзы (Gate) - это точки входа в программы (программный сегмент). В МП IA-32 вызов процедур операционной системы (передача управления с повышением уровня привилегий) производится только с использованием шлюзов и только по командам передачи управления с возможностью возврата (запрещено использование команды Jmp).

Дескриптор шлюза программных сегментов содержит три поля:

· селектора сегмента,

· смещения в сегменте (offset),

· атрибутов.

Селектор сегмента

Все дескрипторы, кроме дескрипторов прерываний (дескрипторы сегментов, задач, шлюзов сегментов или задач), хранятся в оперативной памяти в специальных таблицах GDT (глобальная таблица дескрипторов) и LDT (локальная таблица дескрипторов).

В глобальной таблице дескрипторов хранятся все сегменты операционной системы.

Локальные таблицы дескрипторов формируются на каждую задачу (программу, находящуюся в стадии исполнения, возможно, с разделением по времени). Но в каждый момент времени активны только две таблицы: GDT и одна из LDT. Обращение к таблицам производится по селектору сегмента.

Селектор сегмента определяет дескриптор используемого кодового сегмента, т.е. целевой сегмент. Селектор сегмента содержит следующие поля:

· индекс (13 бит) - используется как адрес в таблице целевого дескриптора (указателя "целевой" строки таблицы дескрипторов),

· бит типа "целевой" таблицы дескрипторов; при нулевом значении G/L - выбирается GDT, иначе LDT,

· поле уровня привилегии запроса (в рассматриваемой конструкции не используется).

Смещение в сегменте (offset)

Смещение в сегменте в программных сегментах определяет точку входа в сегмент. (По селектору дескриптора шлюза определяется целевой кодовый сегмент, а по смещению в сегменте - адрес первой команды).

Атрибуты сегмента

Атрибуты сегмента определяют тип сегмента, права использования, доступность программной процедуры по уровням привилегий, а также задают размер параметров, передаваемых в процедуру через стек.

Вопросы и/или темы для самопроверки:

1. Максимальный размер сегмента в МП IA-32.

2. Максимальное количество сегментов в МП IA-32.

3. Чем определяется максимальное количество сегментов в МП IA-32.

4. Максимальный размер математической памяти сегментов в МП IA-32.

5. Максимальный адрес обращения к оперативной памяти без использования трансляции страниц.

6. Назначение дескрипторов

7. Таблица GDT

8. Таблица LDT

11. Организация кэш-памяти

Назначение и общая схема подключения кэш-памяти

Кэш-память - это промежуточная память между оперативной памятью и процессором.12 неделя

Основной целью использования кэш-памяти в ЭВМ является согласование полосы пропускания оперативной памяти и процессора. Полоса пропускания определяется количеством передаваемых бит за единицу времени (количество передаваемых бит на частоту передачи).

В современных ЭВМ быстродействие процессоров (количество выполняемых команд за единицу времени) в десятки раз превышает потока данных обмена с оперативной памятью.

Оперативная память большой емкости принципиально не может работать на тактовой частоте процессора. Основная проблема - большие задержки при выборке информации.

Информационный поток данных определяется количеством подаваемых или обработанных данных за единицу времени.

Для простоты рассмотрим работу процессора с одноадресной системой команд. В этом варианте выполнение одной команды связано с одним обращением к оперативной памяти по чтению или записи операнда.

Пусть процессор за такт (t) выполняет одну команду с формированием одного результата в формате двойного слова (4 байта), а обращение к оперативной памяти по чтению или записи составляет 4 такта процессора.

Очевидно, что в этом случае полосы пропускания процессора и оперативной памяти не совпадают, что приводит к простою процессора по 3 такта из четырех. Для согласования информационных потоков увеличивают ширину обращения к памяти. Например, можно при обращении к памяти производить чтение не одного двойного слова (4 байта), а строку из четырех двойных слов (16 байт). Простейший вариант этого решения представлен на рис. 9.3.

Эффективность этого решения основывается на статистической локальности обращений к памяти по месту и времени. Это означает, что существует большая вероятность того, что обращения к памяти в локальный промежуток времени с большой вероятностью будут производиться в локальный участок адресов памяти.

Здесь важно, что память разбивается на несколько блоков с обязательным расслоением адресов. Расслоение адресов (интерливинг) означает, что последовательность адресов двойных слов располагается в независимых блоках памяти.

Но это еще не кэш-память, а просто выборка данных с упреждением.

Проблема решается введением множества регистров, по одному для множества чтений из памяти, т.е. использованием дополнительной памяти, но уже на основе статических регистров, расположенных как можно ближе к процессору или в самом процессоре.

Важность расположения кэш-памяти в процессоре определяется тем, что в этом случае она может использовать тактовую частоту процессора, а не материнской платы.

Дополнительной проблемой для кэш-памяти остается задержка первого чтения строки данных из оперативной памяти. Но и эта проблема в современных ЭВМ решается разделением команд на команды действия и команды обращения к памяти.

Команды действия - это команды типа регистр/регистр, без обращения к оперативной памяти.

Команды обращения к памяти - это команды только обращения к оперативной памяти по чтению или записи (загрузки данных в РОН или сохранения данных в ячейке памяти).

Проблема задержек при первом обращении к памяти может решаться вынесением команд загрузки данных вперед на несколько команд до их исполнения.

Системы адресации кэш-памяти

При обращении к оперативной памяти процессор указывает в качестве критерия поиска адрес данных в оперативной памяти. Контроллеру кэш-памяти при перехвате обращения к оперативной памяти этот адрес становится доступным. При первом обращении к конкретному слову данных, контроллер кэш-памяти его не обнаружит. Это кэш-промах. В этом случае запрос процессора обслужит оперативная память, но выбрано будет не одно заданное двойное слово, а вся строчка, например, четыре двойных слова, причем, в целочисленных границах строки. Вся строка будет записана в кэш-памяти, а затребованное двойное слово будет отправлено в процессор.

Здесь встает проблема адресации ячеек строк данных в кэш-памяти. Адресация строк данных в кэш-памяти должна допускать нахождение данных по адресам двойных слов (тегов) в оперативной памяти.

В настоящее время широко известны три схемы адресации, удовлетворяющие этому требованию. Это системы адресации на основе:

· аппаратной ассоциативной выборки,

· адресации с прямым отображением адресов,

· множественно-ассоциативной выборки.

Организация кэш-памяти на основе ассоциативной выборки

В ядро кэш-памяти входят:

· ассоциативная память тегов со схемами параллельного сравнения входного слова (адреса данных в оперативной памяти) с тегами,

· схемы обнаружения кэш-промаха,

· регистры хранения строк данных,

· регистр команд обращения процессора к оперативной памяти,

· дешифратор адреса двойного слова в строке кэш-памяти,

· входные/выходные усилители и вентильные схемы.

При включении процессора строки адресных тегов и данных не заполнены. При первом же обращении процессора к памяти, например по чтению, контроллер кэш-памяти проверяет присутствие запрашиваемых данных в кэш-памяти. Для этого адрес строки оперативной памяти (старшие 24 бита адреса данных в оперативной памяти) сравнивается со всеми адресами строк, записанными в памяти в качестве тегов поиска. Если совпадений нет, то:

· фиксируется кэш-промах,

· производится обращение к оперативной памяти,

· читается и записывается в схемы хранения строк данных вся строчка (8 байт), по любому свободному адресу, а адрес строки - в соответствующую ячейку поисковой части ассоциативной памяти,

· запрашиваемые данные (слово или двойное слово) пересылаются в процессор,

· дополнительная информация (например, биты присутствия, модификации операцией записи и т.д.).

Повторное обращение к данным из этой же строчки производится уже без обращения к оперативной памяти.

Первоначальное заполнение памяти при промахах может производиться в любом порядке. При полном заполнении кэш-памяти, новые строчки данных, как и при использовании виртуальной памяти, записываются с использованием алгоритмов листания. Для реализации алгоритмов листания каждая строка данных имеет поле дополнительной информации, в котором отмечаются обращения и типы обращения (по чтению или по записи).

Ассоциативная память широко использовалась до появления интегральной технологии.В современных ЭВМ кэш-память размещают на одной микросхеме с процессором, в этом случае количество выводов микросхемы определяется не кэш-памятью, а интерфейсом процессора. Но и в этом случае использование чисто ассоциативной памяти ограничено.

Организация кэш-памяти с прямым отображением адресов

Основная идея кэш-памяти с прямым отображением - это нахождение функциональной зависимости адресов кэш-памяти от адресов оперативной памяти:

Адрес кэш-памяти = f (адрес оперативной памяти).

Используя свойство локальности обращений программ к памяти по времени, используют функцию прямого отображения.

Функция прямого отображения заключается в выделении младших разрядов аргумента. Количество выделяемых разрядов определяется емкостью кэш-памяти, вернее, количеством строк в кэш-памяти.

Для сохранения каждой строки оперативной памяти определена единственная строка кэш-памяти. Это строка, адрес которой совпадает с адресом, составленным из старших цифр адреса этой строки в оперативной памяти.

Но по этим же адресам могут быть записаны данные из множества строк оперативной памяти, адреса которых различаются младшими разрядами. При максимально возможной емкости оперативной памяти (равной математической) количество совпадающих строк может быть равным 217.

Для идентификации строк в старшие разряды строк кэш-памяти записываются "идентифицирующие" теги, равные (по численному значению) старшим разрядам адреса оперативной памяти.

При обращении к кэш-памяти старшие разряды адреса строк оперативной памяти сравниваются с тегами на внешних схемах сравнения. При несовпадении этих строк фиксируется кэш-промах, при совпадении - фиксируется попадание. При кэш-попадании данные (двойное слово) выбираются из кэш-памяти по адресу двойных слов в строке с использованием дешифратора.

Таким образом, здесь используется тройная адресация: адресация строки кэш-памяти по младшим разрядам адреса оперативной памяти, ассоциативный поиск по сравнению старших разрядов адреса оперативной памяти с тегами и для выбора двойного слова из строки кэш-памяти.

Организация кэш-памяти на основе множественно-ассоциативной памяти

Это модификация поиска с прямым отображением адресов. В этой схеме отображение адресов оперативной памяти в адреса кэш-памяти производится не для одной строки (кэш-памяти), а для множества строк, имеющих совпадения в младших разрядах их адресов в оперативной памяти.

Правомерна и другая интерпретация этой схемы как множеств отдельных блоков памяти с ассоциативным поиском информации, но с адресной выборкой "целевого" блока.

В этой схеме для строк оперативной памяти с совпадающими значениями младших разрядов оперативной памяти определена для сохранения не единственная строка кэш-памяти, а множество строк, кратное степени двух: два, четыре или восемь, наиболее часто - четыре.

Режимы работы кэш-памяти

Все преимущества в использовании кэш-памяти относятся, в основном, к операциям чтении информации. При выполнении операций записи процессор передает в контроллер памяти команду записи и записываемые данные.

При записи с использованием кэш-памяти возможны различные варианты выполнения операции записи в зависимости от ситуации (кэш-промах или кэш-попадание).

При кэш-попадании возможны следующие процедуры записи:

· сквозная запись,

· обратная запись.

Процедура сквозной записи. Запись данных производится в оперативную память и, одновременно, в строку кэш-памяти. При этом строки (в кэш-памяти и оперативной памяти) помечаются битом "модифицированные". Эти признаки учитываются при удалении страниц из строки кэш-памяти (в оперативную память) или страницы из оперативной памяти (в накопитель на магнитных дисках). Сквозная запись гарантирует нахождение в оперативной памяти "более свежей" копии данных, но без использования буферизации данных приводит к задержкам процессора.

Процедура обратной записи

При обратной записи запись данных производится только в строки кэш-памяти. Обновление данных в оперативной памяти по адресам записи откладывается до замещения модифицированной строки. Замещение строки производится, если страница признается "устаревшей" алгоритмом "листания".

При кэш-промахах возможны следующие процедуры записи:

· сквозная,

· сквозная с размещением.

Сквозная запись

При кэш-промахе, размещение новой информации связано с освобождением одной из строк (признанной устаревшей) кэш-памяти. Чтение записываемых данных в ближайший промежуток времени после их записи маловероятно. Сквозная запись производится, минуя записи в кэш-память. Записанная информация становится доступной при чтении, через кэш-пр омах при чтении и обновлении информации в кэш-памяти. Сквозная запись не затрагивает кэш-память и оптимизирует очередь обращений к ней.

Обычно в кэш-памяти со сквозной записью при промахе используется и сквозная запись при кэш-попадании.

Сквозная запись с размещением (в кэш-памяти)

Запись производится в кэш-память и в оперативную память. Этот вид записи может быть полезен в многопроцессорных многозадачных системах с общей оперативной памятью, но разделенными системами кэш-памяти.

Иерархическая структура кэш-памяти

Проблема согласования плотности потоков информации при больших отношениях быстродействии процессора и оперативной памяти решается многоуровневой системой кэш-памяти с расширениями строк при обращениях к блокам кэш-памяти на более высоких уровнях.

При этом, часть уровней кэш-памяти интегрируется в микросхему процессора, а более дальние уровни размещаются на материнской плате.

При этом кэш-память первого уровня может работать на частоте процессора, второго уровня - с потерей от четырех до девяти тактов процессора, а третьего уровня, расположенная на материнской плате, с потерей значительного большего числа тактов, зависящей от тактовой частоты материнской платы.

Средства управления кэш-памятью

Рассмотрим основные возможности управления функционированием кэш-памяти на примере МП i486.

Процессор i486 имеет встроенную в микросхему внутреннюю множественно-ассоциативную кэш-память для хранения 8Кбайт команд и данных. Предусмотрено использование и внешней кэш-памяти.

Работа внутренней и внешней кэш-памяти прозрачна для прикладного программного обеспечения, но знание их поведения может быть полезным с точки зрения оптимизации быстродействия программного обеспечения.

Кэш-память доступна во всех режимах работы: реальном режиме, защищенном режиме и виртуальном режиме 8086.

Размер кэш-строки в процессоре i486 равен четырем двойным словам (8 байт). Допускается кэширование со сквозной записью и с обратной записью. При кэшировании со сквозной записью обновляется кэш-память и внешняя память. Кэширование с обратной записью обновляет только кэш-память, внешняя память обновляется только при выполнении операции обратной записи. Операции обратной записи запускаются при необходимости отменить распределение строк кэш-памяти, например, при кэш-промахах.

Программное обеспечение управляет режимом работы кэш-памяти. Кэширование может быть разрешено или запрещено. В последнем случае кэш-память может работать как внутренняя сверхоперативная память при существовании достоверных строк кэш-памяти, или кэширование может быть запрещено полностью при установке управляющих бит в единичное состояние и очищенных (нераспределенных) ячейках хранения данных.

Организация когерентности системы кэш-памяти в многопроцессорных системах с общей оперативной памятью.

Наибольшая эффективность использования кэш-памяти достигается при использовании обратной записи.

Проблема когерентности (согласованности) первичных модулей кэш- памяти возникает в многопроцессорных системах при параллельной обработке массивов разделяемых данных, именно при использовании обратной записи. Но при записи данных одним процессором с обратной записью, данные в оперативной памяти и, возможно, в локальных модулях других процессоров становятся устаревшими, т.е. нарушается когерентность данных кэш-памяти с данными не только в оперативной памяти, но и с данными в кэш-памяти других процессорах.

Проблема когерентности памяти для мультипроцессоров и устройств ввода/вывода имеет много аспектов. Обычно в малых мультипроцессорах системах используется аппаратный механизм, позволяющий решить эту проблему при помощи протоколов наблюдения. Существуют два класса таких протоколов:

1. Протоколы на основе справочника (directory based). Информация о состоянии блока физической памяти содержится только в одном месте, называемом справочником (физически справочник может быть распределен по узлам системы).

2. Протоколы наблюдения (snooping). Каждый кэш, который содержит копию данных некоторого блока физической памяти, имеет также соответствующую копию служебной информации о его состоянии.

Вопросы и/или темы для самопроверки:

1. Природа основных задержек при обращении к оперативной памяти.

2. Механизм считывания информации из ячейки динамической памяти.

3. Взаимодействие устройств: процессор - оперативная память - кэш-память.

4. Взаимодействие устройств в системе: процессор, кэш-память, оперативная память.

5. Поисковый адрес данных, используемый при обращении к кэш-памяти.

6. Кэш-память на основе ассоциативного поиска.

7. Алгоритм определения множества-кандидата на удаление.

8. Замораживание данных в кэш-памяти для обеспечения гарантийного кэш-попадания для кодов и данных, критичных к времени доступа

12. Шинные интерфейсы

Общие положения

Интерфейсом называется стандартное сопряжение объектов для обмена данными. Это очень широкое понятие. В понятие интерфейс входит множество средств обмена информацией: разговорный язык, письменность, живопись и т.д. В ЭВМ используется целый ряд интерфейсов. Это - экранный интерфейс (человек - ЭВМ), аппаратный (сопряжение между блоками), программный (сопряжение между программными блоками) и т.д.

В настоящем разделе рассматривается только стандартное аппаратное сопряжение для обмена данными с использованием шин.

Шинные интерфейсы определяются тремя стандартами:

· стандарт на провода

· стандарт на передаваемые сигналы,

· стандарт на протоколы передачи данных.

Стандарты на провода

Стандарты на провода определяют их количество, размеры, электрические параметры, назначение (заземления, сигнальные, экранирующие и т.д.).

Стандарты на передаваемые сигналы

Стандарты на передаваемые сигналы определяют тип модуляции сигналов (импульсные, частотные), полярность, параметры частот, ограничения на фронты, амплитуды и т.д.

Стандарты на протоколы

Стандарты на протоколы определяют:

· семантику комбинаций сигналов,

· протоколы передачи.

Семантика определяет смысловое значение передаваемых комбинаций сигналов. процессор виртуальный память интерфейс

Протоколы передачи определяют допустимые последовательности комбинаций сигналов приказов, их смысловое значение и возможные комбинации ответов (допустимых комбинаций приказов и ответов).

Основное назначение интерфейсов - организация структур вычислительных систем с переменной конфигурацией. В первую очередь, это возможность замены и наращивания парка периферийных устройств. По этой причине первыми интерфейсами стали интерфейсы ввода/вывода.

Но уже модели первого семейства мини-ЭВМ (PDP-11) использовали системный интерфейс "Общая шина" (Unibas) для более удобного конфигурирования всей системы. Первые микро-ЭВМ также использовали системные интерфейсы ISA (EISA).

Шинные интерфейсы могут быть:

· по способам соединений - индивидуальными и общими,

· по способам передачи информации по проводам - однонаправленными и двунаправленными,

· по способам синхронизации - синхронными и асинхронными.

По способам соединений наиболее популярно использование общих для всех устройств шин. Использование индивидуальных шин повышает производительность передач, но усложняет интерфейс и используется только для связи ведущего устройства с ведомыми и только в исключительных случаях.

Использование однонаправленных проводов повышает производительность интерфейса за счет совмещения передач, но по ряду других параметров уступает использованию двунаправленных. В интерфейсах однонаправленные провода используются только для передачи индивидуальных сигналов, например, сигналов прерывания от периферийных устройств.

Использование способа синхронизации зависит от заданного быстродействия, протяженности интерфейсных проводов и разброса в быстродействии устройств источника и приемника. При больших расстояниях передачи и низком быстродействии устройств обычно используют асинхронные интерфейсы, при малых расстояния - синхронные.

В любой момент времени на шинном интерфейсе возможна передача данных только между двумя устройствами. Одно из них является ведущим, другое - ведомым. Ведущее устройство определяет ведомое устройство и направление передачи.

Эти устройства могут иметь разное быстродействие. Одна из задач протоколов интерфейса - обеспечить корректную передачу данных даже при разном быстродействии устройств.

При этом могут использоваться два типа протоколов: синхронный и асинхронный. Синхронный протокол отличается от асинхронного тем, что в синхронном протоколе используется общая система синхронизации, которая отсутствует в асинхронном протоколе. В синхронном протоколе все сигналы привязываются к синхроимпульсам. По этой причине он проще в реализации, но рассчитан только на передачу данных на сравнительно короткие расстояния.

В асинхронном протоколе корректность передачи данных обеспечивается путем сопровождения каждого этапа передачи специальными сигналами (стробами и квитанциями).

Вопросы и/или темы для самопроверки:

1. Определение интерфейса.

2. Стандарты на провода.

3. Стандарты на передаваемые сигналы.

4. Стандарты на протоколы.

5. Синхронные и асинхронные интерфейсы.

13. Организация асинхронного системного интерфейса мини ЭВМ "Общая шина" (PDP - 11)

Системный интерфейс "Общая шина" был разработан для семейства программно совместимых (от микро- до супермини-) ЭВМ "PDP-11" корпорации DEC.

Это первая попытка создания единого стандартного интерфейса для связи всех компонентов вычислительной системы, т.е. создания системного интерфейса.

Интерфейс "Общая шина" содержит 56 проводов, максимальная длина которых 15 метров. По способу передачи информацииэто асинхронный интерфейс.

Все провода интерфейса делятся на две секции:

· передачи данных,

· арбитража.

Секция передачи данных предназначена для организации сеансов связи (транзакций) для передачи данных.

Секция арбитража предназначена для выбора "задатчика".

Обе секции работают параллельно. Во время сеанса передачи данных при помощи сигналов на проводах секции арбитража выбирается устройство-задатчик для следующего сеанса.

Шины секции передачи данных

Шинами секции передачи данных являются:

· шина адреса - 18 проводов, которые используются для выбора исполнителя,

· шина данных - 16 проводов,

· шина управления.

В состав шины управления входят провода:

· кода операции - 2 провода: У0, У1 (задают тип передачи: чтение, запись байта, запись слова);

· контрольных разрядов - 2 провода: К0, К1 (используются для передачи контрольной информации);

· занято - 1 провод, активный сигнал которого указывает, что секция занята для сеанса связи;

· СИЗ (синхроимпульс задатчика) - 1 провод (используется для передачи сигнала-строба от задатчика);

· СИИ (синхроимпульс исполнителя) - 1 провод (используется для передачи сигнала-строба от исполнителя).

Секция арбитража

В секцию арбитража входят провода для передачи сигналов:

· запрос внепроцессорных передач (ЗВП) - 1 провод от устройств к процессору (используется для передачи запроса на шину для осуществления внепроцессорных передач);

· разрешение внепроцессорных передач (РВП) - 1 провод от процессора к устройствам (используется для выбора задатчика на следующий сеанс связи для осуществления внепроцессорных передач);

· запросы прерывания (ЗП-i, ) 4, 5, 6 и 7 уровней - 4 провода от устройств к процессору (используются для передач запросов на шину для передачи прерывания);

· разрешение прерываний (РП-i) 4, 5, 6 и 7 уровней - 4 провода от процессора к устройствам (используются для выбора задатчика на следующий сеанс связи для передачи прерывания);

· подтверждение выборки (ПВб) - 1 провод от устройств к процессору (используется для ответного сигнала получения разрешения захвата шины устройством для передачи адреса вектора прерывания или для осуществления внепроцессорных передач);

· прерывания (ПРЕР) - 1 провод от устройств к процессору (используется для передачи сигнала-строба при передаче адреса вектора прерывания).

Кроме этого интерфейс содержит 4 специальных провода от процессора к устройствам для передачи сигналов: подготовки (ПОДГ), разрешения смены состояния (СМС), аварии источника питания (АИП) и аварии системы питания (АСП).

Любое устройство, кроме памяти и процессора, может быть как задатчиком, так и исполнителем. Процессор может быть только задатчиком, а память - только исполнителем. Чтобы быть задатчиком, устройство должно иметь соответствующие схемы и быть подключенным к шинам арбитража. Для работы в режиме внепроцессорных передач устройство должно быть подключено к проводам запроса (ЗПВ) и разрешения внепроцессорных передач(РПВ).

Для возможности использования системы прерывания устройство должно быть подключено к одной из пар шин запросов (ЗПi, где i - 4, 5, 6 или 7) и разрешения (РПi) прерываний. При этом запрос внепроцессорных передач имеет наивысший (восьмой) уровень приоритета на захват шины, а запрос прерывания (ЗП4) - наименьший (четвертый) уровень приоритета.

Провода сигналов разрешения внепроцессорных передач (РВП) и прерываний 7 - 4 уровней проходят последовательно от процессора через все устройства, использующие систему прерывания и/или использующие внепроцессорные передачи.

Если устройство делает запрос на внепроцессорные передачи или на прерывание, то оно разрывает соответствующую линию разрешения, переключая ее на внутренние схемы (рис. 7.1). Таким образом, сигнал разрешения прерывания или внепроцессорных передач достигает только одного, первого по линиям шин интерфейса устройства, выставившего соответствующий запрос. Расположение устройств вдоль проводов разрешения определяет их приоритет в группе устройств, использующих определенную шину разрешения.

Протоколы передачи данных

Если задатчиком является процессор или устройство, запросившее шину, то возможны два типа сеансов связи: чтение (передача данных к задатчику от исполнителя) или запись (передача данных к исполнителю от задатчика).

Если задатчиком является устройство, запросившее шину для передачи прерывания, то выполняется сеанс связи - передача процессору адреса вектора прерывания.

На рис. 7.3 представлены временные диаграммы выполнения операций чтения и записи в протоколе системного интерфейса "Общая шина".

Длительность сеанса связи в интерфейсе "Общая шина" зависит от расстояния между задатчиком и исполнителем. В среднем она составляет 1мкс. Все определяется задержками распространения сигналов.

Для демонстрации влияния времени распространения сигналов по проводам шины временные диаграммы сигналов на шине (рис 7.3) представлены в точке задатчика и в точке исполнителя. Из всех задержек в схемах в диаграмме учитываются только задержка в опознании адреса и перекосы сигналов на шинах адреса и данных. Максимально-допустимые значения этих задержек - 75 нс. Пунктирные линии между диаграммами показывают распространение фронтов сигналов между задатчиком и исполнителем.

Каждая передача данных по интерфейсу содержит два этапа: задатчика и исполнителя. Окончание одного сеанса связи может перекрываться началом следующего (на диаграмме рис.7.3. - затененная область на шине данных).

Любой сеанс связи (передачи данных) начинается по сигналам от задатчика. Задатчик выбирается схемой арбитража по запросам внепроцессорных передач от периферийных устройств, Устройство, выигравшее арбитраж, становится задатчиком на следующий сеанс (цикл) связи по интерфейсу. При отсутствии запросов от периферийных устройств задатчиком становится процессор.

Этапы передачи данных по интерфейсу.

По сбросу сигнала «занято» (верхний ряд, задатчик) задатчик выставляет:

· на шине адреса - адрес нового исполнителя,

· на линии «занято» - сигнал "занято",

· на шине управления - код операции "прочитать» или «записать".

Выставленные сигналы стробируются стробом задатчика СИЗ.

Строб СИЗ выставляется с задержкой. Время задержки определяется условиями:

T задержки выдачи СИЗ ? 2ф, где ф = 75 нс. после установки адреса.Задержка учитывает время опознания адреса исполнителем и время перекоса фаз.

Перекос фаз - это разброс времени установления передаваемых значений (адресов или данных) в точке их приема. На диаграммах (рис. 7.3) перекос фаз обозначен разной скоростью распространения фронтов сигналов (пунктирные линии с разными наклонами) и наклоном переднего фронта сигналов на период переходных процессов.

Линии адреса, кода операции и данных соединяются со входами регистра защелки, а линии адреса дополнительно соединены и со входами схемы сравнения адресов. Схемы сравнения адресов непрерывно производят сравнение поданного адреса с адресами устройства (адресами ячеек памяти или регистров портов ввода/вывода). При совпадении адресов устройство становится исполнителем и по переднему фронту синхроимпульса задатчика (СИЗ) производит прием входной информации в регистр-защелку.

При появлении на входе схемы совпадения сигнала СИЗ, до окончания переходных процессов в схеме сравнения адресов возможен ложный выбор задатчика. Для исключения этого и производится компенсация перекосов фаз и задержки в схеме сравнения адресов. В интерфейсе "Общая шина" компенсация перекосов фаз и задержек в схемах сравнения адресов всегда возлагается на устройство, являющееся задатчиком.

Приемом информации с линий адреса, кода операции и, при операциях записи, данных, заканчивается этап А1 (рис. 7.4).

Этап B1. В операциях чтения исполнитель (память) запускает процесс чтения. Происходит задержка на время выполнения заданной операции - t чтения на рис. 2.2( исполнитель, шины "данные").

По окончании этапа чтения исполнитель выставляет прочитанные данные на шине данных и строб - СИИ. Исполнитель выставляет строб без компенсации перекосов. На этом заканчивается этап В1.

Этап А2. Задатчик, получив строб СИИ, выполняет компенсацию перекоса фаз на шине данных (75 нс.) и производит стробирование данных После задержки на компенсацию перекоса фаз задатчик завершает цикл сбросом сигнала "занято", кода операции и адреса.

Компенсация перекоса фаз здесь необходима, так как при снятии адреса на шине происходит переходной процесс, "видимый" на схемах сравнения адресов всех устройств. Для блокировки "ложного выбора задатчика" строб СИЗ должен быть снят до начала переходного процесса на шине данных.

После снятия сигнала «занято», любое другое устройство, выбранное арбитражем следующим задатчиком, может занять шины, выставив на шинах интерфейса новый адрес, код операции и данные (при операции записи). Это может случиться до освобождения шины данных предыдущим исполнителем. Но передача искаженных данных здесь исключается компенсацией перекоса фаз задатчиком при выставлении СИЗ после снятия исполнителем данных и СИИ.

Этап выполнения операции при записи может быть "невидим" задатчиком, так как исполнитель, получив данные в буфер, может сразу ответить сигналом СИИ, ускорив освобождение шины до фактического завершения операции записи.

Вопросы и/или темы для самопроверки:

...