Методи паралельних обчислень і спеціалізовані засоби технологій цифрової обробки сигналів у реальному часі

Размещено на http://www.allbest.ru

Державний комітет зв'язку та інформатизації України

Національна академія наук України

Державний науково-дослідний інститут

інформаційної інфраструктури

Cпеціальність 05.13.06 - Автоматизовані системи управління та прогресивні інформаційні технології

Автореферат

дисертації на здобуття наукового ступеня

доктора технічних наук

Методи паралельних обчислень і спеціалізовані засоби технологій цифрової обробки сигналів у реальному часі

Цмоць Іван Григорович

Львів-2002

Дисертацією є рукопис

Робота виконана в Національному університеті "Львівська політехніка"

Міністерства освіти і науки України

Науковий консультант: член-кор. НАН України, доктор технічних наук,

професор, заслужений діяч науки і техніки України

Грицик Володимир Володимирович,

Державний науково-дослідний інститут інформаційної інфраструктури, директор

Офіційні опоненти: доктор технічних наук, професор,

заслужений винахідник України

Боюн Віталій Петрович,

Інститут кібернетики ім. В.М.Глушкова НАН України, Київ, начальник відділу керуючих машин і систем; доктор технічних наук, професор, заслужений діяч науки і техніки України

Кожем'яко Володимир Прокопович,

Вінницький державний технічний університет, завідувач кафедри лазерної і оптоелектронної техніки; доктор технічних наук, старший науковий співробітник

Воробель Роман Антонович,

Фізико-механічний інститут ім Г.В.Карпенка НАН України, м. Львів, провідний науковий співробітник відділу обчислювальних методів і систем перетворення

Провідна установа: Національний аерокосмічний університет ім. М.Жуковського "ХАІ", кафедра інформатики і програмного забезпечення автоматизованих систем, м.Харків

Захист відбудеться " 19" березня 2002 р. о 1400 год.

на засіданні спеціалізованої вченої ради Д 35.813.01 при Державному науково-дослідному інституті інформаційної інфраструктури (79601, м. Львів, вул.Тролейбусна 11).

З дисертацією можна ознайомитись у бібліотеці інституту (79601, м.Львів, вул.Тролейбусна 11).

Автореферат розіслано "12" лютого 2002 р.

Вчений секретар

спеціалізованої вченої ради,

доктор технічних наук Бунь Р.А.

ЗАГАЛЬНА ХАРАКТЕРИСТИКА РОБОТИ

Актуальність теми. Сучасний етап розвитку технологій цифрової обробки сигналів (ЦОС) характеризується розширенням галузей застосування, у значній частині яких вимагається обробка у реальному часі інтенсивних потоків даних за складними алгоритмами на апаратних засобах, що задовольняють жорсткі умови експлуатації та обмеження щодо габаритів і споживаної потужності. Існуючі методи обчислень і засоби технологій ЦОС уже не у змозі забезпечувати необхідне зростання продуктивності з одночасним забезпеченням названих вимог. У зв'язку з цим особливої актуальності набуває проблема створення нових ефективних методів обчислень і високопродуктивних малогабаритних засобів технологій ЦОС у реальному часі.

За умов обмеженої швидкодії елементної бази високу продуктивність засобів ЦОС можна забезпечити шляхом розпаралелювання та конвеєризації процесів обчислень. У паралельно-конвеєрних процесорах і системах ЦОС висока продуктивність та ефективність використання обладнання досягається тільки в тих випадках, коли їхня архітектура адаптується до інтенсивності надходження потоків даних і адекватно відображає структуру алгоритму розв'язання задачі, тобто є спеціалізованою. Паралелізм обробки даних у спеціалізованих процесорах і системах висуває свої вимоги до організації пам'яті, які в першу чергу пов'язані з необхідністю забезпечення паралельного доступу до множини даних і підтриманням швидкісного обміну з операційними пристроями, процесорними елементами та багатоканальними пристроями введення-виведення, тобто пам'ять повинна бути швидкодіючою та паралельною. У паралельній пам'яті висока швидкодія та ефективність використання обладнання досягається через адаптацію її архітектури до структур даних і алгоритмів розв'язання задачі. Необхідно зазначити, що енергоспоживання та габарити апаратних засобів ЦОС зменшуються при їх реалізації на базі надвеликих інтегральних схем (НВІС). При цьому значна увага приділяється розробці орієнтованих на НВІС-реалізації алгоритмів паралельних обчислень і методів просторово-часового перетворення їх у паралельні структури. Забезпечення модульності, регулярності та орієнтаціі архітектури спеціалізованих засобів на НВІС-реалізації зменшує час і вартість їх розробки.

З наведеного випливає, що створення високоефективних спеціалізованих засобів технологій ЦОС у реальному часі найдоцільніше здійснювати при комплексному підході, який охоплює методи та алгоритми паралельних обчислень, архітектури спеціалізованих засобів і НВІС-технологію та враховує особливості конкретних застосувань.

Розвинуті в даній роботі методи паралельних обчислень і теорія побудови спеціалізованих засобів ЦОС у реальному часі базуються на доробку вчених, які розробили теоретичні та практичні основи сучасних технологій ЦОС. Серед них українські вчені: Боюн В.П., Вальковський В.О., Грицик В.В., Драган Я.П., Каневський Ю.С., Луцький Г.М., Малиновський Б.М., Мельник А.О., Рашкевич Ю.М., Самофалов К.Г., Сіроджа І.Б., Тарасенко В.П., Яцимірський М.М. та інші.

Таким чином, актуальною науковою проблемою є розроблення орієнтованих на НВІС-реалізації паралельних методів і алгоритмів обчислень та створення високопродуктивних спеціалізованих засобів технологій ЦОС у реальному часі з високою ефективністю використання обладнання.

Зв'язок роботи з науковими програмами, планами, темами. Дисертаційна робота пов'язана з планами науково-дослідної та навчальної роботи Національного університету "Львівська політехніка" і науково-дослідними та дослідно-конструкторськими роботами Львівського НДРТІ. Робота виконувалась в рамках: проектної угоди 06.05/07792 "Паралельно-потокові системи з організацією зв'язків через багатопортову пам'ять для обробки інтенсивних потоків інформації" згідно з Державною науково-технічною програмою 06.05 "Перспективні інформаційні технології, прилади комплексної автоматизації, системи зв'язку" (1997-2001 роки, науковий керівник); гранту Науково-Технологічного Центру в Україні за проектною угодою №412 "Розробка інформаційних технологій функціонування, програмування і налаштовування нейронних систем паралельної обробки сигналів" (1998-1999 роки, відповідальний виконавець); НДР "Процесор" - "Дослідження технічних шляхів побудови апаратури обробки сигналів" реєстраційний номер - UА0194000.1329 (1993-1994 роки, заступник наукового керівника); ДКР "Зубр"- "Малогабаритна екологічно чиста РЛС для цілодобового контролю місцевості при різних погодних умовах", реєстраційний номер - UА0202799Р (1992-1995 роки, відповідальний виконавець); НДР "Екотом-П" - "Дослідження шляхів створення і принципів побудови багатоцільового комп'ютерного томографа", реєстраційний номер - 0193U007166 (1992-1996 роки, відповідальний виконавець); ДКР "Реконверсія-2" - "Розробка комплекту спеціалізованих НВІС для високопродуктивних систем ЦОС" (1992-1996 роки, заступник головного конструктора).

Мета і задачі дослідження. Мета роботи полягає в розробленні нових орієнтованих на НВІС-реалізації методів і алгоритмів паралельних обчислень та розвитку теорії побудови високопродуктивних спеціалізованих засобів технологій ЦОС у реальному часі.

Досягнення поставленої мети включало розв'язання таких задач:

1. Здійснення аналізу задач, алгоритмів і архітектур, формулювання вимог та визначення основних напрямків розвитку спеціалізованих засобів технологій ЦОС у реальному часі.

2. Розроблення методу просторово-часового відображення обчислювальних алгоритмів у паралельні структури.

3. Розвиток теорії проектування на базі НВІС високопродуктивних спеціалізованих засобів технологій ЦОС у реальному часі та дослідження їх основних параметрів.

4. Розроблення орієнтованих на НВІС-реалізації паралельних методів і алгоритмів прискореного обчислення базових операцій швидких алгоритмів ортогональних тригонометричних перетворень (ОТП).

5. Розвиток теорії проектування орієнтованих на НВІС-реалізації паралельних операційних пристроїв для виконання базових операцій алгоритмів ЦОС і дослідження їх основних характеристик.

6. Розроблення базової структури і методів проектування, синтез паралельної пам'яті для спеціалізованих засобів ЦОС у реальному часі та дослідження основних характеристик.

7. Розроблення програмованих на розмір і вид перетворення НВІС-процесорів для реалізації базових перетворень та синтез на їх основі матричних процесорів ОТП.

8. Перевірка ефективності застосування запропонованих методів, алгоритмів і структур на прикладах реалізації комплекту спеціалізованих НВІС, процесорів і систем ЦОС.

Об'єктом дослідження є засоби технологій ЦОС у реальному часі.

Предметом дослідження є орієнтовані на НВІС-реалізації методи і алгоритми паралельних обчислень та спеціалізовані засоби технологій ЦОС у реальному часі.

Методи досліджень. В дисертаційній роботі використано: елементи теорії графів, теорія та методи розпаралелення алгоритмів, теорія проектування комп'ютерних систем - для розробки структур високопродуктивних процесорів ЦОС, систем паралельної пам'яті, паралельних алгоритмічних операційних пристроїв та спеціалізованих НВІС; інформаційні технології - для розпаралелення, налаштування апаратних засобів на реалізацію заданих алгоритмів; методи ЦОС, математичного моделювання цифрових пристроїв і проектування замовних і напівзамовних НВІС - для розробки алгоритмів і структур спеціалізованих НВІС-процесорів; прикладна теорія цифрових автоматів - для синтезу структур паралельних алгоритмічних операційних пристроїв і комплекту спеціалізованих НВІС для побудови високопродуктивних систем ЦОС.

Наукова новизна одержаних результатів. На основі виконаних теоретичних та експериментальних досліджень вирішена важлива науково-технічна проблема - розроблено орієнтовані на НВІС-реалізації методи і алгоритми паралельних обчислень та розвинуто теорію побудови на НВІС високопродуктивних спеціалізованих засобів технологій ЦОС у реальному часі з високою ефективністю використання обладнання. При цьому отримані такі нові результати.

1. Розроблено і використано графо-потоковий метод, який завдяки врахуванню особливостей засобів реалізації та інтенсивності надходження потоків даних забезпечує просторово-часове відображення обчислювальних алгоритмів у паралельні структури з високою ефективністю використання обладнання. цифровий сигнал обчислювальний алгоритм

2. Розвинуто теорію побудови на основі НВІС високопродуктивних спеціалізованих засобів технологій ЦОС у реальному часі, яка ґрунтуються на запропонованих принципах побудови, введеному графо-потоковому методі, розроблених базових структурах паралельної пам'яті, операційних пристроїв, процесорів і комп'ютерних систем, отриманих аналітичних виразах оцінки основних параметрів і вдосконалених методах синтезу.

3. Розроблено новий метод і паралельні алгоритми прискореного обчислення базових операцій швидких алгоритмів ОТП, які ґрунтуються на операціях формування і підсумовування багаторядного коду без розповсюдження переносу та синтезовано на їх основі алгоритмічні НВІС-структури операційних пристроїв для обчислення базових операцій алгоритмів ШПФ комплексної послідовності за основою два, чотири та розщепленою основою два-чотири як з часовим, так і частотним прорідженням, які мають на 20-30% більшу швидкодію ніж відомі.

4. Розроблено новий алгоритм і алгоритмічний пристрій для паралельно-потокового сортування інтенсивних потоків даних у реальному часі, в якому за рахунок введення зворотних зв'язків підвищено ефективність використання обладнання на 40%.

5. Розроблено на основі методу порозрядного порівняння нові систолічні алгоритми і пристрої медіанної фільтрації, які відрізняються від відомих простотою реалізації та малим конвеєрним тактом, який дорівнює часові спрацювання тригера і трьох логічних елементів типу "I".

6. Розвинуто теорію побудови орієнтованих на НВІС-реалізації паралельних операційних пристроїв, яка ґрунтується на запропонованих принципах, розроблених базових структурах і методах синтезу та отриманих паралельних алгоритмах і НВІС-структурах для обчислення базових операцій швидких алгоритмів ОТП, швидкого біортогонального хвильового перетворення виду CDF 9/7, піднесення до степеня, виконання арифметичних операцій над дійсними і комплексними числами.

7. Розроблено базові структури, основні компоненти і методи побудови та запропоновано методику структурного синтезу паралельної пам'яті з заданими технічними характеристиками, котра доведена до практичних рекомендацій.

8. Запропоновано способи організації та розроблено нові структури спеціалізованої паралельної пам'яті для паралельно-потокових процесорів і систем ЦОС, в яких за рахунок адаптації до структури даних і алгоритмів розв'язання задач підвищено ефективність використання обладнання.

9. Вдосконалено та орієнтовано на НВІС-реалізацію швидкі алгоритми базових ОТП, розроблено програмовані на розмір і вид базового ОТП потоково-конвеєрні НВІС-процесори та запропоновано методику структурного синтезу на їх базі матричних процесорів для реалізації ОТП більших розмірностей у реальному часі, котра доведена до практичних рекомендацій.

Практичне значення одержаних результатів:

Розроблені паралельні методи, алгоритми та структури забезпечують можливості:

* створювати високопродуктивні спеціалізовані засоби технологій ЦОС у реальному часу з високою ефективністю використання обладнання;

* зменшити час і вартість розробки орієнтованих на НВІС-реалізації паралельних операційних пристроїв для виконання базових операцій алгоритмів ЦОС;

* проектувати паралельну пам'ять з заданими технічними характеристиками для паралельних і паралельно-потокових процесорів і систем;

* будувати ефективні спеціалізовані засоби реального часу для паралельного та паралельно-потокового сортування інтенсивних потоків даних;

* синтезувати програмовані на розмір і вид ОТП матричні процесори для обробки інтенсивних потоків даних у реальному часі.

Реалізація та впровадження результатів роботи. Отримані в дисертаційній роботі результати використані при створенні такої апаратури:

* паралельно-потокової системи з організацією зв'язків через багатопортову пам'ять, процесорних модулів на базі мікропроцесорів TMS320C31 і TMS320C50, НВІС-контролера і багатопортової пам'яті (Національний університет "Львівська політехніка", проект 06.05/07792 Державної науково-технічної програми 06.05 "Перспективні інформаційні технології, прилади комплексної автоматизації, системи зв'язку");

* нейроакселератора для нейронних систем паралельної обробки сигналів (Державний науково-дослідний інститут інформаційної інфраструктури, грант Науково-Технологічного Центру в Україні за проектною угодою №412 "Розробка інформаційних технологій функціонування, програмування і налаштовування нейронних систем паралельної обробки сигналів");

* комплекту спеціалізованих НВІС на основі БМК UAO1-ХМ3 для високопродуктивних систем ЦОС у складі: арифметично-комутуючого пристрою, генератора адрес і комутатора каналів, контролера багатопортової пам'яті, пристрою множення комплексних чисел, процесора косинус- та синус-перетворень Фур'є (Львівський НДРТІ у рамках ДКР "Реконверсія-2");

* процесорів спектрального аналізу, управління і вторинної обробки сигналів (Львівський НДРТІ, НДР "Процесор");

* спеціалізованих процесорів первинної обробки сигналів і технологічних інструментальних засобів їх налагодження (Львівський НДРТІ, ДКР "Зубр"- "Малогабаритна екологічно чиста РЛС для цілодобового контролю місцевості при різних погодних умовах", реєстраційний номер - UА0202799Р).

Основні технічні рішення, що використано у розроблених і впроваджених виробах, захищені авторськими свідоцтвами та патентами на винаходи.

Практична цінність результатів роботи підтверджується актами про впровадження результатів дисертації в НДР і ДКР, дослідною експлуатацією розроблених засобів.

Особистий внесок здобувача. Всі теоретичні і практичні результати, що виносяться на захист, отримані автором самостійно. У роботах, опублікованих у співавторстві, здобувачеві належать: методологія визначення характеристик макроелементів ВІС [12], способи організації та структури паралельної пам'яті [13, 14, 21, 25], паралельні алгоритми та структури сортування [15, 31, 24, 32], принципи побудови та методи синтезу паралельної пам'яті [16, 18, 42], структура нейроакселератора [19], принципи побудови елементної бази та процесорів ЦОС [17, 20], НВІС-структури процесорів [23, 28, 39], аналітичні вирази для розрахунку основних характеристик [26, 27, 44], метод діагностики [29], базові структури процесорів і систем [30, 40], алгоритм контролю і корекції [33, 34], структури пристроїв [36, 37, 38], структура паралельно-потокової системи [43], метод прискореного обчислення [45].

Апробація роботи. Основні результати дисертаційних досліджень обговорювались на: Другій Всеукраїнській міжнародній конференції УкрОБРАЗ'94 (Київ,1994); Третій міжнародній науково-технічній конференції "Досвід розробки та застосування приладо-технологічних САПР мікроелектроніки" (Львів, 1995); другій науково-технічній конференції "Теорія та практика безплатформних інерційних навігаційних систем"(Київ, 1995); Другій українській конференції з автоматичного управління "Автоматика 95" (Львів,1995); 3rd scientific conference of pattern recognition and analysis "PRIP'95" (Minsk, Belarus, 1995); міжнародній науково-технічній конференції "Сучасні проблеми автоматизованої розробки і виробництва радіоелектронних засобів, застосування засобів зв'язку та підготовки інженерних кадрів" (Львів, 1996); X Polish national conference "Application of microprocessors in automatic control and measurements" (Warsaw, 1996); Третій українській конференції з автоматичного управління "Автоматика 96" (Севастополь, 1996); конференції "Комп'ютерні технології друкарства, алгоритми, сигнали, системи" "Друкотехн - 96, " (Львів, 1996); Третій Всеукраїнській міжнародній конференції УкрОБРАЗ'96 (Київ,1996); Четвертій українській конференції з автоматичного управління "Автоматика 97" (Черкаси, 1997); Третій міжнародній науково-технічній конференції "Сучасні технології в аерокосмічному комплексі" (Житомир, 1997); міжнародній науково-технічній конференції "Сучасні проблеми засобів телекомунікації, комп'ютерної інженерії та підготовки спеціалістів - TCSET'98" (Львів, 1998); міжнародній науковій конференції "Сучасні проблеми механіки і математики" (Львів, 1998); Шостій українській конференції з автоматичного керування "Автоматика 99" (Харків, 1999); Міжнародній науково-технічній конференції "Інформаційні системи та технології" (Львів, 1999); конференції "Комп'ютерні технології друкарства, алгоритми, сигнали, системи" "Друкотехн - 2000" (Львів, 2000); Міжнародні конференції з автоматичного керування "Автоматика 2000" (Львів, 2000).

Публікації. За темою дисертаційної роботи опубліковано 81 друковану працю, в тому числі 35 статей в фахових наукових журналах та збірниках наукових праць, 27 публікацій у збірниках матеріалів і праць конференцій, отримано 15 авторських свідоцтв і 4 патенти України на винаходи.

Структура та обсяг роботи. Дисертація складається із вступу, шести розділів, висновків, списку використаної літератури із 236 найменувань, додатків.

ОСНОВНИЙ ЗМІСТ РОБОТИ

У вступі обґрунтовано актуальність теми дисертації, сформульовано мету, основні задачі досліджень і наукову новизну отриманих результатів. Розглянуто практичне значення, реалізацію та впровадження результатів роботи. Наведено відомості про апробацію роботи і публікації.

У першому розділі розглянуто основні алгоритми, виділено базові операції та сформовано операційний базис апаратних засобів ЦОС. Проаналізовано сучасну елементну базу, структурну організацію високопродуктивних процесорів і комп'ютерних систем, визначено їх архітектурні особливості. Сформульовано загальні вимоги та визначено основні шляхи розвитку засобів технологій ЦОС у реальному часі. Розглянуто основні області застосування технологій ЦОС, задачі та алгоритми їх розв'язання.

Відзначено, що більшість задач ЦОС характеризуються великою інтенсивністю надходження даних, високим рівнем паралелізму та великим об'ємом обчислень з переважанням обчислювальних операцій над логічними. Кількість алгоритмів ЦОС є відносно невеликою, їх умовно можна об'єднати в чотири групи. До трьох найбільш типових груп, що охоплюють 70-80% всіх застосувань технологій ЦОС, належать алгоритми: фільтрації сигналів, дискретного перетворення Фур'є та кореляції. Четверту групу становлять алгоритми матричних перетворень, обробки зображень, управління об'єктами, процесами та інші. На основі проведеного аналізу виділено базові операції та сформовано операційний базис апаратних засобів технологій ЦОС. Показано, що для алгоритмів реалізації цифрових фільтрів, обчислення кореляційної і взаємнокореляційної функцій базовими операціями є: додавання, віднімання, множення, затримка даних і обчислення сум парних добутків.

Складнішими є базові операції швидких алгоритмів ортогональних тригонометричних перетворень дійсної та комплексної послідовності, які зводяться до табличного обчислення коефіцієнтів та виконання послідовності операцій множення, додавання, віднімання дійсних і комплексних. Окрім перерахованих базових операцій, при розв'язанні задач ЦОС великий об'єм обчислень займають операції обчислення тригонометричних функцій, добування квадратного кореня, піднесення до степеня, ділення, сортування, переставляння елементів вхідних і вихідних масивів даних та генерації необхідних послідовностей адрес при звертанні до пам'яті.

Отримано узагальнену структуру апаратних засобів технологій ЦОС, особливістю якої є модульність побудови, спеціалізовані операційні пристрої та процесори, багатошинна організація, спеціальна система обміну та пам'ять з паралельним і послідовним доступом. Відзначено, що елементною базою таких засобів є спеціалізовані замовні і напівзамовні НВІС, нові високопродуктивні однокристальні мікро-ЕОМ, мікропроцесори, трансп'ютери і однорідні обчислювальні середовища. Реалізація апаратури ЦОС на НВІС стимулює розвиток нових підходів до проектування, забезпечує підвищення швидкодії та зменшення енергоспоживання і габаритів. Показано, що основною проблемою засобів на НВІС є розпаралелення обробки даних на всіх рівнях реалізації. Сформульовано вимоги до засобів технологій ЦОС, основною з яких є забезпечення обробки інтенсивних потоків даних у реальному часі за складними алгоритмами. Визначено, що для забезпечення такої обробки продуктивність засобів повинна бути:

,

де k - кількість каналів надходження даних; Fi - частота надходження даних у i-му каналі; Ri - складність алгоритму, за яким обробляються дані з i-го каналу; Ni - величина i-го вхідного масиву даних.

Запропоновано такі шляхи вдосконалення характеристик засобів технологій ЦОС: адаптація програмно-апаратних засобів до алгоритмів розв'язання задач; забезпечення регулярності, модульності архітектури апаратних засобів і широке використання стандартних елементів; локалізація, спрощення зв'язків між елементами процесорів і систем та використання багатошинної організації; збільшення пропускної здатності каналів вводу-виводу і розширення їх функцій; скорочення кількості внутрішньосистемних пересилань команд, даних і забезпечення балансу між вводом-виводом та обчисленнями; суміщення в часі процесів функціонування максимальної кількості елементів системи; використання системи макрокоманд і функціональних розширювачів; заміна програмних модулів апаратними; розширення використання паралельної і конвеєрної обробки та децентралізації обчислень; використання паралельної пам'яті для зовнішнього та внутрішнього обміну; адаптація пам'яті до структури даних і специфіки задач, які розв'язують, та забезпечення виконання функцій переставляння, затримки даних на необхідне число тактів.

У другому розділі розглянуто критерії вибору та розробки НВІС-алгоритмів, запропоновано графо-потоковий метод просторово-часового відображення обчислювальних алгоритмів у паралельні структури. Розроблено базові структури паралельної пам'яті, операційних пристроїв, процесорів і комп'ютерних систем та сформульовано принципи побудови спеціалізованих апаратних засобів (САЗ). Розвинуто теорію побудови на НВІС високопродуктивних спеціалізованих засобів технологій ЦОС у реальному часі.

Визначено, що НВІС-алгоритми повинні забезпечувати детерміноване переміщення даних і бути добре структурованими. При розробці або виборі алгоритмів ЦОС для НВІС-реалізацій потрібно одночасно враховувати багато взаємопов'язаних факторів. В першу чергу необхідно, щоб алгоритми були рекурсивними та локально залежними.

Розглянуто питання виявлення паралелізму та знаходження компромісних просторово-часових співвідношень в алгоритмі шляхом вибору способу його подання. Запропоновано подавати алгоритм графічним способом у вигляді потокового графа (ПГ), який характеризується множиною функціональних операторів Фij і множиною орієнтованих дуг Eij, що відображають зв'язками між функціональними операторами, де i - часовий індекс, j - просторовий індекс. Показано, що для синтезу спеціалізованих засобів доцільно використовувати конкретизований ПГ алгоритму, складність функціональних операторів якого визначається засобами реалізації. Запропоновано метод синтезу алгоритмічних САЗ, який полягає у адекватному апаратному відображенні конкретизованого ПГ алгоритму на масив процесорних елементів (ПЕ), що реалізують його функціональні оператори та з'єднані між собою каналами передачі даних відповідно до графа алгоритму. Розглянуто особливості роботи асинхронних і синхронних алгоритмічних САЗ. В асинхронних алгоритмічних засобах обробка даних проводиться без проміжних запам'ятовувань. Час такої обробки дорівнює спрацюванню ПЕij, які лежать на найдовшому шляху проходження даних

,

де n - кількість послідовно з'єднаних ПЕ, tПЕij - час спрацювання ПЕij. Асинхронні САЗ забезпечують обробку даних у реальному часі при виконанні умови Td і tААЗ, де Td - період надходження даних. Для потоків даних доцільним є використання синхронних САЗ з конвеєрним принципом обробки, який передбачає суміщення виконання операторів алгоритму Фij над різними даними. Конвеєризація САЗ передбачає поділ їх на сходинки шляхом введення проміжної пам'яті. При цьому будь-яка сходинка конвеєра повинна мати два компоненти - ПЕ, які реалізують функціональні оператори ярусу ПГ, та фіксатори, які зберігають вхідні дані та результати проміжних обчислень. Для забезпечення високої швидкодії та ефективності використання обладнання функціональні оператори, які реалізуються в сходинках, мають бути найнижчого рівня та мати приблизно однаковий час виконання. Одним із основних параметрів конвеєрних САЗ є пропускна здатність конвеєра, яка визначається так:

Dк = Fкm,

де Fк - тактова частота роботи конвеєра, m - кількість трактів обробки. Конвеєрні САЗ, які апаратно відображають ПГ алгоритму, доцільно використовувати у випадку, коли інтенсивність надходження даних Pd = Fdk, де Fd - частота надходження даних, k - кількість каналів надходження даних, збігається з пропускною здатністю конвеєра Dк. У випадку, коли Pd<Dк, доцільно використовувати метод апаратного відображення не ПГ алгоритму, а його проекції, яка задається орієнтованим графом G = <V, E, D(E)>, де V - проекції функціональних операторів ярусу; E - орієнтовані дуги, які моделюють зв'язки між проекціями функціональних операторів. Кожна дуга еОЕ зв'язує вихід одного функціонального оператора з входом іншого та має вагу, яка дорівнює значенню затримки D(e). Перехід від ПГ алгоритму до його проекції виконується у два етапи: перший - призначення операцій на ПЕ, другий - планування. Критерієм при виконанні першого етапу є мінімізація обміну між ПЕ, а при другому - мінімізація загального часу обчислення. Для призначення на ПЕ використовують лінійну проекцію, при якій всі функціональні оператори ярусу ПГ відображаються в одному функціональному операторі, а канали передачі даних - у операторі затримки та перестановки даних. Всі проекції супроводжуються схемою планування, яка визначає послідовність операцій та зберігає інформацію про структуру алгоритму. При апаратному відображенні проекції ПГ кожному функціональному оператору ставиться у відповідність ПЕ, який виконує операції ярусу, а операторам затримки та перестановки даних - буферна паралельна пам'ять. Оператор управління реалізується пристроєм керування, який забезпечує виконання операцій ПЕ та доступ до пам'яті відповідно до алгоритму. Для забезпечення обробки потоків даних у реальному часі необхідно узгодити пропускну здатність конвеєра Dк з інтенсивністю надходження даних Pd. Таке узгодження досягається вибором необхідної кількості трактів обробки m або частоти роботи конвеєра Fк. При відомій частоті Fк необхідна кількість трактів обробки визначається так:

m = щPd / Fкй,

де щ й - знак округлення до більшого цілого.

Проаналізовано засоби реалізації алгоритмів і сформульовано принципи побудови високопродуктивних спеціалізованих засобів технологій ЦОС у реальному часі.

Розроблено орієнтований на НВІС-реалізації метод прискореного обчислення базової операції (БО) швидких алгоритмів ОТП, за яким такі операції зводяться до макрооперації групового підсумовування

,

де m - кількість доданків; n - розрядність доданків; Cjі - і-й розряд j-го доданка. Таке підсумовування ґрунтується на операціях перетворення трирядного коду у дворядний

Показано, що обчислення БО швидких алгоритмів ОТП за запропонованим методом зводиться до виконання наступних чотирьох етапів: формування часткових добутків; утворення дворядного коду добутків шляхом паралельного підсумовування без розповсюдження переносів; отримання результату обчислення БО у дворядному коді; перетворення результату обчислення БО з дворядного коду в однорядний код.

Виділено та досліджено базові структури алгоритмічних операційних пристроїв, процесорів і систем. Показано, що всі вони зводяться до матричної структури та її модифікацій. Проаналізовано зв'язки пам'яті в САЗ з операційними пристроями і процесорами та виділено три базові структури пам'яті: з послідовним доступом до елементів даних, в якій реалізується паралельна вибірка n розрядів даних; з паралельним доступом до множини елементів даних, в якій паралелізм елементів даних реалізується на основі використання множини незалежних блоків пам'яті першого типу; з паралельним доступом до множини елементів даних, що забезпечує паралельну адресацію і вибірку даних із загального поля пам'яті. Сформульовано вимоги та принципи побудови систем пам'яті для САЗ технологій ЦОС у реальному часі.

Для оцінки продуктивності, витрат і ефективності використання обладнання САЗ отримано аналітичні вирази. Витрати обладнання на САЗ складаються з витрат на їх складові частини і визначаються так:

,

де WБППВх і WБППВих - витрати обладнання на вхідну та вихідну буферну паралельну пам'ять; WПК - витрати обладнання на пристрій керування; m - кількість сходинок конвеєра; g - кількість процесорних елементів або процесорів у сходинці конвеєра; WБПП - витрати обладнання на буферну паралельну пам'ять; WПЕ-Пjk - витрати обладнання на ПЕ або на процесори, які можуть бути і алгоритмічними, і функціонально-орієнтованими. При обробці неперервних потоків даних продуктивність конвеєрних САЗ визначається таким виразом:

,

де R - складність алгоритму обчислення, яка оцінюється кількістю операцій, необхідних для реалізації алгоритму; ТПЕ-Пk - час виконання найскладнішого оператора алгоритму; ТБПП - час звертання до буферної паралельної пам'яті; Tk - конвеєрний такт. Для оцінки ефективності використання обладнання запропоновано інтегральний параметр, який зв'язує продуктивність з витратами обладнання та дає оцінку внеску одиниці обладнання в загальну продуктивність. Кількісно величина ефективності використання обладнання визначається так:

де WСАЗ - витрати обладнання на САЗ у вентилях; Т - час розв'язання задачі.

У третьому розділі розроблено паралельні алгоритми та структури алгоритмічних операційних пристроїв для виконання арифметичних операцій, піднесення до степеня, множення комплексних чисел, обчислення базових операцій швидких алгоритмів ОТП, сортування чисел і медіанної фільтрації. Досліджено основні параметри розроблених операційних пристроїв і визначено сфери їх доцільного використання.

Для засобів технологій ЦОС у реальному часі актуальним питанням є розробка швидкісних пристроїв множення дійсних і комплексних чисел. У роботі показано, що для НВІС-реалізацій алгоритми множення дійсних і комплексних чисел повинні бути паралельними та ґрунтуватися на операціях додавання, інверсії і зсування. Множення за такими алгоритмами зводяться до паралельного формування та підсумовування всіх часткових добутків. Визначено, що основними шляхами підвищення швидкодії паралельних пристроїв множення є зменшення кількості часткових добутків та часів їхнього формування і підсумовування. Показано, що алгоритми з аналізом двох і більше розрядів множника доцільно використовувати при проектуванні однофункціональних пристроїв множення, а алгоритми з аналізом одного розряду - при проектуванні багатофункціональних арифметичних пристроїв.

Для НВІС-реалізації паралельних пристроїв множення комплексних чисел найдоцільніше використовувати алгоритми, в яких процес множення розглядається як виконання єдиної операції. За формуванням часткових добутків такі алгоритми можна поділити на дві групи: з прямим формуванням дійсної та уявної частин часткових добутків відповідно як різниці та суми часткових добутків дійсних чисел; з формуванням на базі попередніх обчислень безпосередньо дійсної і уявної частин часткових добутків. У другій групі алгоритмів множник розглядається як двійкове число з комплексними розрядами, які аналізуються для отримання комплексних часткових добутків. Кількість часткових комплексних добутків, що формуються при множенні за даними алгоритмами, дорівнює n/p, де n - розрядність комплексного множника, p - кількість комплексних розрядів множника, що аналізується для отримання комплексного часткового добутку. На основі модифікованого алгоритму Бута розроблено алгоритм множення комплексних чисел, що ґрунтується на попередніх обчисленнях безпосередньо дійсної і уявної частин часткових добутків:

,

де , n - розрядність множника В; PXq - комплексний частковий добуток.

Такий алгоритм дозволяє зменшити у два рази кількість часткових добутків порівняно з алгоритмом з аналізом одного комплексного розряду. Показано, що алгоритми множення комплексних чисел з прямим формуванням часткових добутків доцільно використовувати при проектуванні пристроїв обчислення БО алгоритмів швидкого перетворення Фур'є (ШПФ) комплексної послідовності з часовим прорідженням, а алгоритми з формуванням часткових добутків на базі попередніх обчислень - при проектуванні пристроїв обчислення БО алгоритмів ШПФк з частотним прорідженням.

У розділі розглянуто алгоритми та розроблені структури однофукціональних конвеєрних алгоритмічних пристроїв ділення та добування квадратного кореня, які ґрунтуються на елементарних арифметичних операціях. Особливістю таких пристроїв є пряма залежність точності результату від кількості сходинок конвеєра. Вдосконалено алгоритми роботи багатофункціональних арифметичних пристроїв та синтезовано конвеєрні пристрої для виконання операцій ділення, добування квадратного кореня і множення, які характеризуються високою ефективністю використання обладнання.

Розроблено бінарні паралельні алгоритми піднесення до степеня, які ґрунтуються на операціях формування часткових результатів піднесення до степеня і множення, синтезовано та досліджено пристрої для їх реалізації. Визначено, що підвищення швидкодії таких пристроїв зводиться до зменшення кількості часткових результатів піднесення до степеня та часів їхнього формування і перемноження.

Виділено БО найуживаніших алгоритмів ШПФ комплексної послідовності як з часовим, так і з частотним прорідженням. Показано, що в алгоритмах ШПФ комплексної послідовності зберігаються властивості оборотності структури графів. БО алгоритмів ШПФ комплексної послідовності за основою два, чотири та розщепленою основою два-чотири з часовим прорідженням показано на рис.1 в напрямку зліва направо, а алгоритми з частотним прорідженням - справа наліво. За методом прискореного обчислення з використанням базису елементарних арифметичних операцій розроблено орієнтовані на НВІС-реалізацію паралельні алгоритми для обчислення БО алгоритмів ШПФ комплексної послідовності. Особливістю таких алгоритмів є те, що процес обчислення БО у них розглядається як виконання єдиної операції і зводиться до формування багаторядного коду та його перетворення в однорядний. Показано, що використання попередніх обчислень для формування елементів багаторядного коду забезпечує зменшення їх кількості. Визначено, що основними шляхами підвищення швидкодії обчислення БО алгоритмів ШПФ є зменшення кількості елементів багаторядного коду та часів його формування і перетворення в однорядний код. З використанням розроблених алгоритмів синтезовано НВІС-структури паралельних пристроїв для обчислення БО алгоритмів ШПФ комплексної послідовності за основою два, чотири та розщепленою основою два-чотири як з часовим, так і частотним прорідженням. Проведено порівняння розроблених НВІС-структур і показано, що структури з використанням попередніх обчислень для формування багаторядного коду вимагають менших апаратних затрат, ніж аналогічні структури з прямим його формуванням.

Для сортування у реальному часі інтенсивних потоків даних на основі методів підрахунку, злиття, вставки та витіснення розроблено паралельні та паралельно-потокові алгоритми та синтезовано конвеєрні алгоритмічні пристрої сортування, в яких процеси приймання, сортування та видачі результатів суміщені у часі. Показано, що структури паралельно-потокових пристроїв для сортування потоків даних у реальному часі значною мірою залежать від інтенсивності надходження даних. Визначено, що найефективнішими за використанням обладнання є паралельно-потокові пристрої, сортування в яких здійснюється за модифікованим алгоритмом витіснення. Особливістю таких пристроїв є використання проміжних результатів сортування шляхом введення зворотних зв'язків.

Розглянуто алгоритми медіанної фільтрації та встановлено, що вони ґрунтуються на повному або частковому сортуванні чисел-елементів зображень у "вікні" розміром N = 2m + 1 та виділенні у просортованій послідовності центрального елемента, тобто елемента з номером m+1. На основі методів сортування вставкою та порозрядного порівняння розроблено орієнтовані на НВІС-реалізації алгоритми медіанної фільтрації, особливістю яких є малий час формування результату. З використанням цих алгоритмів синтезовано систолічні НВІС-структури медіанних фільтрів. Порівняння розроблених НВІС-структур показало, що найпростішою та найефективнішою у використанні обладнання є структура, в якій медіанна фільтрація виконується за алгоритмом порозрядного порівняння.

Такий медіанний фільтр будується на базі регулярно з'єднаних (m+1)ґNґn однотипних комірок порівняння (рис.2), де n - розрядність чисел, і працює з тактом:

,

де tTг, ti - часи спрацювання, відповідно, тригера і логічного елемента І.

У четвертому розділі досліджено базові структури паралельної пам'яті (ПП). Розглянуто методи проектування, управління і масштабування доступу до ПП. Синтезовано контролер і пристрої перетворення ширини доступу до ПП. Розроблено методи побудови і структури універсальної і спеціалізованої ПП, запропоновано методику її синтезу.

Розглянуто структури ПП та виділено три базові: з часовим розподілом ресурсів пам'яті; на основі множини модулів пам'яті; на основі багатовходових комірок пам'яті. Показано, що основними елементами першої базової структури є модуль пам'яті та комутатор магістралі, який працює за алгоритмом фіксованих часових інтервалів, другої - множина модулів пам'яті і комутуюча мережа, яка забезпечує з'єднання будь-якого модуля пам'яті з будь-яким входом ПП, третьої - множина комірок пам'яті та матричний комутатор. Для кожної базової структури ПП отримано аналітичні вирази для оцінки швидкодії, затрат обладнання та ефективності його використання. Визначено, що найшвидшою базовою структурою ПП є третя, а найменших затрат обладнання вимагає перша.

Запропоновано методи масштабування паралелізму пам'яті, які забезпечують узгодження інтенсивності надходження даних Рd з інтенсивністю доступу до ПП РПП = m/tцп, де m - ширина доступу до пам'яті, tцп - цикл звертання до пам'яті. Необхідною умовою масштабування ширини доступу до пам'яті є виконання рівності:

md /Td = m/tцп,

де md - кількість каналів надходження даних; Td - період надходження даних. Коефіцієнт масштабування ширини доступу до пам'яті визначається відношенням:

a = m/md.

При масштабуванні пам'яті методом паралельно-послідовного перетворення коефіцієнт a є завжди менший ніж, одиниця, а методом послідовно-паралельного перетворення - більший за одиницю. Розроблено пристрої перетворення ширини доступу до пам'яті, які забезпечують узгодження інтенсивності надходження даних Pd з інтенсивністю доступу до ПП РПП.

Розроблено орієнтовану на НВІС- реалізацію структуру контролера ПП (КПП), який забезпечує функції: налаштування за допомогою зовнішніх тактових імпульсів на роботу з різними за швидкодією зовнішніми пристроями і модулями пам'яті; програмне налаштування на генерацію необхідної послідовності адрес; нарощування кількості пристроїв, що підключаються до модуля пам'яті. На базі модуля пам'яті та КПП синтезовано ПП з часовим розподілом ресурсів, в якій кожному КПП циклічно з певним періодом Т надається фіксований час доступу до модуля пам'яті. Період ТПП звертання пристроїв до модуля пам'яті залежить від їх кількості mа і від часу tцп доступу пам'яті. Для зовнішніх пристроїв з однаковою швидкістю виконання операцій вводу-виводу період ТПП визначається виразом:

ТПП = tцпmа.

Коли до ПП підключаються пристрої, різні за швидкодією, то періоди звертання ТПП для L-швидкодіючих пристроїв дорівнюватимуть:

ТППш= (L+1)tцп,

а для повільних:

ТППп = ТППш(mа - L).

Налаштування ПП з часовим розподілом ресурсів на роботу з різними за швидкодією пристроями здійснюється шляхом формування для кожного КПП неперервної послідовності тактових імпульсів з відповідним періодом.

Сформульовано вимоги до буферної пам'яті паралельно-потокових процесорів і систем ЦОС, основними з яких є затримка даних на необхідне число тактів, багатоканальне одночасне приймання даних одного масиву та видача в необхідній послідовності даних другого масиву. Показано, що ефективно забезпечити такий обмін може спеціалізована паралельна пам'ять (СПП), структура якої адаптована до алгоритмів обробки та структури даних. Для тимчасового зберігання потоків даних і передачі їх з затримкою в такій же послідовності, в якій вони були отримані, розроблено пам'ять з дисципліною доступу FIFO, особливістю якої є можливість зміни величини затримки програмним шляхом з кроком, який дорівнює одиниці. Розроблено орієнтовані на використання у паралельно-потокових комп'ютерних системах структури СПП, особливістю яких є одночасне приймання елементів даних одного масиву та видача впорядкованих та затриманих на необхідну кількість тактів елементів другого масиву. Послідовно-паралельна організація таких СПП дозволяє використовувати N комірок пам'яті (КП), де N - розмір більшого з масивів, для обміну між сходинками в паралельно-конвеєрних системах. Послідовне з'єднання КП забезпечує безадресне, а паралельне - адресне звертання до запам'ятовуючого середовища СПП. Структури СПП наведені на рис.3, де ГА- генератор адреси; БУ - блок управління; ДшА - дешифратор адреси; ЕП - елемент памяті.

Одночасне зберігання елементів даних двох масивів у СПП спричиняє особливості формування адреси, які пов'язані з її корекцією. У СПП з послідовним безадресним записом та читанням за довільною адресою елементи даних вхідного масиву розмістяться за адресами, які є функціями від часу надходження:

Aзп[Bpj] = N - [j + k(p - 1)],

де Bpj - елемент p-го рядка j-го стовпця вхідного масиву даних, k -кількість входів. В ГА для кожного елемента даних адреса читання генерується згідно з виразом:

AчтМ[Дpj] = Aчт[Дpj] + Kpj,

де AчтМ[Дpj] - адреса, за якою зберігався елемент Дpj в момент завершення запису всіх елементів масиву Д; Kpj - коефіцієнт корекції адреси. Для елемента Дpj коефіцієнт корекції адреси визначається за формулою

,

де

і = AчтМ[Дpj] .

У СПП із записом за довільною адресою та послідовним безадресним читанням адреса запису визначається так: АijМ = і - Кіj, де і - адреса ЕП; j - номер входу шини адреси; Кіj - коефіцієнти корекції, які дорівнюють:

,

де

Визначено, що СПП (рис.2, а) вимагає меншого часу запису, а СПП (рис.2,б) - меншого часу читання.

Запропоновано методи управління доступом до ПП: зайнятості, переривань і семафорів. Показано, що найшвидше діючим методом управління є метод зайнятості. На основі запропонованих базових структур ПП розроблені три методи синтезу ПП для конкретних застосувань: з часовим розподілом ресурсів запам'ятовуючого середовища між усіма абонентами (перша базова структура ПП); з безпосереднім доступом до модулів і КП (друга і третя базові структури ПП); з розшаруванням запам'ятовуючого середовища (всі три базові структури паралельної пам'яті). Визначено, що третій метод, який є комбінацією двох попередніх, дозволяє мінімізувати апаратні витрати на реалізацію ПП. Розроблено методику синтезу ПП, яка доведена до практичних рекомендацій проектування.

У п'ятому розділі вдосконалено і орієнтовано на НВІС-реалізації швидкі алгоритми базових ОТП. Розроблено програмовані на розмір і вид базового перетворення структури НВІС-процесорів і синтезовано на їх основі матричні процесори ОТП більших розмірностей. Отримано паралельні алгоритми і структури пристроїв для обчислення біортогонального швидкого хвильового перетворення виду CDF 9/7. Проаналізовано структури комутаційних мереж та розроблено їх основні елементи. Запропоновано принципи побудови та структуру технологічного комплексу проектування і налагоджування систем ЦОС.

Визначено, що одним з найперспективніших напрямків розвитку теорії швидких алгоритмів дискретних тригонометричних перетворень є розробка спеціальних алгоритмів, орієнтованих на обробку дійсних парних і непарних послідовностей. Показано, що вибір як базових дискретніх косинус- та синус-перетворень Фур'є (ДКПФ та ДСПФ), а також відповідних швидких алгоритмів (ШКПФ і ШСПФ) забезпечує безнадлишкове виконання дискретного перетворення Фур'є (ДПФ) і Хартлі (ДПХ) комплексної, дійсної, комплексно-спряженої, парної або непарної послідовностей. При цьому розпаралелюється обробка дійсної, комплексно-спряженої і комплексної послідовностей. Пряме і обернене ДКПФ (ДСПФ) симетричні з точністю до множника, вони задаються такими формулами:

де CNr = cos(2nr/N), S'Nr = sin(2nr/N), xc(n) і xs(n) - відповідно парна і непарна частини дійсної послідовності x(n), n = 0, 1, …, N - 1, N = 2m , m = 1, 2, 3… Визначено, що серед відомих алгоритмів ШКПФ і ШСПФ простотою реалізації відрізняються алгоритми, побудовані за методом Рейдера-Бреннера (ШКПФРБ і ШСПФРБ). Їх графи загалом зберігають схему зв'язків алгоритмів за основою два, але за кількістю множень відповідають алгоритмам за розщепленою основою і мають дуже просту базову операцію "дійсний метелик". Вдосконалено та орієнтовано на НВІС-реалізацію алгоритм ШКПФРБ і ШСПФРБ. Направлений граф модифікованого алгоритму 2-4-8-16-точкового ШКПФРБ і ШСПФРБ наведений на рис.4.

Розроблено 16-точковий матричний конвеєрний процесор ШКПФ і ШСПФ з пропускною здатністю конвеєра D =16/(tCм+ tРг), де tCм, tРг - час спрацювання відповідно суматора і регістра, та оцінено апаратні затрати, необхідні на його реалізацію. З використанням модифікованого алгоритму 2-4-8-16-точкового ШКПФРБ і ШСПФРБ розроблено програмований на розмір і вид перетворення потоково-конвеєрний НВІС-процесор. Структура такого процесора наведена на рис.5, де Рг - регістр; ПК - пристрій керування; ТІ - вхід тактових імпульсів; РП - вхід вибору розміру перетворення; cos/sin - вхід вибору виду перетворення; СПП - спеціалізована паралельна пам'ять; СВ - суматор-віднімач; КПМ - конвеєрний пристрій множення. Основою потоково-конвеєрного НВІС-процесора є п'ять послідовно з'єднаних ПЕ, перший з яких здійснює виділення парної та непарної складових, другий реалізує базову операцію виду a'=(a+b)Rj, b'=(a-b)Rj, а решта - її спрощений варіант a' = a + b, b' = a - b.

З використанням потоково-конвеєрних НВІС-процесорів синтезовано матричний процесор N-точкового ШКПФ і ШСПФ. Кількість необхідних НВІС-процесорів для такого синтезу визначається формулою:

.

У N-точковому матричному процесорі потоково-конвеєрні НВІС-процесори утворюють двовимірний масив розміром pґm, де m - кількість послідовно з'єднаних НВІС-процесорів, тобто ярусів матричного процесора; p - кількість НВІС-процесорів у ярусі. Такий матричний процесор одночасно опрацьовує m різних масивів, частота зміни яких визначається макротактом роботи конвеєра, який дорівнює: ТМК = 8(tСм + tРг + tКм). Синтезовано на основі розроблених матричних процесорів ШКПФ і ШСПФ структури для обчислення загального та спеціальних випадків ДПФ і ДПХ.

Модифіковано алгоритм, розроблено програмований на вид базового ОТП (Фур'є, Хартлі, косинусне і синусне дійсної послідовності) НВІС-процесор і отримано аналітичні вирази для оцінки основних характеристик. У такому процесорі вид перетворення задається тільки значеннями фазових множників базової операції та видами перестановок елементів вхідної та вихідної послідовностей. Реалізація цілого класу перетворень на базі одного процесора дозволяє скоротити витрати та терміни розробки засобів реалізації ОТП.

Розроблено паралельні алгоритми і структури пристроїв для обчислення швидких біортогональних хвильових перетворень виду CDF 9/7.

Розглянуто структури комутаційних мереж, отримано аналітичні вирази для основних характеристик і розроблено двонаправлений комутуючий елемент, який дозволяє вісім варіантів комутації.

Показано, що вартість і час проектування засобів технологій ЦОС у реальному часі значною мірою залежить від наявності технологічних інструментальних засобів проектування та налагодження. Розроблено структуру технологічного інструментального комплексу із змінним складом обладнання. Визначено склад модулів комплексу та виконувані функції.

У шостому розділі розглянуто розроблені з використанням результатів дисертації високопродуктивні спеціалізовані засоби технологій ЦОС у реальному часі та комплект спеціалізованих НВІС для їх побудови.

...