Методи паралельних обчислень і спеціалізовані засоби технологій цифрової обробки сигналів у реальному часі

На основі результатів дисертаційної роботи для високопродуктивних систем ЦОС розроблено комплект спеціалізованих НВІС в складі: арифметично-комутуючого пристрою (АКП), пристрою множення комплексних чисел (ПМКЧ), генератора адрес і комутатора каналів (ГАКК), контролера багатопортової пам'яті (КБП), процесора 2-4-8-16 -точкового ШКПФ-ШСПФ. Спеціалізована НВІС АКП (рис.6 а) забезпечує виконання операцій додавання, віднімання, трансляції, комутації і затримки даних, що надходять на інформаційні входи А і В, відповідно за такими формулами:

;

;

де A і B -вхідні дані; PA0 і PB0 - значення вхідних переносів; UA і UB - сигнали коду операції відповідно для суматорів-віднімачів См-Вд1 і См-Вд2; n1, n2, n3, n4 - величина затримки даних блоками відповідно FIFO1, FIFO2, FIFO3, FIFO4; DWА і DWB - інформація на виході пристрою; V - сигнал управління передачею даних "прямо" (V = 0) чи "навхрест" (V = 1). Особливістю НВІС АКП є можливість нарощувати розрядність обробки і величину затримки, а також виконувати функції нагромаджуючого суматора. Спеціалізована НВІС ПМКЧ дозволяє виконувати такі обчислення: Z = ±RеAґRеВ ± ІmAґImВ; Z = ±RеAґІmВ ± ImАґReВ; Z = ±(±RеA ± ІmА)ґReВ; Z = ±(±RеА ± ІmA)ґImВ; Z = ±RеA ± ІmА; Z = ± RеAґRеВ; Z = ±RеAґІmВ; Z = ±ІmAґImВ; Z = ± ІmAґRеВ; Z = ±RеA; Z = ±ІmA. У ПМКЧ обчислення сум парних добутків організовано як виконання однієї операції формування та підсумовування часткових добутків, які формуються за модифікованим алгоритмом Бута. Обчислення в ПМКЧ виконуються як у синхронному, так і у асинхронному режимах.

Для генерації адрес звертання до пам'яті та комутації інформаційних каналів розроблено спеціалізовану НВІС ГАКК, схема якої наведена на рис.6 б, де БК - блок керування; Ліч - лічильник; КМ - комутуюча мережа; БКІ - блок керованих інверторів; Рвх, Рвих - вхідний і вихідний переноси лічильника відповідно. У цій НВІС закладено схемні рішення, які дозволяють програмним шляхом налаштовувати її на генерацію потрібної послідовності адрес або послідовності імпульсів, здійснювати необхідну комутацію каналів передачі даних, а також нарощувати розрядність лічильника. ГАКК забезпечує передачу інформації з входів Х на виходи Y як у синхронному, так і асинхронному режимах. Асинхронність передачі забезпечується режимом прозорості лічильника Ліч та регістра Ргвих.

Для організації обміну процесорів та зовнішніх пристроїв з пам'яттю розроблено спеціалізовану НВІС КБП, яка дозволяє налаштовування за допомогою зовнішніх тактових імпульсів на роботу з різними за швидкодією процесорами, зовнішніми пристроями та пам'яттю.

Розроблено з використанням модифікованого алгоритму 2-4-8-16-точкового ШКПФРБ-ШСПФРБ 16-розрядний програмований на розмір перетворення потоково-конвеєрний НВІС-процесор ШКПФ-ШСПФ. Архітектура такого НВІС-процесора орієнтована на синтез матричних процесорів ОТП великої розмірності.

У рамках НДР "Процесор" розроблено процесор спектрального аналізу, який забезпечує: обчислення комплексного спектра дійсного масиву цифрових відліків методом швидкого перетворення Фур'є; розмірність масивів перетворення - 16К, 8К, 4К, 1К, 256, 64, 32; 16-розрядний з фіксованою комою тракт опрацювання; приймання вхідних даних, що надходять з періодом - 150нс; множення вхідних відліків функцію 4-ланкового "вікна" Блекмана-Херріса; час опрацювання масивів даних розмірністю - 16К - 3мс, 8К - 1,5 мс, 4К - 0,75 мс, 1К - 187,5 мкс, 256 - 46,875мкс, 64 - 11,718мкс, 32 - 5,859мкс. На основі спеціалізованого комплекту напівзамовних КМОН ВІС у складі арифметичного пристрою 4.601 ВЖ3-002, формувача адрес 4.601 ВЖ3-003, пристрою множення комплексних чисел 4.601 ВЖ3-006, комутатора з пам'яттю 4.601 ВЖ2-027 розроблено 32-точковий потоковий процесор ШПФ комплексної послідовності, який забезпечує обробку у реальному часі даних, що надходять з інтенсивністю 20 МГц.

З використанням мікропроцесора TMS320C31 розроблено однопроцесорний та чотирипроцесорний акселератори штучних нейронних мереж, особливістю яких є використання багатопортової пам'яті для обміну з комп'ютером та мікропроцесорами. Такі акселератори забезпечують просторове та часове розпаралелювання алгоритмів нейропарадигм і високу ефективність завантаження апаратних засобів.

Для розв'язання в реальному часі значної частини задач ЦОС за широким набором алгоритмів розроблено паралельно-потокову систему (ППС) ЦОС з обміном через багатопортову пам'ять. Застосування багатопортового механізму для взаємодії між процесорами та сходинками ППС зводить до мінімуму проблеми, що пов'язані з синхронізацією роботи процесорів та системи у цілому. Розроблена ППС може працювати як в синхронному, так у асинхронному режимі. В синхронному режимі ППС синхронізується сигналами переривання, період надходження яких дорівнює макротакту роботи системи. В асинхронному режимі роботи відсутній спільний такт роботи ППС, а обмін між сусідніми сходинками системи здійснюється за готовності проміжних результатів обчислень. Налаштування ППС на розв'язання конкретних задач виконується шляхом завантаження в пам'ять процесорних модулів відповідних програм, які є складовими частинами загальної програми.

ВИСНОВКИ

У дисертаційній роботі на основі проведених досліджень вирішена важлива науково-технічна проблема - розроблено орієнтовані на НВІС-реалізації методи і алгоритми паралельних обчислень та розвинуто теорію побудови на НВІС високопродуктивних спеціалізованих засобів технологій ЦОС у реальному часі з високою ефективністю використання обладнання. При цьому отримані такі основні результати:

1. Обґрунтовано необхідність створення і сформульовано вимоги до засобів технологій ЦОС у реальному часі, визначено основні шляхи вдосконалення та отримано аналітичні вирази для оцінки їхньої швидкодії, затрат обладнання і ефективності його використання.

2. Розроблено і використано графо-потоковий метод, який завдяки врахуванню особливостей засобів реалізації та інтенсивності надходження потоків даних забезпечує просторово-часове відображення обчислювальних алгоритмів у паралельні структури з високою ефективністю використання обладнання.

3. Сформульовано принципи проектування, синтезовано базові структури алгоритмічних операційних пристроїв, паралельної пам'яті та високопродуктивних процесорів, отримано аналітичні вирази оцінки їхніх основних параметрів, розроблено методи синтезу та на основі них розвинуто теорію побудови високопродуктивних спеціалізованих засобів технологій ЦОС у реальному часі. З використанням отриманих результатів створено на базі НВІС високопродуктивні процесори і системи ЦОС, які характеризуються високою ефективністю використання обладнання, та розроблено базову структуру, визначено склад і функції основних модулів технологічного інструментального комплексу для їх розробки та налагодження.

4. Розроблено новий метод прискореного обчислення базових операцій швидких алгоритмів ОТП, отримано на його основі паралельні алгоритми і синтезовано НВІС-структури операційних пристроїв для обчислення базових операцій алгоритмів ШПФ комплексної послідовності за основою два, чотири та розщепленою основою два-чотири як з часовим, так і частотним прорідженням, які мають на 20-30% більшу швидкодію, ніж відомі.

5. Розроблено нові ефективні алгоритми і структури для паралельного та паралельно-потокового сортування інтенсивних потоків даних у реальному часі. Показано, що введення зворотних зв'язків у пристрої паралельно-потокового сортування на основі методу витіснення підвищує ефективність використання обладнання на 40%.

6. З використанням методу порозрядного порівняння розроблено нові систолічні алгоритми і НВІС-структури для медіанної фільтрації, які відрізняються від відомих простотою реалізації та малим конвеєрним тактом, який дорівнює часу спрацювання тригера і трьох логічних елементів типу "I".

7. На основі отриманих паралельних алгоритмів обчислення базових операцій ЦОС, сформульованих принципів побудови, розроблених базових структур і вдосконалених методів синтезу розвинуто теорію побудови паралельних операційних пристроїв. З використанням отриманих результатів створено алгоритмічні, з високою ефективністю використання обладнання НВІС-структури для обчислення базових операцій швидких алгоритмів ОТП, швидких біортогональних хвильових перетворень виду CDF 9/7, піднесення до степеня, виконання арифметичних операцій над дійсними і комплексними числами.

8. Сформульовано принципи побудови, розроблено базові структури і основні компоненти паралельної пам'яті, вдосконалено методи проектування, управління і масштабування доступу до неї та синтезовано нові структури універсальної та спеціалізованої паралельної пам'яті, які відрізняються від відомих високою ефективністю використання обладнання.

9. Показано, що вдосконалені швидкі алгоритми базових ОТП мають спрощені структури базових операції та алгоритмів і забезпечують простоту переходу до загального та спеціальних випадків ШПФ і ШПХ. З використанням отриманих алгоритмів розроблено програмовані на розмір і вид базового ОТП потоково-конвеєрні НВІС-процесори та синтезовано з їх використанням матричні процесори для реалізації ОТП більших розмірностей у реальному часі.

10. Продемонстровано ефективність отриманих паралельних алгоритмів і методів проектування на прикладі розробки комплекту спеціалізованих НВІС в складі: арифметично-комутуючого пристрою, пристрою множення комплексних чисел, генератора адрес і комутатора каналів, контролера багатопортової пам'яті, процесора 2-4-8-16-точкового ШКПФ-ШСПФ та синтезу високопродуктивних процесорів і систем реального часу з високою ефективністю використання обладнання.

Всі нові технічні рішення захищені авторськими свідоцтвами та патентами на винаходи. Результати дисертаційної роботи були використані при розробці спеціалізованих НВІС, ряду високопродуктивних спеціалізованих процесорів і систем ЦОС, впровадження яких забезпечило можливість вирішити важливу науково-технічну проблему створення високопродуктивних малогабаритних спеціалізованих засобів технологій ЦОС у реальному часі.

СПИСОК ОСНОВНИХ ОПУБЛІКОВАНИХ ПРАЦЬ ЗДОБУВАЧА ЗА ТЕМОЮ ДИСЕРТАЦІЇ

1. Цмоць І.Г. Алгоритми і структури для ВІС перемножувача комплексних чисел // Вісник Державного університету "Львівська політехніка": "Комп'ютерні системи проектування. Теорія і практика ", № 327. 1998.- С.231-240.

2. Цмоць І.Г. Принципи розробки і оцінка основних характеристик високопродуктивних процесорів на надвеликих інтегральних схемах // Вісник Державного університету "Львівська політехніка": "Комп'ютерна інженерія та інформаційні технології", № 349. 1998.- С.5-11.

3. Цмоць І.Г. Метод і структура ВІС для прискоренного виконання операції швидкого перетворення Фур'є за основою два // Вісник Державного університету"Львівська політехніка": "Комп'ютерна інженерія та інформаційні технології", № 351. 1998.-С.13-19.

4. Цмоць І.Г. Паралельні алгоритми і структури пристроїв піднесення до степеня // Науково-технічний журнал "Технічні вісті", № 1(8),2(9). - Львів, 1999. - С.24-27.

5. Цмоць І.Г. Принципи побудови і базові структури паралельної пам'яті // Збірник наук. праць ІПМЕ НАН України: "Моделювання та інформаційні технології", Вип. 1. -Львів, 1999. - С.27-33.

6. Цмоць І.Г. Паралельно-потокові системи цифрової обробки сигналів з обміном через багатопортову пам'ять // Вісник Державного університету "Львівська політехніка": "Комп'ютерні системи проектування. Теорія і практика ", №373. 1999. - С.106-111.

7. Цмоць І.Г. Алгоритмічні операційні пристрої для обчислення базових операцій алгоритмів швидкого перетворення Фур'є комплексної послідовності // Збірник наук. праць ІПМЕ НАН України: "Моделювання та інформаційні технології", Вип. 2. - Київ, 1999. - С.159-173.

8. Цмоць І.Г. Особливості проектування спеціалізованих комп'ютерних систем для обробки інтенсивних потоків інформації // Збірник наук. праць ІПМЕ НАН України: "Моделювання та інформаційні технології". Київ, Вип. 8. - 1999. - С.143-149.

9. Цмоць І.Г. Алгоритмічні багатооперандні операційні пристрої високопродуктивних процесорів управління та цифрової обробки сигналів // Науково-технічний журнал "Технічні вісті", № 1/10, 2/11. - Львів, 2000. - С.46-49.

10. Цмоць І.Г. Особливості проектування алгоритмічних операційних пристроїв високопродуктивних процесорів цифрової обробки сигналів // Збірник наук. праць ІПМЕ НАН України: "Моделювання та інформаційні технології". - Вип. 5. - Київ, 2000. - С.147-154.

11. Цмоць І.Г. Алгоритми та НВІС - структури для добування квадратного кореня // Вісник Національного університету "Львівська політехніка": "Комп'ютерні системи проектування. Теорія і практика", №398. 2000. - С.139-142.

12. Цмоць І.Г., Паньків Р.С. Основні характеристики макроелементів ВІС процесорів управління та цифрової обробки сигналів // Вісник Державного університету "Львівська політехніка": "Комп'ютерні системи проектування. Теорія і практика", № 313. 1996. - С.121-124.

13. Цмоць І.Г., Демида Б.А. Структурна організація багатопортової пам'яті на базі ВІС пам'яті з довільним доступом для мультипроцесорних систем цифрової обробки сигналів // Вісник Державного університету "Львівська політехніка": "Комп'ютерна інженерія та інформаційні технології", № 322. 1997. - С.160-166.

14. Цмоць І.Г., Батюк А.Є., Демида Б.А., Рашкевич Ю.М., Пасека М.С. // Особливості організації та базові структури пам'яті систем цифрової обробки сигналів // Збірник наук. праць "Комп'ютерні технології друкарства". - Львів, 1998. - С.90-92.

15. Цмоць І.Г., Батюк А.Є. Алгоритми і конвеєрні пристрої сортування даних в реальному масштабі часу // Вісник Державного університету "Львівська політехніка": "Інформаційні системи та мережі", № 330. 1998. - С.247-253.

16. Цмоць І.Г., Демида Б.А. Особливості та основні принципи побудови пам'яті програмованих процесорів цифрової обробки сигналів // Науково-технічний журнал "Технічні вісті", №1(6),2(7). - Львів, 1998 - С.34-39.

17. Цмоць І.Г., Батюк А.Є. Перспективні шляхи побудови процесорів управління та обробки сигналів // Науково-технічний журнал "Інформаційні технології та системи", №1/2. - Львів, 1998. - С.185-189.

18. Цмоць І.Г., Демида Б.А. Синтез паралельної пам'яті для систем керування та цифрової обробки сигналів // Вісник Державного університету "Львівська політехніка": "Комп'ютерна інженерія та інформаційні технології", №370. 1999. - С.9-18.

19. Ткаченко Р.О., Цмоць І.Г. Акселератор для реалізації штучних нейронних мереж на основі нейропарадигми "Функціонал на множині табличних функцій". Збірник наук. праць ІПМЕ НАН України. - Вип. 7. - Київ, 1999. - С.20-28.

20. Ваврук Е.Я., Рашкевич Ю.М., Цмоць І.Г. Підходи до побудови та вибору елементної бази процесорів управління та цифрової обробки сигналів // Збірник наук. праць ІПМЕ НАН України "Моделювання та інформаційні технології". - Вип. 3. - Київ, 1999. - С.160-168.

21. Цмоць І.Г., Демида Б.А. Структури спеціалізованої паралельної пам'яті високопродуктивних процесорів управління та цифрової обробки сигналів // Вісник Державного університету "Львівська політехніка"; "Комп'ютерна інженерія та інформаційні технології", №380. 1999. - С.18-29.

22. Цмоць І., Демида Б. Структури пам'яті з дисципліною доступу FIFO // Вісник Державного університету "Львівська політехніка": "Комп'ютерна інженерія та інформаційні технології". №386. 1999. - С.21-26.

23. Цмоць І.Г., Яцимірський М.М. Синтез алгоритмів і потокових структур перетворення Фур'є для НВІС // Збірник наук. праць ІПМЕ НАН України "Моделювання та інформаційні технології". - Вип. 4. - Київ, 1999. - С.113-118.

24. Цмоць І.Г., Сенько В.В., Батюк А.Є. Паралельні алгоритми та НВІС-структури для медіанної фільтрації зображень в реальному масштабі часу // Збірник наук. праць ІПМЕ НАН України. Вип. 9. - Київ, 2000. - С.133-142.

25. Цмоць І.Г., Ваврук Є.А., Демида Б.А. Аналіз методів управління доступом до паралельної пам'яті // Вісник Державного університету "Львівська політехніка": "Комп'ютерна інженерія та інформаційні технології". - №392. 2000. - С.27-31.

26. Демида Б.А., Рашкевич Ю.М., Цмоць І.Г. Аналіз структур комутаційних мереж і оцінка їх основних характеристик //Збірник наук. праць "Комп'ютерні технології друкарства", №5. - Львів, 2000. - С.310-319.

27. Цмоць І.Г., Рашкевич Ю.М., Демида Б.А., Ревич М.Р., Кашем А.М. Паралельна пам'ять систем управління та цифрової обробки і оцінка її основних характеристик // Вестник Харьковского государственного политехнического университета "Системный анализ, управление и информационные технологии". - Вып.97. Харьков, 2000. - С.79-84.

28. Ліскевич Р.І., Цмоць І.Г., Яцимірський М.М. Універсальний НВІС-процесор швидких тригонометричних перетворень // Збірник наук. праць ІПМЕ НАН України. - Вип. 10. - Київ, 2000. - С.190-197.

29. Ваврук Є.Я., Рашкевич Ю.М., Цмоць І.Г. Метод діагностики бортових систем цифрової обробки сигналів // Збірник наук. праць ІПМЕ НАН України "Моделювання та інформаційні технології". - Вип. 6. - Київ, 2000. - С.179-182.

30. Демида Б.А., Цмоць І.Г. Базові структури комп'ютерних систем для обробки інтенсивних потоків даних // Вісник Національного університету "Львівська політехніка": "Комп'ютерна інженерія та інформаційні технології". - №413. 2000. - С.7-12.

31. Цмоць І.Г., Рахман М.Л. Паралельні алгоритми та пристрої сортування чисел // Збірник наук. праць ІПМЕ НАН України, Вип. 11. - Київ, 2001. - С.83-91.

32. Цмоць І.Г., Рахман М.Л. Алгоритми та пристрої паралельно-потокового сортування даних // Збірник наук. праць ІПМЕ НАН України, Вип. 12. - Київ, 2001. - С.151-158.

33. Запоминающее устройство с автономным контролем: А.с. №1252817 СССР, МКИ G 11 C29/00 / Ваврук Е.Я., Мельник А.О., Цмоць І.Г. (СССР). -№3859114/24-24; Заявлено 20.02.85; Опубл. 23.08.86, Бюл. №31.

34. Запоминающее устройство с коррекцией информации: А.с. №1259339 СССР, МКИ G 11 C29/00 / Ваврук Е.Я., Захарко Ю.М., Мельник А.О., Цмоць І.Г. (СССР). -№3821048/24-24; Заявлено 03.12.84; Опубл. 23.09.86, Бюл. №35.

35. Процесор: А.с. №1280378 СССР, МКИ G 06 F 15/00 / Ваврук Е.Я., Захарко Ю.М., Мельник А.О., Цмоць І.Г. (СССР). -№3860980/24-24; Заявлено 14.01.85; Опубл. 30.12.86, Бюл. №48.

36. Арифметико-логическое устройство: А.с. №1599853 СССР, МКИ G 06 F 7/38, 7/06 / Ваврук Е.Я., Мельник А.О., Цмоць І.Г. (СССР). -№4605343/24-24; Заявлено 14.11.88; Опубл. 15.10.90, Бюл. №38.

37. Пат. 23357А Україна, МПК G11 C11/00, G06 F7/08 Буферний запам'ятовуючий пристрій / Демида Б.А, Рашкевич Ю.М, Цмоць І.Г. (Україна). - №96124854; Заявл. 24.12.96;опубл. 31.08.98, Державний реєстр України, Бюл. №4, 1998. - С.7.

38. Пат. №23358А Україна, МПК G11 C11/00. Багатопортова пам'ять / Демида Б.А, Рашкевич Ю.М, Цмоць І.Г. (Україна). - №96124869; Заявл. 25.12.96;опубл. 31.08.98, Державний реєстр України, Бюл. №4, 1998. - С.9.

39. Дикун А.С., Захарко Ю.М., Кушнір Б.Й., Мороз І.В., Паньків Р.С., Цмоць І.Г., Яцимірський М.М. Комплект великих інтегральних схем для побудови високопродуктивних процесорів цифрової обробки сигналів // Праці другої Всеукраїнської міжнародної конференції "УкрОБРАЗ'94". - Київ, 20-24 грудня 1994. - С.248-250.

40. Кушнір Б.Й., Цмоць І.Г. Процесори цифрової обробки сигналів для бортових систем управління // Праці другої Української конференції "Автоматики-95". - Львів, 26-30 вересня 1995. - Т. 4. - С. 115-116.

41. Батюк А., Балич Б., Вінтоняк Я., Цмоць І. Організація обчислювального процесу представлення і розпізнавання зображень у пороговому базисі // Праці третьої Всеукраїнської міжнародної конференції "УкрОБРАЗ'96". - Київ, 26- 30 листопада 1996. - С.77-79.

42. Демида Б.А., Цмоць І.Г. Структурна організація паралельної пам'яті мультипроцесорних систем управління і цифрової обробки сигналів // Матеріали 4-ї Української конференції з автоматичного управління "Автоматика 97". - Черкаси, 1997. -Т.4. - С.55.

43. Рашкевич Ю.М., Ткаченко Р.О., Цмоць І.Г., Демида Б.А., Батюк А.Є. Особливості реалізації штучних нейронних мереж на базі паралельно-потокових систем з організацією зв'язків через багатопортову пам'ять // Матеріали міжнародної науково-технічної конференції "Сучасні проблеми засобів телекомунікації, комп'ютерної інженерії та підготовки спеціалістів". - Львів, 23-28 лютого 1998. - С.68-69.

44. Ваврук Є.Я., Рашкевич Ю.М., Цмоць І.Г. Оцінка основних характеристик процесорів управління та обробки інформації на НВІС // Праці Міжнародної науково-технічної конференції "Інформаційні системи та технології", Львів, 21-23 жовтня 1999. - С.46-49.

45. Рашкевич Ю.М., Цмоць І.Г., Батюк А.Є. Метод та НВІС-структури для прискореного обчислення базових операцій швидких алгоритмів ортогональних тригонометричних перетворень // Автоматика-2000. Міжнародна конференція з автоматичного управління, Львів, 11-15 вересня 2000. Ч2. - С.208-211.

АНОТАЦІЇ

Цмоць І.Г. Методи паралельних обчислень і спеціалізовані засоби технологій цифрової обробки сигналів у реальному часі. - Рукопис.

Дисертація на здобуття наукового ступеня доктора технічних наук за спеціальністю 05.13.06 - автоматизовані системи управління та прогресивні інформаційні технології. Державний науково-дослідний інститут інформаційної інфраструктури, Львів, 2002.

Дисертацію присвячено питанням розробки орієнтованих на НВІС-реалізації паралельних методів і алгоритмів обчислень та створення високопродуктивних спеціалізованих засобів технологій цифрової обробки сигналів у реальному часі з високою ефективністю використання обладнання.

Розроблено орієнтовані на НВІС-реалізації методи та алгоритми паралельних обчислень базових операцій цифрової обробки сигналів. Розвинуто теорію побудови на основі НВІС високопродуктивних спеціалізованих засобів технологій цифрової обробки сигналів у реальному часі, яка ґрунтується на запропонованих принципах побудови, введеному графо-потоковому методі, розроблених базових структурах паралельної пам'яті, операційних пристроїв, процесорів і комп'ютерних систем і вдосконалених методах синтезу. Запропоновано принципи побудови та базові структури, розроблено основні компоненти і методи синтезу на їх основі паралельної пам'яті з заданими технічними характеристиками. Продемонстровано ефективність отриманих паралельних алгоритмів обчислення і методів проектування на прикладі створення комплекту НВІС і високопродуктивних спеціалізованих засобів технологій цифрової обробки сигналів реального часу.

Ключові слова: цифрова обробка сигналів, паралельні алгоритми, НВІС-структури, спеціалізовані засоби.

Цмоць И.Г. Методы параллельных вычислений и специализированные средства технологий цифровой обработки сигналов в реальном времени. - Рукопись.

Диссертация на соискание ученой степени доктора технических наук по специальности 05.13.06 - автоматизированные системы управления и прогрессивные информационные технологии. - Государственный научно-исследовательский институт информационной инфраструктуры, Львов, 2002.

Диссертация посвящена вопросам разработки ориентированных на СБИС-реализации параллельных методов и алгоритмов вычислений, а также создания высокопроизводительных специализированных средств технологий цифровой обработки сигналов в реальном времени с высокой эффективностью использования оборудования.

В первом разделе рассмотрены основные алгоритмы, выделены базовые операции и определен операционный базис аппаратных средств технологий цифровой обработки сигналов. Проанализировано современную элементную базу, структурную организацию высокопроизводительных процессоров и систем реального времени, определены их архитектурные особенности. Сформулированы общие требования и основные направления развития средств технологий цифровой обработки сигналов в реальном времени.

Во втором разделе сформулированы требования к алгоритмам для СБИС-реализаций, предложен графо-потоковый метод пространственно-временного преобразования вычислительных алгоритмов в параллельные структуры. Выделены базовые структуры и принципы построения специализированных аппаратных средств технологий цифровой обработки сигналов в реальном времени. Разработан метод и базовая структура для ускоренного вычисления базовых операций быстрых алгоритмов ортогональных тригонометрических преобразований. Исследованы и получены аналитические выражения для оценки основных параметров аппаратных средств. Разработана методология проектирования специализированных средств технологий цифровой обработки сигналов в реальном времени.

В третьем разделе разработаны параллельные алгоритмы и структуры алгоритмических операционных устройств для выполнения арифметических операций, возведения в степень, умножения комплексных чисел, вычисления базовых операций быстрых алгоритмов ортогональных тригонометрических преобразований, сортировки чисел и медианной фильтрации. Исследованы основные параметры разработанных операционных устройств и определены области их предпочтительного использования.

В четвертом разделе выделены и исследованы базовые структуры параллельной памяти. Рассмотрены методы масштабирования параллелизма памяти и синтезированы устройства преобразования ширины доступа к памяти. Синтезирован контроллер и на его базе построена параллельная память с временным распределением ресурсов памяти. Предложены способы организации и разработаны новые структуры специализированной параллельной памяти для параллельно-потоковых процессоров и систем цифровой обработки сигналов. Разработаны методы проектирования и получена методика синтеза параллельной памяти с заданными техническими характеристиками.

В пятом разделе разработаны новые, программируемые на размер и вид базового преобразования, структуры СБИС-процессоров и методика структурного синтеза на их базе матричных процессоров для ортогональных тригонометрических преобразований в реальном времени, которая доведена до практических рекомендаций. Получены параллельные алгоритмы и структуры устройств для вычисления быстрого биортогонального волнового преобразования вида CDF9/7. Проанализированы структуры коммутационных сетей и разработаны их основные элементы. Предложены принципы построения и структура технологического комплекса проектирования и отладки специализированных средств технологий цифровой обработки сигналов.

В шестом разделе приведены разработанные с использованием результатов диссертации комплект специализированных СБИС и высокопроизводительные специализированные средства технологий цифровой обработки сигналов в реальном времени.

Ключевые слова: цифровая обработка сигналов, параллельные алгоритмы, СБИС-структуры, специализированные средства.

Tsmots' I.H. Methods of parallel computations and specialized means of real time digital signal processing technologies. - Manuscript.

Thesis for a doctor's degree in speciality 05.13.06 - automatic control systems and progressive information technologies. State Scientific And Research Institute of Information, L'viv, 2002.

The dissertation deals with the problems of the development of VLSI-realization oriented methods and algorithms of parallel computations. Another matter of concern is the creation of highly productive specialized means of real time digital signal processing technologies with a high efficiency in the use of equipment.

VLSI-realization oriented methods and algorithms of parallel computations of the basic digital signal processing operations have been designed. A theory of creating the highly productive specialized means of real time digital signal processing technologies on the basis of VLSI has been developed. The theory is based on the proposed construction principles, introduced flow graph method, developed basic structures of parallel memory, operating devices, processors and computer systems, and improved synthesis methods. Principles of construction and basic structures have been proposed. The main components and the methods of synthesizing on their basis the parallel memory with given technical characteristics have been designed. The efficiency of the obtained parallel algorithms and methods of design have been shown on the example of created complete set of specialized VLSI and highly productive specialized means of real time digital signal processing technologies.

Key words: digital signal processing, parallel algorithms, VLSI-structures, specialized means.

Размещено на Allbest.ru