Разработка лабораторных работ по цифровой электронике

Рис. 2.7 Логическая структура JK-триггера

По способу управления JK-триггеры, так же как и RS-триггеры могут быть асинхронными и синхронными. Чаще всего применяются синхронные JK-триггеры в силу жестких требований к длительности входных импульсов для асинхронного варианта.

В схемном отношении JK-триггеры отличаются от триггеров RS-типа наличием обратных связей с выходов на входы. Логическая структура простейшего синхронного JK-триггера показана на рис. 2.7. Из схемы следует, что состояние JK-триггера зависит не только от сигналов на входах J и К, но и от логически связанных с ними сигналов с выходов и Q. Элементы временной задержки 3 и 4 в данной схеме играют роль стабилизаторов состояний триггера и непосредственно на его функциональные свойства не влияют.

Действие JK-триггера описывается характеристическим уравнением

=Jⁿⁿ\/ⁿQⁿ.

При Jⁿ=Kⁿ=0 на выходах элементов 1 и 2 будет q₁ =q₂=1 (независимо от значений сигналов и Q), что представляет нейтральную комбинацию для собственно триггера (элементы 5 и 6), который хранит записанную ранее информацию. Когда ]^пК^п выходное состояние триггера будет определяться логическим элементом / или 2, на всех входах которого действует логическая 1.

Входная комбинация =1 при любом состоянии триггера вызывает его переброс. Действительно, если Qⁿ=1, a ⁿ=0, то = 1, a q₂=0 (так как Kⁿ= Qⁿ =1).

Сигнал q₂= 0 переключит триггер в состояние ⁿ+¹ = l и Qⁿ+¹ =0. Переброс также будет иметь место при выходном состоянии Qⁿ =0, a ⁿ =l. В этом случае окажется =0, q₂=1 и триггер опрокинется, принимая противоположное состояние Qⁿ⁺¹ =1 и ⁿ⁺¹ =0.

Начиная с момента опрокидывания триггера, управляющее действие сигналов на входах J и K прекратится, поскольку изменилась информация на внутренних входах логических элементов 1 и 2.

Назначение цепей временной задержки 3 и 4 - создание временного сдвига между моментом ввода входной информации и началом формирования выхлдной ().

2.3.4 D-триггер

D-триггеры в отличие от рассмотренных типов имеют для установки в состояния 1 и 0 один информационный вход (D-вход). Функциональная особенность триггеров этого типа состоит в том, что сигнал на выходе Q в такте п+1 повторяет входной сигнал Dⁿ в предыдущем такте п и сохраняет (запоминает) это состояние до следующего тактового импульса. Другими словами, D-триггер задерживает на один такт информацию, существовавшую на входе D. Триггер D-типа характеризуется тем, что сигналы на прямом выходе Q принимают значение, инверсное относительно сигналов на входе D.

Обозначение метки D -- это первая буква английского слова delay-затяжка, задержка. D - триггеры часто так и называют - триггерами задержки. Закон функционирования D-триггера очень прост:

Qⁿ⁺¹ =Dⁿ,

а для - триггера

Qⁿ⁺¹ =ⁿ.

Таблица переходов для D-триггера представлены в табл.2.5

Табл 2.5

Состояния D-триггера

D-триггер можно образовать из любого синхронного RS- или JK-триггера, если на их информационные входы одновременно подавать взаимно инверсные сигналы D и .

Хранение информации D-триггерами обеспечивается за счет цепей синхронизации, и поэтому все реальные D-триггеры -- тактируемые. Управление по тактовому входу может быть статическим, динамическим, а также двуступенчатым.

На рис. 2.8 показана логическая структура синхронного D-триггер а со статическим управлением.

Рис. 2.8 D-триггер со статическим управлением

Триггер выполнен на элементах И--НЕ. Элементы 3 и 4 образуют ячейку памяти, а 1 и 2 -- схему управления. В паузах между тактовыми импульсами элементы 1 и 2 закрыты и на их выходах существуют сигналы q1=q2=1, что служит нейтральной комбинацией для основной ячейки памяти. Если в схеме элементы И--НЕ заменить на ИЛИ--НЕ, то получится D-триггер. Для синхронизации такого триггера потребуются тактовые импульсы нулевого уровня, а в паузах между этими импульсами на входе С должна быть логическая единица.

Минимальный интервал между двумя тактовыми импульсами, при котором триггер еще работает без сбоев, как нетрудно определить, равен

. Соответственно максимальная частота переключений будет =l/= =0,

D-триггер с динамическим управлением

В триггерах с динамическим управлением по входу синхронизации, или просто динамических триггерах, запись входной информации происходит в момент перепада в тактовом сигнале. Непосредственно после записи информационные входы блокируются, чем устраняется «прозрачность» триггера. Запись может производиться в момент положительного перепада в тактовом сигнале (по фронту синхронизирующих импульсов) или в момент отрицательного перепада (по срезу синхроимпульсов). Наиболее распространенным типом динамического триггера является D-триггер, но имеются и JK-триггеры с динамическим управлением.

Схема динамического D-триггера показана на рис. 2.9. Он состоит из двух вспомогательных бистабильных ячеек-триггеров (Т1 -элементы 1 и 2, Т2 - элементы 3 и 4) и выходного RS-триггера с инверсными входами Т3. Рассмотрим основные режимы и особенности работы D-триггера.

Рис. 2.9 Динамический D-триггер; а - схема; б - УГО

Режим хранения. Если C =0, то ,

.

Это нейтральная комбинация входных сигналов для выходного триггера ТЗ. Он находится в режиме хранения записанной ранее информации. Выходные сигналы D-триггера не меняются.

Запись информации.

До тех пор, пока С = 0, один из двух вспомогательных триггеров находится в неопределенном состоянии (оба выхода имеют единичный уровень), так как

Какой из вспомогательных триггеров находится в устойчивом состоянии, а какой - в неопределенном, зависит от уровня сигнала на информационном входе D. Когда С становится равным единице, триггер, находившийся в устойчивом состоянии, сохраняет значения сигналов на своих выходах неизменными (для RS-триггера с инверсными входами единичный уровень является нейтральным). Неопределенное состояние другого вспомогательного триггера при этом исчезает. В какое из двух устойчивых состояний он перейдет, определяется значениями выходных сигналов триггера, находившегося в логически допустимом состоянии. Из этих рассуждений следует, что при:

D=0:

D=1:

переходит в 0.

Сигнал (S или R), принимающий нулевое значение, определяет состояние выходного триггера. Таким образом, выходной сигнал D-триггера Q принимает значение входных данных D по фронту тактового импульса.

Блокировка.

Когда оба вспомогательных триггера находятся в логически допустимых состояниях (неопределенное состояние одного из них прекращается по фронту тактового импульса), они блокируют друг друга.

При х3=0 заблокирован элемент И под номером 4 и, следовательно, х4, х1, х2 и х3 остаются неизменными. Поэтому возможные изменения D при С=1 не вызывают никакой реакции. При х2 = 0 заблокированы элементы 1 и 3 и, следовательно, х1, х2 и х3, остаются неизменными.

Подготовка к записи.

Когда С будет равен нулю, установятся единичные уровни на выходах х₂ и х₃, и взаимная блокировка вспомогательных триггеров снимается. Один из них перейдет в неопределенное состояние, другой останется в устойчивом. Когда закончатся переходные процессы во вспомогательных триггерах, схема будет готова к записи информации в выходной триггер.

Синхронизация информации и тактов. Вывод о том, что запись информации производится по фронту тактового импульса, не следует понимать слишком буквально. Так как и подготовка к записи, и блокировка занимают некоторое время, то выходной сигнал D должен быть неизменным в некоторой окрестности фронта синхроимпульса (рис. 2.10). Для того, чтобы триггер работал устойчиво, информация должна поступать на вход D не позднее, чем за время t_SU (время установления) до тактового перепада и оставаться неизменной, по крайней мере, в течении t_H (времени удержания) после него. Важное обстоятельство, определяющее возможности применения триггера в различных устройствах, заключается в том, что минимальное время задержки появления на выходе записанного сигнала по отношению к фронту синхроимпульса t_P больше времени удержания. Например, для динамического триггера К155ТМ2 t_SU=20нс, t_H=5нс, t_P=10нс.

Рис. 2.10 Синхронизация информации и тактов

Так как время задержки t_P больше времени удержания t_H, то выход динамического триггера может быть подключен к информационному входу для введения обратной связи. На этом основана работа динамического D-триггера в качестве делителя частоты на 2 (рис. 2.11). Под действием обратной связи, поданной с инверсного выхода Q на вход D, триггер меняет свое состояние в каждом такте по фронту импульсов, подаваемых на синхронизирующий вход.

Рис. 2.11 Динамический D-триггер в качестве делителя частоты

Примеры ИС:

К555ТМ2 - два динамических D-триггера с асинхронными входами R и S. Входы R и S имеют приоритет перед остальными. К555ТВ9 - два динамических JK -триггера.

2.3.5 DV-триггеры

Триггеры DV-типа представляют собой модификацию D-триггеров. Их логические функции определяются наличием дополнительного разрешающего входа V, играющего роль разрешающего по отношению ко входу D. Когда V=l, триггер функционирует как D-триггер, а при V=0 он переходит в режим хранения информации независима от смены сигналов на входе D, Записанная в D-триггер информация не может храниться более одного такта: с каждым тактовым импульсом состояние триггера обновляется. Наличие V-входа расширяет функциональные возможности D-триггера, позволяя в нужные моменты времени сохранять информацию на выходах в течение требуемого числа тактов. Уравнение DV-триггера имеет следующий вид: Qⁿ⁺¹ =DⁿVⁿ? Qⁿⁿ

Запись информации в таких триггерах происходит, когда С=1 и V=l. Поэтому в DV-триггер можно обратить всякий тактируемый D-триггер: со статическим, динамическим или двухступенчатым управлением, -- добавив V-вход и логически связав его операцией И с управляющим С-входом (рис. 2.12).

Рис. 2.12 Преобразование D-триггера в DV-триггера

В таком триггере входы С и V можно менять местами, не влияя на логику работы. Сигналы С=1 и V=l должны действовать в одно время. Поскольку вход V - подготавливающий, сигнал V=l должен перекрывать по длительности оба фронта тактового импульса.

2.3.6 Т -, TV - триггеры

Триггер T-типа, или счетный триггер, имеет один информационный T-вход (от англ. toggle -- чека, коленчатый рычаг) и отличается простотой действия. Смена состояний здесь происходит всякий раз, когда входной сигнал меняет свое значение в определенном направлении. В зависимости от того, фронт или срез входного сигнала используется для управления (от нуля к единице или от единицы к нулю), считается, что Т-триггер имеет прямой или инверсный динамический вход. Триггеры с инверсным управлением иногда называют Т-триггером. По способу ввода входной информации Т-триггеры могут быть асинхронными и синхронными.

Т-триггер -- единственный вид триггера, текущее состояние которого определяется не информацией на входах, а состоянием его в предыдущем такте.

Уравнение Т-триггера имеет вид

Уравнение по виду совпадает с булевой функцией операции «исключающее ИЛИ», если представить, что Т^п и Qⁿ соответствуют значениям входных переменных. Из этого следует, что Т-триггер выполняет операцию сложения по модулю 2 входной переменной, определяющей выходное состояние триггера, чем и объясняется его второе название.

На рис. 2.13 показаны временные диаграммы для обоих вариантов Т-триггера. В табл. 2.6 приведены их состояния. Поскольку управление происходит по одному входу, Т-триггеры неопределенных состояний не имеют.

Рис. 2.13 Временные диаграммы работы Т-триггеров а) с прямым управлением б) с инверсным управлением

Выше, при описании JK-триггеров, отмечалось, что при входной комбинации с каждым тактовым импульсом происходит опрокидывание триггера. Все, что говорилось по этому поводу для JK-триггера, относится и к Т-триггеру, и последний можно рассматривать как частный случай синхронного JK-триггера, у которого отсутствуют информационные входы и срабатывание происходит под действием тактовых импульсов.

В интегральном исполнении в виде самостоятельных изделий T-триггеры не производятся, нет в том большой необходимости: не только JK-, но и другие типы синхронных триггеров с динамическим управлением легко преобразуются в счетные путем определенных соединений выводов. Принцип построения счетных триггеров состоит во введении обратной связи с выходов на входы так, чтобы обеспечить смену сигналов на информационных входах после каждого переброса.

На рис.2.14 показаны способы получения Т-триггера из универсального JK-триггера. В асинхронном режиме тактовый вход исполняет роль счетного, в синхронном же тактовый вход используется по прямому назначении, а счетные импульсы подаются на соединенные входы J и K.

Рис. 2.14 Преобразование JK-триггера в Т-триггер: а) - асинхронный; б) - синхронный

Триггер D-типа с динамическим и двухступенчатым управлением тоже можно преобразовать в счетный, соединив вход D с выходом согласно рис. 2.15. Как отмечалось, у D-триггеров выход Q принимает в такте n+1 состояние, бывшее на входе D в такте п. Каждый входной импульс будет вызывать опрокидывание, поскольку сигналы на входе Dⁿ = ⁿ всегда инверсны Qⁿ.

Рис. 2.15 Преобразование D-триггера с динамическим или двухступенчатых управлением записью в Т-триггер

Триггер TV- типа кроме счетного входа T имеет второй, управляющий, V-вход для разрешения приема информации. Роль V-входа была рассмотрена выше. Уравнение TV-триггера выглядит следующим образом:

Q^n+l = (ⁿQⁿ\/Tⁿⁿ)Vⁿ\/Qⁿⁿ.

Переключательные функции TV-триггера характеризует табл. 2.7

В литературе TV-триггер иногда называют тактируемым или синхронным счетным триггером. Его легко получить из JK-триггера (рис. 2.16).

Табл. 2.7

Состояния TV-триггера

Рис. 2.16 Преобразование JK-триггера в TV-триггер а) - асинхронный, б) - синхронный

Асинхронные и синхронные T-и TV-триггеры в основном применяются для счета входных импульсов и для деления их частоты. Их применение в счетчиках основано на том, что каждому входному импульсу соответствует один переброс, т.е число перебросов равно числу входных импульсов.

5. Порядок выполнения работы

1. Исследовать асинхронный RS-триггер.

1.1. Собрать схему асинхронного RS-триггера (см. рис. 2.2)

1.2. Исследовать логику его работы согласно таблице истинности.

1.3. По результатам проведенных исследований построить временные диаграммы работы RS-триггера.

2. Исследовать синхронный RS-триггер.

2.1. Собрать схему синхронного RS-триггера (см. рис. 2.4)

2.2. Исследовать логику его работы согласно таблицы истинности.

2.3. По результатам проведенных исследований построить временные диаграммы работы синхронного RS-триггера.

3. Исследовать статический синхронный D-триггер.

3.1. Собрать схему статического синхронного D-триггера (см. рис. 2.8)

3.2. Исследовать логику его работы согласно таблицы истинности (на вход С триггера сигнала подается с выхода формирователя перепада напряжения).

3.3. По результатам проведенных исследований построить временные диаграммы работы статического синхронного D-триггера.

4. Исследовать работу микросхем ТМ2 и ТВ1.

6. Контрольные вопросы

1. Триггеры: определение, отличия от ЛЭ, память триггера

2. Триггеры на БПТ.

3. Интегральные триггеры. Асинхронные и синхронные триггеры на примере RS-триггеров.

4. JK-, D- и T- триггеры.

Лабораторная работа №3. Исследование триггера Шмитта (несимметричный триггер)

1. Цель работы

1. Исследовать и изучить работу триггера Шмитта.

Основу несимметричных триггеров, как и симметричных, составляет двухкаскадный усилитель постоянного тока, охваченный положительной обратной связью. Эти триггеры тоже обладают двумя устойчивыми состояниями, смена которых происходит скачкообразно под действием входных сигналов. Для триггеров этого типа в отличие от симметричных триггеров характерна неидентичность параметров обоих каскадов и видов связи между ними.

В большинстве случаев несимметричные триггеры выполняют так, что при отсутствии переключающего сигнала (исходное состояние) выходной сигнал однозначно определен. Такие триггеры не обладают памятью и используются не для обработки и хранения информации, как симметричные, а в качестве пороговых устройств и формирователей прямоугольных импульсов из сигналов произвольной формы, в том числе и синусоидальных.

Несимметричный триггер (ламповый вариант) был впервые описан О. Г. Шмиттом. Позже были разработаны другие схемные исполнения, но часто подобные устройства независимо от схемы называют триггерами Шмитта.

Рисунок 3.1 Микросхема К155ТЛ1 - два триггера Шмитта ТТЛ с инверторами: а - принципиальная схема одного триггера; б - условное изображение; в - передаточная характеристика

Несимметричные триггеры выпускаются как готовые изделия в ряде серий интегральных микросхем (К155, К555, 564, К118, КР119 и др.), но нередко собираются и из логических элементов и дискретных компонентов, когда требуется получить заданные характеристики по чувствительности и ширине петли гистерезиса. Их описание и методика расчета приводятся в руководствах по импульсной технике.

На рисунке 3.1 показаны принципиальная схема, условное изображение и передаточная характеристика микросхемы К155ТЛ1, содержащей в одном корпусе два самостоятельных триггера. При высоких уровнях на входе, VT1 в инверсном состоянии, VT2, VT4 открыты, коллекторный переход на VT1 открыт, VT3 - закрыт, на выходе логический нуль. Если на первом из входов логический нуль (0,4В), Uк>Uэ, VT2, VT4 - закрыты, VT3 - открыт, на выходе - 0,4В, VT1 включен в усиленном режиме, на выходе логическая единица. Каждое устройство помимо собственно триггера Шмитта (транзисторы VT2, VT3 и резисторы R2, R3, R4) содержат входную логику ДТЛ вида 4И и выходной инвертор, за счет которого обеспечиваются инверсные характеристики: значению U⁰_вх соответствует U¹_вых и наоборот. Логический элемент 4И на входе расширяет функциональные возможности триггера, и прибор может быть использован также в качестве логического элемента 4И--НЕ с повышенной помехоустойчивостью. Как и другие триггеры Шмитта, микросхема обладает формирующими свойствами и может работать при небольшой крутизне фронтов входных сигналов. Если выполнения логических операций не требуется, входы соединяются между собой.

Рисунок 3.2 Микросхема 564ТЛ1 - четыре триггер Шмитта КМОП с инверторами: а - условное графическое изображение; б - логическая структура одного триггера

Микросхемы К155ТЛЗ и К155ТЛ2 (а также К555ТЛ2) представляют собой двухвходовый и одновходовых варианты рассмотренного триггера Шмитта. В одном корпусе находится соответственно четыре и шесть одинаковых триггеров. Их передаточные характеристики совпадают с приведенными на рис. 3.1, в. Микросхему 564ТЛ1 можно уподобить четырем логическим элементам вида 2И--НЕ с триггерами Шмитта на входах (рисунок 3.2). Типичные значения напряжений переключения, гистерезиса и задержек распространения приведены в таблице 3.1.

Таблица 3.1

Некоторые параметры микросхемы 564ТЛ1 (при 25°C)

Устройство, схема которого показана на рис. 3.3, действует подобно триггеру Шмитта. Здесь напряжение на входе элемента (точка а) за счет делителя R1, R2 создается не только входным напряжением U_вх, но и выходным U_BbIX, Поэтому в точке а напряжение U_пор, при котором происходит переключение элемента, возникает при двух значениях входного напряжения: U_BX0 и U_BX1 в зависимости от выходного состояния. Изменением соотношения R₁ и R₂ можно управлять порогом срабатывания и шириной петли гистерезиса. Обычно берут R₁ ?(0,10,2) R₂. Эти триггеры могут быть образованы на элементах ТТЛ и КМОП.

Рис. 3.3 Несимметричный триггер на двух инверторах

Порядок выполнения работы.

1. Собрать схему, показанную на рис. 3.4(а),

Где R1=500 Ом, R2=2кОм.

2. Построить график зависимости входного сигнала от выходного.

3. Исследовать микросхему ТЛ1.

Рис. 3.4 Триггер Шмидта на двух элементах НЕ

3. Контрольные вопросы

1. Определение триггеров Шмита.

2. Триггер Шмита на БПТ.

3. Триггер Шмита на ИС.

Лабораторная работа 4. Исследование мультивибраторов

1. Цель работы

1. Изучить характеристики и параметры, принцип действия и методы улучшения параметров мультивибраторов на элементах логических интегральных схем.

2. Краткие теоретические сведения

Мультивибраторами называются импульсные устройства, которые находятся в состоянии квазиравновесия или имеют не более одного состояния устойчивого равновесия. Мультивибраторы являются генераторами релаксационного типа, в которых происходит заряд или разряд конденсаторов в цепях связи. В мультивибраторах энергия источника питания преобразуется в энергию электрических колебаний, резко несинусоидальной формы, называемых релаксационными. Мультивибраторы могут работать в трех режимах: автоколебательном, ждущем и в режиме синхронизации.

В автоколебательном режиме мультивибратором после самовозбуждения генерируется последовательность импульсов, параметры которых (амплитуда, частота повторения, длительность, скважность) определяются только параметрами элементов схемы.

В ждущем режиме - генерируются импульсы, период повторения которых определяется периодом повторения запускающего импульса, а параметры каждого импульса (амплитуда, длительность, форма) определяются только параметрами элементов схемы.

В режиме синхронизации генератор вырабатывает импульсы, частота которых равна или кратна частоте синхронизирующего сигнала. Часто такие генераторы используются в качестве делителя частоты.

Ждущие мультивибраторы

Ждущим мультивибратором называют устройство, предназначенное для генерации одиночного прямоугольного импульса заданной длительности в ответ на входной сигнал запуска. Ждущий мультивибратор имеет одно устойчивое состояние, в котором может находиться неопределенное время. Под действием входного сигнала он переходит в квазиустойчивое состояние, в котором может находиться в течение определенного, зависящего от параметров схемы интервала. По истечении этого интервала мультивибратор вновь возвращается в устойчивое исходное состояние. Он называется также моностабильным мультивибратором, одновибратором.

Схема ждущего мультивибратора (рис.4.1а) может быть построена на основе бистабильной ячейки - триггера, в котором выход одного элемента имеет емкостную связь с входом другого. В результате такой модификации схема возвращается всего в одно состояние при отсутствии входного сигнала.

Рис. 4.1 Ждущий мультивибратор на элементах 2И-НЕ ТТЛ: а - схема; б - временные диаграммы

Если R, то в исходном состоянии =0, .

Под действием входного импульса запуска мультивибратор переходит в другое состояние:

=1

В квазиустойчивом состоянии он находится в течение интервала времени, в котором напряжение на резисторе R уменьшается от U до U_П (рис. 4.1б). Длительность импульса определяется как

,

где - постоянная времени заряда конденсатора.

Если величина R невелика, то нужно учесть выходное сопротивление элемента в единичном состоянии (200-400 Ом ).

Имеются интегральные схемы ждущих мультивибраторов, например, К555АГ1 (рис. 4.2). Кроме собственно мультивибратора, микросхема содержит логические элементы в цепи запуска, что расширяет функциональные возможности устройства. Предпочтительным способом является подача положительного перепада (по фронту) на вход триггера Шмитта В при нулевом уровне хотя бы на одном из входов А. Длительность импульса определяется внешними элементами (0,7 R С).

Рис. 4.2 Ждущий мультивибратор К555АГ1: а - УГО; б - таблица запуска

Формирователи импульсов типа мультивибраторов с внешними времязадающими элементами обладают сравнительно низкими помехоустойчивостью и стабильностью. В цифровых устройствах более предпочтительными являются формирователи импульсов, реализованные на логических элементах и триггерах. Примеры таких схем будут даны в следующих разделах.

В качестве формирователя импульсов по фронту входного сигнала можно рассматривать схему, которая иллюстрировала эффект логических состязаний. Длительность импульса определяется временем задержки в инверторе. Устанавливая различное число инверторов (нечетное!), можно менять длительность выходного импульса. Комбинируя различные логические элементы, нетрудно получить подобные формирователи, работающие по срезу или по фронту и срезу входного сигнала.

Одновибраторы -- самостоятельные изделия

К приборам ТТЛ относятся два типа таких микросхем: К155АГ1, К155АГЗ (К555АГЗ). Каждый прибор представляет собой законченный функциональный узел (микросхема К155АГЗ содержит два независимых одновибратора) за исключением времязадающей цепи, роль которой исполняют внешние резистор и конденсатор. Одновибраторы совместимы по входам и выходам с другими микросхемами семейства ТТЛ. Коэффициент разветвления по выходу для обоих типов Краз =10.

Преимущество одновибраторов -- специализированных микросхем перед подобными приборами, собранными на логических элементах, состоит не только в меньшем количестве навесных деталей и внешних соединений, но и главным образом в большей временной стабильности выходных импульсов и более широких функциональных возможностях. Колебания температуры и питающего напряжения мало влияют на длительность выходных импульсов. Особенно хороша в этом отношении микросхема К155АГ1: при изменениях в допустимых пределах температуры среды и напряжения питания длительность выходных импульсов меняется не более чем на 0,5 % (без учета погрешности, вносимой внешними деталями); кроме того, здесь мал разброс параметров между отдельными экземплярами.

Одновибраторы К155АГ1 и К155АГЗ по своим возможностям довольно близки. Обе микросхемы обладают универсальными свойствами и позволяют создавать сложные в функциональном отношении устройства с малыми аппаратурными затратами. Во многих практических случаях допустима их взаимная замена. Основное различие между ними состоит в характере воздействия входных сигналов на формирователь во время генерации выходного импульса.

Микросхема К155ЛГ1 (рис. 4.3) -- одноканальный ждущий мультивибратор. Он формирует калиброванные импульсы с хорошей стабильностью длительности. Мультивибратор содержит внутреннюю ячейку памяти -- триггер с двумя выходами Q и . Поскольку оба выхода имеют наружные выводы (6 и 1 соответственно), разработчик получает от микросхемы парафазный сформированный импульс. Триггер имеет три импульсных входа логического управления (установки в исходное состояние) через элемент Шмитта. Вход В (активный перепад-- положительный) дает пря мой запуск триггера, входы Al, А2--инверсные (активный перепад -- отрицательный).

Сигнал сброса, т. е. окончания импульса в триггере, формируется с помошью RC-звена: времязадающий конденсатор С_т подключается между выводами микросхемы 10 и II, резистор R_t включается от вывода 11 к положительной шине питания 5В.

На кристалле схемы (между выводами 11 и 9) имеется внутренний интегральный резистор R_BH ^с номиналом примерно 2 кОм. Зависимость длительности выходного импульса т_вых от номиналов R_T и С_т представлена на диаграмме (рис 4.3). Если требуемый номинал R_t. можно использовать только внутренний резистор (т. е. подать питание 5 В на вывод 9 и подключить С_т между выводами 10 и II).

Длительность выходного импульса можно не только определить по диаграмме, но и подсчитать

= C_TR_r In2?0,7C_tR_T.

Если R_T и Ct = 0 (т. е. эти элементы отсутствуют), длительность выходного импульса будет не более 35 нс. Включение этих элементов удобно для генерации импульсов сброса (на цифровой плате дополннтельные RC-элементы -- инородные детали). Длительность импульса мало зависит от температуры и питающего напряжения. Желательно включать RC-фильтра в цепь питания мультивибратора.

Мультивибратор АГ1 нельзя перезапустить, пока не истекло время .

Рис. 4.3 Мультивибратор АГ1(а), его схема включения (б) и зависимость длительности выходного импульса он номиналов

Микросхемы К155АГЗ и К555АГЗ (рис. 4.4,а.б) -- два ждущих мультивибратора с возможностью перезапуска. Каждый мультивибратор имеет выходы Q и , вход сброса R (активный уровень-- низкий) и два входа запуска В -- прямой с активным высоким уровнем и А -- инверсный с активным низким уровнем. На рис. 4.4,в показано подключение времязадающих элементов R, и С, к выводам каждого мультивибратора, на рис. 4.4,г--подключение низковольтного электролитического конденсатора большой емкости (U_nрoб 1В).

Для микросхемы К155АГ3 длительность импульса (при ) можно подсчитать по формуле:

либо выбрать по графикам (рис. 4.4, д)

Для микросхемы К555АГ3:

Рис. 4.4 Мультивибратор АГЗ: a -- обозначение; 6 -- структурная схема и цоколевка; в -- подключение элементов ; г -- подключение низковольтного конденсатора; д -- диаграмма зависимости длительности импульса от номиналов

Если оба ждущих мультивибраторов в микросхеме АГ3 включить по кольцевой схеме, то можно построить мультивибратор-автогенератор.

2.3.3 Автоколебательные мультивибраторы

Схема автоколебательного мультивибратора представлена на рис.4.5

Рис. 4.5 Автоколебательный мультивибратор: а - схема; б - временные диаграммы

Мультивибратор непрерывно переходит из одного состояния в другое, генерируя прямоугольные колебания. Период колебания равен:

Для обеспечения мягкого режима самовозбуждения, по крайней мере, один из элементов переводится в линейный режим (рис. 4.6). Третий логический элемент играет роль буферного усилителя.

Рис. 4.6 Автоколебательный мультивибратор с мягким самовозбуждением

Стабильность частоты колебаний мультивибратора невысока. Для повышения стабильности в качестве времязадающего элемента используют кварцевый резонатор, включаемый вместо конденсатора С1 (второй конденсатор при этом является разделительным или вообще исключается из схемы).

3. Порядок выполнения работы

1. Исследовать влияние элементов схемы на параметры мультивибратора на логических элементах (рисунок 3.1).

Рисунок 3.1

1.1. Подать напряжение питания 5 В, подключить осциллограф к выходу мультивибратора и получить изображение импульсов.

1.2. Измерить параметры импульсов: U_м, t_и1, t_и2, Т и занести данные в табл. 2.

Таблица 2

Тип схемы, значения элементов схемы	Uм, В	tи1, мкс	tи2, мкс	T, мкс

1.3. Зарисовать форму напряжений на выходах схемы. Полученные осциллограммы необходимо совместить во времени, т.е. графики должны располагаться друг под другом и начинаться в один и тот же момент времени.

2.4. Уменьшить напряжение питания до 4 В.

2.5. Измерить параметры импульсов: U_м, t_и1, t_и2, Т и занести данные в табл. 2.

2.6. Установить напряжение питания 5 В. Изменить сопротивление резистора R1.

2.7. Измерить параметры импульсов: U_м, t_и1, t_и2, Т и занести данные в табл. 2.

2.8. Установить прежнее значение сопротивления резистора R1 и изменить емкость конденсатора C1.

2.9. Измерить параметры импульсов: U_м, t_и1, t_и2, Т и занести данные в табл. 2.

3. Исследовать влияние элементов схемы на параметры мультивибратора на логических элементах (рисунок 3.2).

Рисунок 3.2

3.1. Подать напряжение питания 5 В, подключить осциллограф к выходу мультивибратора и получить изображение импульсов.

3.2. Измерить параметры импульсов: U_м, t_и1, t_и2, Т и занести данные в таблицу 2.

3.3. Зарисовать форму напряжений на выходах схемы. Полученные осциллограммы необходимо совместить во времени, т.е. графики должны располагаться друг под другом и начинаться в один и тот же момент времени.

3.4. Уменьшить напряжение питания до 4 В.

3.5. Измерить параметры импульсов: U_м, t_и1, t_и2, Т и занести данные в таблицу 2.

3.6. Установить напряжение питания 5 В. Изменить сопротивление резистора R1.

3.7. Измерить параметры импульсов: U_м, t_и1, t_и2, Т и занести данные в таблицу. 2.

3.8. Установить прежнее значение сопротивления резистора R1 и изменить сопротивление резистора R2.

3.9. Измерить параметры импульсов: U_м, t_и1, t_и2, Т и занести данные в таблицу 2.

4. Исследовать работу микросхемы АГ3.

4. Контрольные вопросы

1. Мультивибраторы. Понятие, режимы работы.

2. Автоколебательные мультивибраторы на ЛЭ И-НЕ.

Лабораторная работа 5. Исследование шифраторов и дешифраторов

1. Цель работы

1. Изучение принципов проектирования шифраторов и дешифраторов в заданном базисе логических элементов.

2. Теоретические основы

2.1 Шифраторы

Шифратор служит для преобразования унитарного кода в двоичный код. Если число входов шифратора, т.е. длина унитарного кода равна m, то число выходов n, определяющее разрядность выходного двоичного кода, должно соответствовать условию .

Типичным примером преобразователя унитарного кода в двоичный является шифратор клавиатуры для ввода данных в цифровые устройства. При не нажатых клавишах на всех входах шифратора нейтральный уровень (например, нулевой). Нажатая клавиша подает активный уровень (единичный) на соответствующий вход шифратора. На выходе шифратора формируется двоичный код номера нажатой клавиши. Для того, чтобы отличить случаи, когда нажатая клавиша с нулевым номером и когда не нажато ни одной клавиши, вырабатывается уведомительный сигнал (его обозначают GS). Сигнал GS формируется при нажатии любой клавиши.

Рассмотрим принципы построения схемы шифратора на примере преобразователя 4-разрядного унитарного кода в 2-разрядный двоичный. Анализируя таблицу истинности такого шифратора (табл. 3.1), нетрудно убедиться, что выходные переменные могут быть рассчитаны следующим образом:

Схема, соответствующая приведенным логическим функциям, показана на рис. 3.1.

Таблица 3.1

Таблица истинности шифратора 4-2

Рис. 3.1 Шифратор 4-2: а - схема; б - УГО

Известны также шифраторы с приоритетом. На их выходе формируется двоичный код, соответствующий активизированному входу с наибольшим номером. Применительно к шифратору клавиатуры это означает, что при одновременном нажатии нескольких клавиш приоритет будет иметь клавиша с большим номером.

Пример ИС:

К155ИВ1 - приоритетный шифратор 8-3 (рис. 3.2).

Активные уровни входных и выходных сигналов К255ИВ1 - нулевые. Шифратор имеет вход EI и выход E0 разрешения. Работа шифратора разрешена при EI = 0. Если EI = 1, то на всех выходах единичный уровень. Выход E0 = 0, если EI = 0 и на всех входах нейтральный уровень (единичный). Во всех остальных случаях E0 =1. Если на i -том информационном входе нулевой уровень, то величины сигналов на входах с номерами от 0 до (i -1) не имеют значения. Наличие входа и выхода разрешения позволяет наращивать разрядность входного кода с сохранением приоритетности. На рис. 3.3 показана схема шифратора шестнадцатеричной клавиатуры, построенная на двух ИС К155ИВ1 и четырех логических элементах.

Рис. 3.2 Приоритетный шифратор К155 ИВ1

Рис. 3.3 Шифратор для шестнадцатеричной клавиатуры

Приоритетные шифраторы используются для построения шифраторов клавиатуры, контроллеров прерываний для микроЭВМ и т. п.

2.2 Дешифраторы

Дешифратор служит для преобразования двоичного кода в унитарный. Это преобразование является обратным по отношению к операции, выполняемой шифратором. Дешифраторы применяются в системах цифровой индикации, в устройствах управления последовательностью операций.

Рассмотрим принципы построения схемы дешифратора на примере преобразования двухразрядного двоичного кода в четырехразрядный унитарный. Анализируя таблицу истинности такого дешифратора (табл. 3.2) и составляя логические функции для выходных переменных, находим:

.

Таблица 3.2

Таблица истинности дешифратора 2-4

Схема дешифратора, построенная на основе полученных логических функций, и его условное графическое изображение приведены на рис. 3.4а. Если использовать трехвходовые элементы И и на третий вход каждого элемента подать управляющий сигнал G, то получится дешифратор со входом стробирования. Если G=0, то на всех выходах Q_i=0, если G=1, то дешифратор выполняет преобразование кодов.

Рис. 3.4 Дешифраторы: а - схема; б - УГО

Работу дешифратора можно пояснить еще и следующим образом. Десятичный эквивалент входного кода дешифратора определяет номер выхода (адрес), на котором появляется активный уровень (на остальных выходах - нейтральный уровень). Поэтому информационные входы дешифратора называют также адресными.

Задача увеличения разрядности входных и выходных кодов может быть решена с использованием только одних дешифраторов. Пример дешифратора на 8 выходов показан на рис. 3.5. Схема иллюстрирует общий принцип наращивания разрядности. Младшие разряды входного кода поступают параллельно на все основные дешифраторы, а старшие - на дополнительный управляющий дешифратор. Выходы дополнительного дешифратора подключены к входам стробирования и последовательно разрешают работу одного из основных дешифраторов в зависимости от значений старших разрядов входного кода.

Рис. 3.5 Дешифраторы: наращивание разрядности

Схемы рис. 3.4 и 3.5 иллюстрируют также принцип применения дешифратора для программного управления. К выходам дешифратора, имеющего n входов, можно подключить до m=2ⁿ устройств, выполняющие некоторые операции. Команда на выполнение операции - активный уровень на соответствующем выходе. Двоичный эквивалент числа, равного номеру выхода, представляет собой код операции. Каждая операция будет выполнена тогда, когда на входе дешифратора появится ее код. Например, дешифратор на 10 выходов можно использовать в схеме цифровой индикации c помощью газоразрядных индикаторов.

Дешифраторы используются также для создания многофазных последовательностей тактовых импульсов. Пример схемы, позволяющей получить двухфазную последовательность импульсов, разделенных постоянными интервалами, показан на рис. 3.6. Необходимые для работы формирователя входные сигналы могут быть получены с помощью счетчиков, которые будут рассмотрены в последующих разделах.

Рис. 3.6 Формирователь двухфазной последовательности тактовых импульсов: а - схема; б - временные диаграммы

Схема рис. 3.6 иллюстрирует использование дешифраторов в качестве универсальных комбинационных схем, т.е. схем, реализующих произвольную таблицу истинности. При сложных таблицах истинности реализация проектируемых устройств на логических элементах может привести к слишком громоздкой схеме. Использование дешифраторов позволяет упростить схему, особенно в тех случаях, когда необходимо получить несколько одновременно действующих выходных сигналов. Схему рис. 3.6 можно считать реализацией логических функций, заданных таблицей истинности (табл. 3.3). Сопоставление таблицы и схемы позволяет сформулировать принцип использования дешифратора для реализации произвольной таблицы истинности. Выходные переменные формируются на выходах дополнительных элементов ИЛИ. К каждому элементу ИЛИ подсоединяются те выходы дешифратора, номера которых равны десятичному эквиваленту двоичной комбинации входных переменных в строках таблицы с единичным значением соответствующей выходной переменной.

Таблица 3.3

Примеры ИС:

К555ИД3 - дешифратор 4-16 с двумя входами стробирования.

К555ИД4 - два дешифратора 2-4 с объединенными адресными входами и раздельными входами стробирования (рис. 3.7).

К555ИД1 - дешифратор 4-10 с открытыми коллекторными выходами для управления газоразрядными индикаторами.

Все дешифраторы имеют входы с активными единичными и выходы с активными нулевыми уровнями.

Наличие нескольких входов стробирования расширяет функциональные возможности дешифраторов. Например, на одной ИС К155ИД4 можно построить дешифратор на 8 выходов и с входом стробирования без дополнительных элементов.

Рис. 3.7 Дешифратор К155ИД4 ( DA, GA и DB, GB -входы стробирования секций А и В соответственно)

Дешифраторы входят в состав практически всех серий цифровых ИС и отличаются:

числом выходов (полные и неполные дешифраторы);

видом преобразования - в прямой (прямые выходы) или обратный (инверсные выходы) унитарный код;

наличием или отсутствием стробирующего (управляющего) входа. Сигнал на этом входе разрешает или запрещает выполнение микросхемой операции дешифрирования;

быстродействием, которое характеризуется средним временем задержки распространения сигнала от входа до выхода t_зд.р.ср;

энергопотреблением; т.е. мощностью, потребляемой от источника питания.

2.3 Линейные дешифраторы

Схема линейного дешифратора, имеющего n=3 входа и m=2ⁿ =8 выходов и условное графическое изображение такого дешифратора приведено на рисунке 2.3.1.

Рисунок 2.3.1 Схема (а) линейного дешифратора «3 в 8» и его условное графического изображение (б)

Таблица истинности линейного дешифратора «3 в 8» представлена в таблице 5.

Таблица 5

Таблица истинности линейного дешифратора «3 в 8»

В таблице над обозначением разрядов входного кода проставлены соответствующие им весовые коэффициенты; всем не обозначенным в таблице значениям у_j соответствуют неактивные уровни сигналов - «0».

К достоинствам линейных дешифраторов относится их высокое быстродействие. Для схемы (рисунок 2.3.1) время дешифрации (t_д) равно среднему времени задержки распространения одного ЛЭ «3И», т.е. t_д = t_{зд.р.ср.}.

В то же время для логических элементов, используемых в схемах линейных дешифраторов, характерно значительное число требуемых входов (коэффициент объединения по входу К_об) логического элемента, равное разрядности дешифрируемого числа - n. В составе ИС, выпускаемых промышленностью, обычно отсутствуют логические элементы с коэффициентом объединения более восьми и этим значением ограничена разрядность входных чисел линейного дешифратора, если не применяются дополнительные расширители по входу.

При построении схем линейных дешифраторов существенным ограничением, кроме того, является высокая требуемая нагрузочная способность (коэффициент разветвления по выходу К_раз.) ЛЭ входного регистра, с которых значения разрядов числа подаются на входы дешифратора. Для любого линейного дешифратора требуемая нагрузочная способность ЛЭ входного регистра равна половине общего числа логических элементов дешифратора: К_раз=0,52ⁿ. Так как коэффициент разветвления базовых ЛЭ не превышает К_раз=1020, то для линейных дешифраторов без принятия специальных мер максимальная разрядность дешифруемых чисел n = 45.

2.4 Пирамидальные дешифраторы

Усовершенствование структуры дешифраторов позволяет исключить отмеченные ограничения и сводится оно к формированию частичных конъюнкций, используемых в дальнейшем для получения требуемых выходных функций. Пирамидальная структура - один из видов структур дешифратора, реализующих такой принцип построения. Последний основан на том, что добавление одного разряда входной переменной увеличивает число конъюнкций вдвое за счет умножения исходной конъюнкции на дополнительную переменную в прямой и инверсной форме. Поясним сказанное следующим примером. Пусть имеется конъюнкция двух переменных х₂ · х₁. При введении добавочного разряда х₃ эта конъюнкция образует две новых: х₃х₂х₁ и х₂х₁, для получения которых потребуется два двухвходовых ЛЭ «И». Последовательно наращивая структуру, можно построить пирамидальный дешифратор на произвольное число входов.

На рисунке 2.4.1 приведена схема пирамидального дешифратора трехразрядного числа. Пирамидальный дешифратор четырехразрядного числа можно получить добавлением в схему (рисунок 2.4.1) третьего каскада, содержащего 2⁴=16 конъюнкторов и образующего четырехбуквенные конъюнкции.

Пирамидальные дешифраторы отличаются от линейных использованием только двухвходовых конъюнкторов вне зависимости от разрядности дешифрируемого числа, а коэффициент разветвления ЛЭ входного регистра и всех логических элементов дешифратора также равен двум. Таким образом, пирамидальные дешифраторы свободны от ограничений, свойственных линейным дешифраторам, но в них используется большее количество ЛЭ, определяемое как N=4(2^n-1-1). При проектировании цифровых устройств на ИС первостепенную роль играет не количество ЛЭ в устройстве, а количество требуемых корпусов ИС. В то же время количество ЛЭ, располагаемых в одном корпусе ИС, определяется главным образом требуемым количеством выводов. Следовательно, в одном корпусе ИС можно расположить большее число двухвходовых конъюнкторов, чем трехвходовых, и пирамидальная структура дешифратора, оцениваемая по требуемому числу корпусов ИС, может оказаться эквивалентной или более предпочтительной, чем линейная.

2.5 Применение дешифратора в качестве универсального логического элемента

Дешифратор кроме своего основного функционального назначения - преобразователя двоичного кода в унитарный, может быть использован для реализации логических функций.

Поясним сказанное на следующем примере. Пусть требуется получить некоторую логическую функцию:

(1)

Каждое из слагаемых выражения (1) представляет собой минтерм заданной логической функции 3-х двоичных переменных. В то же время трехбуквенные минтермы реализуются на выходах дешифратора «3-8» (см. рисунок 2.5.1, а). Следовательно, реализация функции (3) сводится к объединению соответствующих выходов дешифратора, как это показано на рисунок 2.3.1.

Аналогичным образом на базе дешифратора «3-8» может быть реализована любая иная логическая функция трех аргументов. Для реализации произвольного вида логических функций четырех аргументов требуется дешифратор «4-16» и т.д. По этой причине дешифратор может рассматриваться как универсальный логический элемент.

3. Контрольные вопросы

1. Понятие шифратора. Приоритетные шифраторы 8Х3 (ИC 155ИВ1)

2. Как из 8Х3 (ИC 155ИВ1) получить 16X4, 32Х5.

3. Приоритетный шифратор 10X4 (ИС555ИВ3).

4. Понятие дешифратора. Принцип действия. Прямой и обратный унитарный код.

5. Полные и неполные дешифраторы.

6. Принцип действия линейных дешифраторов и их особенности.

7. Принцип действия пирамидальных дешифраторов и их особенности.

8. Применение дешифраторов.

Лабораторная работа 6. Мультиплексоры и демультиплексоры

1. Цель работы

1.Практическое освоение принципов построения мультиплексоров и демультиплексоров и экспериментальное их исследование на лабораторном стенде.

2. Теоретические основы

2.1 Мультиплексоры

Мультиплексор - это комбинационная многовходовая схема с одним выходом. Входы мультиплексора подразделяются на информационные Д₀, Д₁, …, Д_n-1 и управляющие (адресные) А₀, А₁, …, А_k-1. Обычно 2^k = n, где k и n - число адресных и информационных входов соответственно. Двоичный код, поступающий на адресные входы, определяет (выбирает) один из информационных входов, значение переменной с которого передается на выход y, т.е. мультиплексор реализует функцию:

, если (1)

Таблица функционирования, описывающая работу мультиплексора, имеющего, например, n = 4 информационных (Д₀, Д₁, Д₂, Д₃) и k = 2 адресных (А₀, А₁) входов, представлена в таблице 1.

...