Анализ и синтез типовых электронных устройств

Х3	Х2	Х1	Х0	F(X)
0	0	0	0	1
0	0	0	1	0
0	0	1	0	0
0	0	1	1	1
0	1	0	0	1
0	1	0	1	0
0	1	1	0	1
0	1	1	1	0
1	0	0	0	0
1	0	0	1	0
1	0	1	0	0
1	0	1	1	1
1	1	0	0	1
1	1	0	1	1
1	1	1	0	1
1	1	1	1	0

2. Используя составленную таблицу истинности, запишем СДНФ и CКНФ синтезируемого устройства.

СДНФ:



СКНФ:

3. Минимальную дизъюнктивную форму ФАЛ получим с использованием карты Вейча. На карте Вейча (см. рис. 2.4.1) можно выделить 4 области, охватывающие все единичные значения функции.

Первая область состоит из четырех элементов, описываемая произведением неизменных переменных .

Вторая область - из двух элементов, описываемая произведением неизменных переменных .

Рис. 2.4.1. Карта Вейча для заданного алгоритма

Третья область - из двух элементов, описываемая произведением неизменных переменных .

Четвертая область - из двух элементов, описываемая произведением неизменных переменных .

Окончательно получим минимизированную ФАЛ вида

.



4. Приведем полученную ФАЛ к базису элементов 3И-НЕ

Следует отметить, что последний член выражения моделирует формирование логической константы, равной логической единицы (при любых значениях Х1 данное выражение равно «лог.1»). Возможны и другие способы задания логической константы. Например заданием на всех входах элемента 3И-НЕ логического нуля:.

5. По полученному выражению синтезируем схему логического устройства в заданном базисе 3И-НЕ (рис. 2.4.2). Для этого элементы, реализующие операцию функции Шеффера, располагают от входа к выходу согласно их месту в ФАЛ.

Для получения сигналов, инверсных входным (, , , ), на входе устройства используются дополнительные элементы DD1…DD4, выполняющие роль инверторов. Например, выходной сигнал элемента DD1 определяется выражением , т.е. элемент выполняет функцию инвертора.

6. Для получения временных диаграмм коды, заданные в таблице 7.8, последовательно подаются на входы спроектированного устройства и прослеживается сигнал, проходящий по всем элементам схемы. Эту проверку можно выполнить либо вручную, подставляя значения заданных переменных на входы устройства, либо с помощью соответствующего программного обеспечения, например, программы Multisim, использующейся при выполнении лабораторных работ.

На рис. 2.4.3. приведены полученные в результате проверки временные диаграммы, поясняющие работу спроектированного устройства.

ВЫВОДЫ ПО ЗАДАНИЮ

7. Выводы по заданию 2 должны содержать основные результаты, полученные при выполнении работы. Например: «В результате выполнения работы получены ФАЛ, формально описывающие заданный алгоритм функционирования устройства. Выполнена минимизация СДНФ, в результате которой найдена минимальная дизъюнктивная формы (МДФ) записи ФАЛ. Минимизация выполнена с использованием карт Вейча. МДНФ ФАЛ приведена к виду, предполагающему ее реализацию элементах 3И-НЕ.

Размещено на http://www.allbest.ru/

Размещено на http://www.allbest.ru/

на

Синтезирована схема устройства в заданном базисе логических элементов, и, с использованием заданных проверочных кодов, проверена правильность ее функционирования. Результат проверки свидетельствует, что функционирование разработанной схемы соответствует исходному заданию».

Размещено на http://www.allbest.ru/

Размещено на http://www.allbest.ru/

ЗАДАНИЕ 3. РАЗРАБОТКА ЦИФРОВОГО АВТОМАТА (ПОСЛЕДОВАТЕЛЬНОСТНОГО ЦИФРОВОГО УСТРОЙСТВА), РЕАЛИЗУЮЩЕГО ЗАДАННЫЙ АЛГОРИТМ ФУНКЦИОНИРОВАНИЯ

По известным параметрам синтезировать схему последовательностного устройства, формирующего на выходе заданную последовательность двоично-десятичных кодов.

Для этого согласно варианту (см. табл. 2.9) необходимо:

2.3.1. Определить число необходимых состояний и объем памяти цифрового автомата.

2.3.2. Преобразовать заданную последовательность выходных чисел к виду двоично-десятичного кода.

2.3.3. Определить разрядность выходного кода устройства.

2.3.4. Нарисовать обобщенную структурную схему проектируемого устройства.

2.3.5. Составить граф переходов цифрового автомата.

2.3.6. Выбрать тип триггера для реализации триггерной подсистемы цифрового автомата и записать его таблицу переходов.

2.3.7. Составить расширенную таблицу истинности, описывающую поведение проектируемого цифрового автомата.

2.3.8. Записать минимизированные ФАЛ, описывающие алгоритм работы комбинационной подсистемы устройства.

2.3.9. Привести полученные ФАЛ к стандартному базису логических элементов.

2.3.10. Составить схему цифрового автомата.

2.3.11. Нарисовать временные диаграммы, поясняющие работу разработанного устройства.

3.12. Сформулировать выводы по работе.



Т а б л и ц а 7.9. Варианты задания 2.3 курсовой работы КР2

№ п.п	Последовательность выходных чисел
1	20, 75, 32, 11, 20, 64, 87
2	51, 46, 93, 54, 58, 14, 14
3	44, 36, 0, 57, 18, 17
4	23, 34, 54, 44, 13, 25, 34
5	54, 48, 86, 59, 59, 22
6	39, 53, 67, 27, 95, 71, 27
7	84, 55, 4, 66, 4, 4
8	74, 77, 40, 16, 50, 50
9	69, 72, 43, 22, 7, 7, 73, 73
10	35, 62, 68, 47, 97, 31, 52, 68
11	15, 9, 37, 56, 82, 99, 33
12	55, 81, 80, 29, 45, 81, 80
13	26, 45, 63, 21, 21, 94
14	38, 28, 19, 96, 42, 28, 19
15	1, 92, 30, 30, 30
16	65, 98, 70, 5, 5, 52
17	8. 41, 78, 8, 41, 78, 2
18	24, 24, 24, 76, 6, 6
19	79, 12, 12, 79, 83, 83
20	49, 60, 91, 22, 36, 91, 91, 22
21	61, 85, 90, 0, 90, 61
22	17, 48, 75, 32, 66, 17, 48
23	36, 94, 62, 71, 35, 38
24	9, 47, 51, 72, 98, 47, 51
25	10, 3, 3, 3, 10, 95, 86, 2
26	52, 74, 85, 26, 85, 26, 64
27	23, 33, 77, 88, 56, 23, 89
28	43, 70, 87, 96, 29, 29, 42
29	25, 33, 15, 65, 63, 65, 6
30	31, 40, 82, 67, 49, 31, 49
31	58, 76, 45, 13, 45, 13, 7, 46
32	55, 84, 93, 53, 60, 53, 88
33	89, 89, 39, 39, 1, 1, 69, 35
34	97, 44, 92, 21, 14, 92
35	36, 81, 16, 37, 62, 16, 43, 99
36	18, 63, 42, 27, 18, 57, 34
37	19, 0, 68, 5, 37, 33, 33, 5
38	15, 40, 77, 93, 71, 77, 32
39	11, 52, 76, 94, 11, 41, 58
40	61, 87, 28, 66, 97, 87
41	46, 55, 67,46, 55, 67, 8
42	9, 10, 56, 84, 25, 69, 9
43	50, 2, 73, 86, 57, 50, 35
44	38, 64, 59, 72, 83, 51, 75, 75
45	44, 23, 70, 82, 79, 12, 54, 39
46	7, 22, 96, 96, 60, 36, 53, 86
47	99, 80, 61, 45, 20, 80, 34
48	6, 37, 15, 88. 42, 26, 88
49	41, 71, 24,78, 61, 71, 24
50	4, 17, 21, 32, 63, 21, 48, 79
51	94, 73, 47, 11, 40, 11, 95
52	38, 52, 76, 57, 83, 14
53	19, 62, 89, 27, 64, 32, 19
54	43, 74, 13, 58, 82, 70, 13
55	65, 90, 59, 84, 16, 90, 81
56	76, 69, 27, 69, 72, 72
57	39, 51, 25, 56, 45, 25, 38
58	92, 49, 91, 85, 3, 3, 44, 56
59	98, 30, 66, 18, 68, 95, 54
60	59, 0, 28, 8, 98, 1, 0, 14
61	93, 2, 97, 87, 20, 54, 10, 74
62	89, 35, 53, 61, 78, 12, 12
63	37, 48, 62, 85, 43, 48, 29
64	15, 67, 81, 44, 39, 67, 3
65	57, 22, 22, 96, 52, 79, 37,9
66	56, 92, 58, 72, 13, 87, 92
67	55, 55, 78, 31, 84, 84,48, 64
68	61, 88, 43, 18, 48, 35, 35, 0
69	82, 49, 71, 27, 95, 95
70	76, 40, 98, 53, 68, 77, 11, 11
71	10, 45, 66, 32, 69, 86, 10
72	51, 47, 89, 33, 74, 25, 47
73	65, 73, 28, 28, 63, 63, 6, 24
74	85, 99, 62, 38, 83, 17, 99, 2
75	30, 54, 60, 26, 94, 23, 60, 1
76	42, 16, 59, 16, 41, 36
77	34, 80, 34, 80, 93, 12, 12, 97
78	91, 57, 29, 21, 57, 29, 4
79	90, 33, 66, 14. 56, 44, 50, 90
80	46, 78, 52, 26, 75, 89, 31
81	24, 45, 24, 45, 73, 87, 41
82	15, 76, 98, 14, 61, 94, 76
83	54, 77, 83, 91, 32, 32, 59
84	65, 86, 72, 53, 70, 70, 42
85	38, 71, 8, 8, 37, 37
86	43, 74, 68, 82, 64, 23, 74, 40
87	13, 7, 20, 97, 51, 39, 20, 20
88	62, 50, 49, 81, 36, 50, 79
89	85, 93, 96, 58, 21, 21, 30
90	69, 25, 88, 5, 5, 5, 28, 17
91	19, 3, 9, 53, 72, 77, 2, 19
92	6, 18, 58, 81, 49, 1, 1, 48
93	64, 86, 43, 27, 75, 67, 91, 38
94	25, 63, 94, 46, 7, 0, 23, 31
95	85, 60, 4, 4, 56, 62, 35, 57
96	73, 87, 17, 34, 41, 52, 66, 90
97	22, 16, 33, 55, 61, 47, 22
98	44, 68, 96, 89, 3, 26, 59
99	14, 54, 84, 92, 36, 11, 54, 84
100	42, 70, 88, 29, 7, 51, 88, 29
101	13, 30, 40, 65, 78, 69, 83, 0
102	12, 12, 79, 79, 95, 95, 99
103	71, 39, 82, 97, 2, 2, 6, 6
104	93, 28, 80. 10, 98, 18, 50, 18
105	82, 36, 61, 83, 11, 21, 45
106	23, 16, 15, 47, 15, 26, 19
107	57, 9, 38, 63, 31, 9, 13, 0
108	25, 33, 8, 35, 46, 8, 49
109	27, 56, 43, 1, 76, 5, 85, 42
110	17, 43, 19, 28, 66, 94, 41, 74
111	34, 32, 97, 78, 48, 52, 99, 37
112	14, 93, 98, 20, 51, 86, 30
113	91, 59, 10, 64, 64, 55
114	96, 4, 58, 40, 3, 60, 65
115	39, 73, 81, 68, 92, 90,81
116	7, 53, 87, 70, 77, 62, 89, 75
117	24, 80, 67, 69, 72, 90, 80
118	71, 36, 42, 59, 86, 33, 21
119	5, 62, 48, 92, 98, 24, 57, 73
120	1, 99, 53, 39, 17, 95, 53
121	27, 66, 45, 13, 84, 29, 3, 82
122	79, 55, 16, 35, 77, 29, 30, 91
123	47, 32, 26, 18, 69, 71, 11, 68
124	38, 37, 75, 14, 9, 89, 75
125	23, 7, 51, 44, 14, 58, 94, 46
126	49, 15, 60, 88, 87,34, 15, 31
127	6, 43, 78, 22, 63, 56, 25, 76
128	10, 20, 8, 65, 83, 31, 96, 70

АНАЛИЗ И СИНТЕЗ ПОСЛЕДОВАТЕЛЬНОСТНЫХ ЦИФРОВЫХ УСТРОЙСТВ

Основные определения. Последовательностными устройствами или автоматами с памятью называют логические устройства, выходной сигнал которых определяется не только действующей в настоящий момент на входе комбинацией переменных, но и всей последовательностью входных и выходных переменных, действовавших в предыдущие моменты времени.

Реализация такого алгоритма работы предполагает, что на входе некоторого логического устройства действует не только комбинация внешних входных сигналов, но и некоторые сигналы, отображающие предысторию работы устройства. Такие сигналы могут вырабатываться в самом комбинационном устройстве и совместно с внешними подаваться на его вход. Очевидно, что, по сути, в последовательностном устройстве существует канал передачи информации с его выхода на вход, причем эта информация суммируется с внешней. Следовательно, такой канал передачи является цепью положительной обратной связи (ПОС), охватывающей исходное комбинационное устройство. На рис. 2.5.1 приведена обобщенная структурная схема, реализующая описанный алгоритм работы устройства.

Размещено на http://www.allbest.ru/

Размещено на http://www.allbest.ru/

Представленная на рис. 2.5.1 структура является конечным автоматом, известным как автомат Мили. Если в схеме отсутствует входной сигнал X[n1…0], то получим структуру, известную как автомат Мура.

В зависимости от выполнения блока ПОС, данная структура порождает два класса устройств. Если в качестве блока обратной связи используется комбинационное устройство, получаем класс устройств называемых триггерами. Эти устройства являются элементарными ячейками памяти, способными хранить один бит информации. Если блок обратной связи сам выполнен как последовательностное устройство, например триггер, то получаем более сложное устройство, которое и является конечным автоматом. Рассмотрим особенности работы обоих классов последовательностных устройств.

Триггеры. Триггером называется устройство, способное формировать два устойчивых значения выходного сигнала и скачкообразно изменять эти значения под действием внешнего управляющего сигнала.

Простейший триггер может быть построен, если в качестве комбинационного логического устройства использовать простейший элемент 2И-НЕ или 2ИЛИ-НЕ. Так как эти элементы содержат инвертор, то для формирования сигнала ПОС выходной сигнал элемента необходимо дополнительно инвертировать. С этой целью можно использовать второй такой же элемент. На рис. 2.5.2 приведены два варианта построения простейшего триггера. Он снабжен двумя информационными входами и и двумя выходами и , сигналы которых связанны операцией инверсии. Рядом со схемами приведены таблицы истинности, поясняющие работу этих устройств. В таблицах под Q_n понимается исходное значение выходного сигнала триггера, а под Q_n+1 значение выходного сигнала после воздействия входных переменных.

Размещено на http://www.allbest.ru/

Размещено на http://www.allbest.ru/

Из таблиц следует, что существует три разновидности комбинаций входных сигналов Х1 и Х0. Первая это комбинация при которой значение выходного сигнала остается неизменным. Вторая - комбинация, которая однозначно определяет выходной сигнал устройства. И третья - это запрещенная комбинация, при которой не выполняется определение триггера (сигнал ), т.е. устройство теряет способность хранить информацию, так как после снятия этой комбинации значение выходного сигнала невозможно прогнозировать.

Реальные схемы триггеров содержат одну или несколько из приведенных ячеек памяти и некоторую комбинационную схему, предназначенную для формирования информационных сигналов Х1 и Х0.

При описании поведения триггера пользуются понятиями: триггер установлен или триггер находится в состоянии установки - выходной сигнал Q = 1; триггер сброшен или триггер находится в сброшенном состоянии - выходной сигнал Q = 0, а так же понятием активного входного сигнала, под которым понимают такое его значение, которое однозначно определяет входной сигнал устройства.

Существующие типы триггеров можно квалифицировать по различным признакам. Наиболее часто в качестве такого признака используют тип информационных входов, управляющих работой устройства.

Различают следующие типы управляющих входов триггеров:

R - раздельный вход сброса триггера (Q = 0);

S - раздельный вход установки триггера (Q = 1);

K - вход сброса универсального триггера (Q = 0);

J - вход установки универсального триггера (Q = 1);

T - счетный вход триггера;

D - информационный вход, сигнал которого переписывается на выход (Q = D);

С - вход синхронизации.

По этим признакам различают синхронные (переключаются только при наличии сигнала на входе синхронизации С) и асинхронные (переключаются сразу после изменения информационных сигналов) RS-триггеры, T-триггеры, JK-триггеры и D-триггеры, последние могут быть только синхронными.

Простейшими триггерами (см. рис. 2.5.2) являются асинхронные RS-триггеры. Для триггера (рис. 2.5.2а) активным входным сигналом является сигнал «лог. 0». Вход Х1 = = S, вход X0 = R. Для триггера (рис. 2.5.2б) активным является сигнал «лог. 1»: вход Х1 = R, X0 = S. Условное изображение асинхронного RS-триггера показано на рис. 2.5.3. В левом выделенном поле указываются все информационные входы триггера. При этом если активным логическим сигналом является сигнал «лог. 0» то соответствующий вход снабжается кружком (как выход ). В правом верхнем углу стоят буква «Т» или «ТТ» в зависимости от того, является ли триггер одноступенчатым или двухступенчатым. Пример построения двухступенчатого триггера приведен в таблице 2.5.1 (Т- и JK-триггеры).

Размещено на http://www.allbest.ru/

Размещено на http://www.allbest.ru/

На практике, работу триггера удобно описывать не таблицами истинности, а таблицами переходов, указывающими, какая комбинация информационных сигналов приводит к заданному изменению выходного сигнала (состояния) триггера.

В табл. 2.5.1 приведены возможные схемы и таблицы переходов различных типов триггеров при условии, что активным логическим сигналом является сигнал «лог. 1».

П р и м е ч а н и я.

1. Таблицы переходов приведены для случая асинхронных триггеров. Работу синхронного триггера можно описать следующей ФАЛ:

т.е. синхронный триггер переключается только в момент активного уровня сигнала на его входе синхронизации С.

Т а б л и ц а 2.5.1. Основные типы триггеров

Тип триггера	Схема	Таблица переходов
Асинхронный RS-триггер		Qn Qn+1 R S 0 0 - 0 0 1 0 1 1 0 1 0 1 1 0 -
D-триггер		Qn Qn+1 D 0 0 0 0 1 1 1 0 0 1 1 1
Двухступенчатый асинхронный Т-триггер		Qn Qn+1 T 0 0 0 0 1 1 1 0 1 1 1 0
JК -триггер		Qn Qn+1 J K 0 0 0 - 0 1 1 - 1 0 - 1 1 1 - 0

2. Прочерк в таблице переходов означает, что на данный информационный вход может быть подан произвольный логический сигнал (либо «0», либо «1»).

Обычно все типы триггеров дополнительно снабжаются асинхронными входами R и S, которые воздействуют непосредственно на элемент памяти. Эти входы позволяют устанавливать или сбрасывать триггер вне зависимости от остальных информационных сигналов. На рис. 2.5.4 приведены логическая схема и обозначение синхронного RS-триггера с асинхронными установочными входами.

Асинхронные входы, как правило, управляются сигналами, инверсными сигналам основных информационных входов. Этот факт отражается либо инверсией над названием соответствующего входа (см. логическую схему элемента), либо кружком на выводе (см. рис. 2.5.4).



Размещено на http://www.allbest.ru/

Размещено на http://www.allbest.ru/

Из приведенных в таблице 2.5.1 триггеров JK-триггер является наиболее универсальным, так как позволяет на своей основе реализовать алгоритмы работы всех остальных триггеров. В таблице 2.5.2 приведены возможные варианты использования JK-триггера.

Т а б л и ц а 2.5.2. Варианты использования JK-триггера

Тип реализуемого триггера	Реализация
Асинхронный RS-триггер с инверсными входами
Синхронный RS-триггер
D-триггер
Асинхронный T- триггер
Синхронный Т-триггер

Из приведенной таблицы следует, что кроме D-триггера, для получения остальных типов триггеров на входы JK-триггер просто необходимо подать соответствующие комбинации сигналов. Следует отметить, что при подаче одновременно активных сигналов на входы J и K, JK-триггер начинает работать как счетный. Это следствие наличие в его внутренней структуре дополнительных цепей обратной связи.

Конечные автоматы. Ранее отмечалось, что если блок обратной связи обобщенной структурной схемы (см. рис. 2.5.1) последовательностного устройства содержит элементы памяти, например триггеры, то полученная структура является конечным автоматом. Термин «конечный» означает, что число выходных сигналов, и, следовательно, состояний автомата, является ограниченным. Введем понятие состояние автомата. Это понятие уже вводилось ранее для одиночного триггера и под ним понимался выходной сигнал триггера. В общем случае, блок обратной связи автомата может содержать несколько триггеров. Поэтому под состоянием понимается сигнал, формируемый на выходе блока обратной связи. С учетом сказанного, обобщенную структурную схему конечного автомата можно представить в виде двух подсистем: комбинационной и триггерной или подсистемы памяти (рис. 2.5.5]. В отличие от ранее рассмотренной, приведенная структура предполагает наличие еще одного сигнала. Это сигнал синхронизации С, используемый для инициализации переключения элементов памяти (триггеров) подсистемы памяти.

Таким образом, изменение выходного сигнала автомата Z [m -1…0] возможно в двух случаях. При изменении входного сигнала и при изменении состояния автомата S [p -1…0], происходящего в момент переключения триггеров его подсистемы памяти. Последнее определяется сигналом синхронизации С.

Размещено на http://www.allbest.ru/

Размещено на http://www.allbest.ru/

Описание поведения цифрового автомата. Наиболее часто для описания алгоритма работы цифрового автомата используют либо граф переходов, либо таблицу состояний. Очевидно, что обе эти формы легко преобразуются одна в другую.

Граф переходов представляет графическую интерпретацию алгоритма работы цифрового автомата. Он наиболее удобен для начальной формализации алгоритма его работы. При построении графа переходов каждому состоянию автомата ставится в соответствие некоторая вершина графа, а переход из одного состояния в другое соответствует направленному ребру, соединяющему начальное и конечное состояния. Причем каждое ребро взвешено, т. е. над ним указывается дробь, числитель которой указывает значение входного сигнала, под действием которого осуществляется указанный переход, а знаменатель соответствует текущему значению выходного сигнала автомата Z[m-1…0].

Таблица состояний включает G + 1 столбец и строк, где G - число различных комбинаций входных сигналов Х[n1…0], которые могут присутствовать на входе автомата. В первом столбце перечисляются все возможные состояния автомата (состояния S_n). Остальные столбцы соответствуют возможным входным сигналам. На пересечении i-ой строки, соответствующей текущему состоянию автомата (соcтояние S_i) и j-го столбца, соответствующего текущему значению входного сигнала (сигнал Х(j)) записывается дробь, числитель которой показывает следующее состояние автомата (S_n+1), а знаменатель - текущее значение выходного сигнала Z. Различные способы описания алгоритма работы автомата приведены в примере 2.5.1

Алгоритм синтеза цифрового автомата. 1. Исходя из условий функционирования, определяют число необходимых состояний и требуемый объем памяти цифрового автомата. Число необходимых для реализации состояний определяется как наибольшее значение выходных кодов устройства, формируемых при одном значении входного сигнала. Объем памяти триггерной подсистемы определяется из условия, что n разрядный двоичный код может принимать различных значений. Тогда требуемый объем памяти, т.е. число необходимых триггеров подсистемы памяти, опделяется из условия:

где функция CEIL означает округление до ближайшего большего целого.

2. Выполняют формальное описание алгоритма работы автомата;

3. Выбирают тип триггера для реализации подсистемы памяти.

4. Используя формальное описание алгоритма работы автомата и таблицу переходов выбранного типа триггеров, составляют расширенную таблицу истинности, характеризующую работу комбинационной подсистемы автомата. Число строк этой таблицы равно максимальному числу входных сигналов, действующих на входе комбинационной подсистемы. В столбцах таблицы записывается следующая информация: Х[n-1…0] - входной сигнал, S_n [q-1….0] - текущее состояние автомата, S_n+1[q-1…0] - последующее состояние автомата, Y[k-1…0] - cигнал ПОС, Z[m-1…0] - выходной сигнал автомата.

5. Используя расширенную таблицу истинности, минимизируют функции алгебры логики (ФАЛ), описывающие работу комбинационной подсистемы автомата;

6. Используя полученные ФАЛ, синтезируют схему цифрового автомата.

Проиллюстрируем описание алгоритма работы автомата на примере.

Пример 2.5.1. Спроектировать устройство, формирующее на выходе следующие последовательности выходных кодов:

при входном сигнале X = 1: 000, 001, 010, 100;

при входном сигнале Х = 0: 100, 010, 001, 000.

Изменение входного сигнала должно приводить к изменению выходного кода в соответствие с заданными последовательностями сигналов. Причем это изменение должно происходить по фронту импульса внешнего сигнала синхронизации.

1. Из заданного алгоритма работы следует, что при одном значении входного сигнала Х на выходе автомата может формироваться 4 кода. Следовательно, число необходимых состояний автомата . Для реализации такого числа состояний достаточно двух триггеров .

2. Синтезируем граф переходов, описывающий заданный алгоритм работы устройства. Обозначим состояния автомата окружностями и обозначим их как S0, S1, S2 и S3 (рис. 2.5.6). Используя граф переходов, составим таблицу состояний автомата. В таблице состояний обозначено S0 = 00, S1 = 01, S2 = 10, S3 = 11 (табл. 2.5.1).

3. Для реализации триггерной подсистемы можно использовать любой тип синхронного триггера, изменяющего своё состояние по фронту импульса сигнала синхронизации. Используемый тип триггера определяет схему комбинационной подсистемы автомата. Можно сформулировать некоторые общие закономерности выбора типа используемого триггера. При выборе триггера, управляемого двумя информационными сигналами (RS- и JK-триггера) увеличивается разрядность сигнала ПОС, однако, как правило, упрощается схема комбинационной подсистемы.

Размещено на http://www.allbest.ru/

Размещено на http://www.allbest.ru/

При выборе триггера с одним управляющим сигналом (D- и T-триггеры) уменьшается разрядность сигнала ПОС, но усложняется структура комбинационной подсистемы. Учитывая сказанное, выберем для реализации подсистемы памяти Т-триггеры. Таблица 2.5.2 соответствует таблице переходов Т-триггера.

4. Составим расширенную таблицу истинности (табл. 2.5.3).

Т а б л и ц а 2.5.3. Расширенная таблица истинности заданного алгоритма устройства

X	Sn	Sn+1	Y	Z
0	00	11	11	100
0	01	00	01	000
0	10	01	11	001
0	11	10	01	010
1	00	01	01	000
1	01	10	11	001
1	10	11	01	010
1	11	00	11	100

Поясним составление расширенной таблицы истинности. В первых двух столбцах таблицы записаны все комбинации фактически возможных входных сигналов комбинационной подсистемы автомата. Это входные сигналы Х и сигналы , формируемые подсистемой памяти в данный момент времени. Очевидно, сигнал S_n определяется комбинацией выходных сигналов триггеров подсистемы памяти, т.е. , где и выходные сигналы триггеров под номерами 1 и 0.

Третий столбец таблицы содержит выходные сигналы (состояния) подсистемы памяти, которые должны формироваться после переключения триггеров:

.

Значения этих сигналов берутся либо из графа переходов автомата, либо из таблицы его состояний.

Четвертый столбец содержит сигналы ПОС, которые должна формировать комбинационная подсистема для обеспечения заданного порядка переключения триггеров подсистемы памяти. Подсистема памяти в нашем случае состоит из двух Т-триггеров, поэтому сигнал 2-разрядный код, где и соответственно информационные сигналы первого и нулевого триггеров подсистемы памяти. Значения этих сигналов можно получить из таблицы переходов выбранного типа триггера (см. табл. 2.5.2). Например, для первой строки расширенной таблицы истинности имеем и т.е. оба триггера должны переключиться. Аализ таблицы 2.5.2 показывает, что для перехода триггера из сброшенного состояния в состояние установки на его информационный вход необходимо подать управляющий сигнал . Поэтому сигнал (код) Y для этой строки равен 11.

Последний столбец таблицы 2.5.3 содержит значения выходных сигналов, которые, для известных , выбираются либо из графа переходов, либо из расширенной таблицы истинности.

Размещено на http://www.allbest.ru/

Размещено на http://www.allbest.ru/

5.

Для завершения проектирования необходимо получить ФАЛы, описывающие поведение комбинационной подсистемы. Эти ФАЛы можно синтезировать из расширенной таблицы истинности, которая содержит всю информацию о входных и выходных сигналах подсистемы. Проведем минимизацию этих ФАЛ с использованием карт Вейча. На рис. 2.5.7 приведены соответствующие карты Вейча.

Используя полученные карты, запишем минимизированные ФАЛ для комбинационной подсистемы проектируемого устройства.

, , , ,

.

Преобразуем полученные выражения к базису элементов И-НЕ.

, ,

,

.

6. Используя полученные ФАЛ и выбранный тип триггеров для реализации блока памяти, синтезируем схему проектируемого устройства (рис. 2.5.8).

На схеме автомата триггер DD1 формирует сигналы и . Триггер DD2 формирует сигналы и . Для получения сигнала «лог. 1» используется логический элемент DD3 (2И-НЕ), на вход которого подаются два сигнала нулевого потенциала, который принято считать сигналом «лог. 0». Элемент DD4 используется как инвертор для формирования сигнала .

Элементы DD5, DD6 и DD13 формируют сигнал , управляющий работой триггера DD1. Элементы DD7…DD12 и DD14…DD16 формируют выходные сигналы Z автомата.

Рис. 2.5.8. Схема синтезированного автомата



ПРИМЕР СИНТЕЗА ПОСЛЕДОВАТЕЛЬНОСТНОГО ЛОГИЧЕСКОГО УСТРОЙСТВА

Рассмотрим пример синтеза последовательностного устройства, формирующего на выходе следующую последовательность кодов: 21, 97, 67, 21, 38, 96.

3.6.1. Определим необходимое число состояний и требуемый объем памяти автомата, формирующего на выходе заданную последовательность выходных кодов. Согласно заданию на выходе устройства должно быть сформировано 6 чисел. При этом число 21 повторяется 2 раза. Для автомата это два различных числа, так как после первого числа 21 идет число 97, а после второго - число 38. Поэтому на выходе формируется 6 различных чисел и .

3.6.2. Для определения числа требуемых триггеров воспользуемся выражением:

Итак, для реализации подсистемы памяти необходимо 3 триггера.

3.6.3. Преобразуем заданные десятичные коды к виду двоично-десятичных кодов. Результаты преобразования сведены в таблицу 3.6.

Таблица 3.6.1. Двоично-десятичное представление выходных кодов

Исходное число	Старший разряд выходного числа	Младший разряд выходного числа
	Z7	Z6	Z5	Z4	Z3	Z2	Z1	Z0
21	0	0	1	0	0	0	0	1
97	1	0	0	1	0	1	1	1
67	0	1	1	0	0	1	1	1
21	0	0	1	0	0	0	0	1
38	0	0	1	1	1	0	0	0
96	1	0	0	1	0	1	1	0



П р и м е ч а н и е. В двоично-десятичном коде каждый разряд десятичного числа представляется четырехразрядным двоичным кодом, в котором используется только 10 первых значений. Коды с 10 по 15 не используются.

Согласно полученной таблице для реализации заданной последовательности кодов необходимо использовать 8-разрядный код Z7…Z0.

Размещено на http://www.allbest.ru/

Размещено на http://www.allbest.ru/

3.6.4.

Обобщенная структурная схема проектируемого устройства имеет вид, показанный на рис. 3.6.1. Очевидно, что для функционирования устройства не требуется использование входного сигнала, т.е. устройство имеет структуру автомата Мура.

3.6.5. Синтезируем граф переходов проектируемого устройства. Отметим, что для работы устройства необходимо 6 состояний, в то время как при объеме памяти (3 триггера) возможно формирование 8 состояний. Следовательно, 2 возможных состояния являются лишними и необходимо обеспечить работоспособность устройства при появлении на выходе этих лишних состояний (аварийных режимов). Для этого надо предусмотреть принудительный выход из этих состояний. Допустим, что при попадании устройства в лишнее состояние автомат должен вернуться к началу последовательности, при этом на выходе должен сформироваться нулевой код. Отвечающий сказанному граф переходов показан на рис. 3.6.2. В этом графе, в виду отсутствия входного сигнала, в числителе дроби, записанной над ребром графа, стоит прочерк.

Рис. 3.6.2. Граф переходов проектируемого устройства

Для реализации триггерной подсистемы выбираем JK-триггер. Запишем таблицу переходов триггера данного типа (табл. 3.6.2). Особенностью данной таблицы является наличие большого числа неопределенных сигналов, что, с большой степенью вероятности, позволит упростить реализацию комбинационной подсистемы автомата за счет получения не полностью определенной расширенной таблицы истинности. С выбором типа триггера заканчивается проектирование подсистемы памяти. Она состоит из 3-х JK-триггеров. Сигнал ПОС Y, соответствующий таблице переходов, является 6-разрядным:, по два управляющих сигнала на каждый триггер. Сигнал 3-разрядный.

Таблица 3.6.2. Таблица переходов JK-триггера

Qn	Qn+1	J	K
0	0	0	-
0	1	1	-
1	0	-	1
1	1	-	0

3.6.6. Составим расширенную таблицу истинности, описывающую работу комбинационной подсистемы автомата (табл. 3.6.3). Для этого состояниям, указанным на графе переходам, присвоим следующие коды: S0 = 000; S1 = 001; S2 = 010; S3 = 011; S4 = 100; S5 = 101; S6 = 110; S7 = 111.

Таблица 3.6.3. Расширенная таблица истинности комбинационной подсистемы автомата

Sn	Sn+1	Y	Z
Q2	Q1	Q0	Q2	Q1	Q0	J2	K2	J1	K1	J0	K0	Z7	Z6	Z5	Z4	Z3	Z2	Z1	Z0
0	0	0	0	0	1	0	-	0	-	1	-	0	0	1	0	0	0	0	1
0	0	1	0	1	0	0	-	1	-	-	1	1	0	0	1	0	1	1	1
0	1	0	0	1	1	0	-	-	0	1	-	0	1	1	0	0	1	1	1
0	1	1	1	0	0	1	-	-	1	-	1	0	0	1	0	0	0	0	1
1	0	0	1	0	1	-	0	0	-	1	-	0	0	1	1	1	0	0	0
1	0	1	0	0	0	-	1	0	-	-	1	1	0	0	1	0	1	1	0
1	1	0	0	0	0	-	1	-	1	0	-	0	0	0	0	0	0	0	0
1	1	1	0	0	0	-	1	-	1	-	1	0	0	0	0	0	0	0	0

3.6.7. Минимизацию ФАЛ подсистемы выполнена с использованием карт Вейча (рис. 3.6.3).

Размещено на http://www.allbest.ru/

Размещено на http://www.allbest.ru/

3.6.8. Приведем полученные выражения к базису элементов И-НЕ и ИЛИ-НЕ. При этом допустимое число входов элементов должно равняться 2, 3 или 4.

,

,

,

,

,

,

,

,

,

,

,

,

,

.

Основным критерием при выборе типа логического элемента было выбрано получение наиболее простых выражений, что предполагает упрощение схемной реализации устройства.

3.6.9. Синтезированная по ФАЛ схема автомата, приведена на рис. 3.6.4.

3.6.10. Нарисуем временные диаграммы, поясняющие работу спроектированного устройства. Для этого на вход С подадим последовательность импульсов синхронизации, а на выходах триггеров подсистемы памяти зададим одно из возможных состояний S. В качестве примера, на рис. 3.6.4 на выходах триггеров задано исходное состояние автомата S = 000. Для этого случая на выходе комбинационной подсистемы формируются следующие сигналы: J2 = 0, K2 = 0, J1 = 0, K1 = 1, J0 = 1, K0 = 1, Z = 00100001. Полученные сигналы подтверждают исходное задание, так как на выходе получено число 21, а следующим состоянием будет S = 001.

При нахождении выходных сигналов комбинационной подсистемы удобно пользоваться введенным ранее для триггеров понятием активного логического уровня. Для элемента И-НЕ активным является сигнал «лог.0» так как появление на любом его входе этого сигнала выходной сигнал однозначно равен «лог.1». Для элемента ИЛИ-НЕ это сигнал «лог.1» формирующий на выходе сигнал «лог.0». Поэтому (см. рис. 3.6.4) нет необходимости искать сигнал на выходе элемента DD12, так как на выходе DD11 сформирован сигнал «лог.0» задающий на выходе элемента DD18 сигнал «лог.1». На рис. 3.6.5. приведены полученные таким образом временные диаграммы работы спроектированного автомата.

Применение двухступенчатых триггеров привело к тому, что, фактически изменение выходного кода автомата происходит по срезу импульса синхронизации. Поэтому, для реализации переключения по фронту на входе устройства, сигнал синхронизации С необходимо инвертировать (см. элемент DD0, рис. 3.6.4).



Размещено на http://www.allbest.ru/

Размещено на http://www.allbest.ru/



СПИСОК ЛИТЕРАТУРЫ

1. Беневоленский С.Б., Марченко А.Л. Основы электротехники. Учебное пособие для втузов. - М.: Физматлит, 2007. - 568 с.

2. Марченко А.Л.,Опадчий Ю.Ф.Электротехника и электроника. Учебник для вузов. В 2-х кн. Кн. 1. Электротехника. - М.: НИЦ Инфра-М, 2015. - 574 с.

3. Беневоленский С.Б., Марченко А.Л. Основы электротехники. Компакт-диск (660 Мб). - М.: Дискарт, 2007.

4. Опадчий Ю.Ф., Глудкин О.П., Гуров А.И. Аналоговая и цифровая электроника (Полный курс): Учебник для вузов . Под ред. О.П. Глудкина. М.: Голячая линия. Телеком, 2007. - 768 с.

5..Марченко А.Л. Основы электроники. Учебное пособие для вузов. - М.: ДМК Пресс. 2009. - 296 с.

6. Новожилов О.П. Основы цифровой техники. Учебное пособие. М.: РадиоСофт, 2004. - 528 с.

Размещено на Allbest.ru

...