Размещено на http://www.allbest.ru/

ДЕПАРТАМЕНТ ОБРАЗОВАНИЯ ГОРОДА МОСКВЫ

Государственное бюджетное профессиональное образовательное учреждение города Москвы

«МОСКОВСКИЙ КОЛЛЕДЖ БИЗНЕС-ТЕХНОЛОГИЙ»

Факультет Информационные технологии

ПОЯСНИТЕЛЬНАЯ ЗАПИСКА

к курсовому проекту

Проектирование цифрового измерительного устройства с автоматической обработкой результатов измерений на базе микропроцессорных комплексов (МПК) или микроконтроллеров (МК)

Студент Володин С.М.

Председатель П(Ц)К В.А. Фридман

МОСКВА



1. Краткий обзор и анализ принципов и методов проектирования ЦИУ с МПК

Принципы построения ЭВМ:

1.Принципы программного управления.

Он обеспечивает автоматизацию процессов вычислений на ЭВМ. Согласно этому принципу программа состоит из набора команд, которые выполняются микропроцессором автоматически друг за другом в определённой последовательности.

2.Принцип однородности памяти.

Программы и данные хранятся в данной ячейке памяти. Над командами можно выполнять такие же действия, как и над данными.

3.Принцип адресности.

Структурно основная память состоит из пронумерованных ячеек. Микропроцессору в произвольный момент времени доступна любая ячейка. Это позволит обращаться к произвольной ячейке без просмотра предыдущих.

4. Принцип двоичного кодирования.

Согласно этому принципу, вся информация, как данные, так и команды, кодируются двоичными цифрами 0 и 1. Каждый тип информации представляется двоичной последовательностью и имеет свой формат. Последовательность битов в формате, имеющая определенный смысл, называется полем. В числовой информации обычно выделяют поле знака и поле значащих разрядов. В формате команды можно выделить два поля: поле кода операции и поле адресов.

Магистрально-модульный принцип построения ЭВМ

В основу современных персональных компьютеров положен магистрально-модульный принцип. Модульный принцип позволяет комплектовать нужную конфигурацию и производить необходимую модернизацию. Модульный принцип опирается на шинный принцип обмена информацией между модулями Системная шина или магистраль компьютера включает в себя несколько шин различного назначения. Магистраль включает в себя три много разрядные шины:

- Шина данных

- Шина адреса

- Шина управления

Шина данных используется для передачи различных данных между устройствами компьютера. Особый тип данных - команды процессора, которые также передаются по шине данных. Основная характеристика шины - количество разрядов, скорость передачи по 64- разрядной шине будет в два раза выше, чем по 32- разрядной шине. Передача по шине данных может осуществляться в разных направлениях, например, от процессора к памяти и от памяти к процессору.

Шина адреса применяется для адресации пересылаемых данных, то есть для определения их местоположения в памяти или в устройствах ввода/вывода. При получении (чтении) данных процессор устанавливает на шине адреса тот номер ячейки памяти, где хранятся требуемые данные, а при необходимости сохранить данные - номер той ячейки, где данные будут храниться. Количество всех возможных адресов определяется как 2n, где n- количество разрядов шины адреса. Например, 32-разрядная шина адреса позволяет адресовать 232 или 4 294 967 296 ячеек памяти.

Шина управления включает в себя управляющие сигналы, которые служат для временного согласования работы различных устройств компьютера, для определения направления передачи данных, для определения форматов передаваемых данных и т.д. Одним словом, это служебная информация.

Помимо этих трех шин существует также шина питания, по которой к устройствам компьютера подаются питающие напряжения (обычно это +5В, +12В,-5В, и -12В), а также общие провода («земля») с нулевым потенциалом.



Рис 1. Структурная схема ЦИУ с применением МП.

На схеме буквами ВУ обозначено входное устройство, осуществляющее выбор поддиапазона измеряемой величины. Выбор осуществляется посылом кода из микропроцессора

УС (устройство сопряжения) осуществляет согласование работы приборов схемы с центральным модулем микропроцессора

ПЗУ предназначено для хранения констант

ОЗУ предназначено для временного хранения обрабатываемых данных

ИУ (измерительный усилитель) - это усилитель с регулируемым коэффициентом измерения. ИУ служит для усиления сигнала малой амплитуды. Требуемый коэффициент усиления определяется микропроцессором. Изменение коэффициента усиления определяется по приёме микропроцессора соответствующего кода.

Для выполнения аналого-цифрового преобразования можно использовать выпускаемые промышленностью законченные аналого-цифровые преобразователи, или законченные в интегральном исполнении, запуск которого осуществляется по команде микропроцессора. В этом случае мы используем микропроцессор не только для запуска аналого-цифрового преобразователя, но и для программного управления аналого-цифровым преобразованием. При этом узлы используемые в аналогово - цифровом преобразовании сигнала должны иметь все связи со всеми шинами прибора. Использование микропроцессора для управления процессом аналого-цифрового преобразования даёт возможность реализации на одних и тех же аппаратных средствах различных алгоритмов аналогово-цифрового преобразования.

ОУ (отсчётное устройство) отображает результаты измерения

ПУ (пульт управления) необходим для ручного управления прибором (пульт управления)

ИМ (интерфейсный модуль) служит для связи с внешним системным интерфейсом, что необходимо при выпуске серийных приборов

Для создания разного рода цифровой электроники предлагается три основных способа их реализации: аппаратный, программный и аппаратно- программный.

Первый способ - аппаратный. При этом способе устройство будет наиболее быстродействующим, но при этом менее гибким и более сложным.

Второй способ - программный. Этот способ подразумевает наличие в устройстве программного обеспечения, который управляет всей работой устройства. Этот способ является легче в реализации и более гибким по сравнению с аппаратным, однако по быстродействию это устройство будет меньше, чем у устройства с аппаратной реализаций.

Третий способ - это аппаратно - программный. Сочетает в себе лучшие качества двух предыдущих способов, которые перекрывают недостатки друг друга.

Данная курсовая работа описывает построение Цифрового Измерительного Устройства (ЦИУ) на базе Микроконтроллера (МК). Данное измерительное устройство должно выполнять следующие требования:

Поэтому в данной курсовой работе будет использоваться аппаратно - программный способ, который является наиболее оптимальным при построении большинства различных цифровых устройств.



2. Назначение и область применения ЦИУ

Микропроцессор - это функционально законченное цифровое устройство, выполненная в виде одной или нескольких БИС и предназначенное для выполнения операций по обработке информации и управления ею в соответствии с программой, хранимой в памяти

В узком смысле микропроцессор по своему назначению и функциональным особенностям совпадает с центральным процессорным элементом вычислительной техники, выполненное на основе БИС. Микропроцессор обычно используется в качестве основного элемента микропроцессорных систем.

Микропроцессорные системы предназначенные для вычислений содержат в своей минимальной конфигурации микропроцессор, блоки ПЗУ и ОЗУ, блок интерфейса, через которую осуществляется связь между периферийными устройствами.

Будем считать, что микропроцессорная система используется в аппаратуре для выполнения некоторого написанного нами алгоритма обработки информации, поэтому основная программа работы микропроцессорной системы записывается в ПЗУ.

ПЗУ предназначено для хранения подпрограмм, постоянных таблиц, и других данных. ОЗУ служит для хранения данных с поступающих входных устройств, а также данных, приготовленные для передачи через выходные устройства, а также промежуточных результатов вычислений и некоторой адресной информации. Блок генератора тактовых импульсов, который строится на основе кварцевого генератора и предназначен для выработки тактовых импульсов и некоторых других вспомогательных сигналов.

Интерфейс представляет собой совокупность шин для передачи информации, электронных схем специальных сигналов и алгоритмов, упрощающий обмен информацией.

Блок интерфейса служит для сопряжения сигнала микропроцессорной системы и выходных и выходных устройств по временным и электрическим параметрам, а также для преобразования данных и управления обменом.

Центральный процессорный элемент состоит из:

1.Устройство управления с регистром команд и дешифратором команд

2. Арифметико - логическое устройство с аккумулятором, при этом аккумулятор является основным рабочим регистром

3. Регистр общего назначения

4. Счётчик команд

Связь между всеми блоками осуществляется при помощи ряда шин, к которым относятся: шина адреса, шина данных, шина управления, и шины контроля

Использование микропроцессорных систем в дискретных и цифровых устройствах позволяет использовать одни и те же аппаратные средства для управления процессами измерения, вводом и выводом данных и их обработкой.

Это даёт возможность при небольших аппаратных затрат расширить функциональные возможности дискретных и цифровых устройств, улучшить их технические параметры, а также автоматической смены программ, выбирать алгоритм, обеспечивающие заданные параметры.

Рис. 2 Обобщенная структурная схема ЦИУ

3. Описание применяемого метода преобразования

Сущность используемого прямого метода заключается в том, что начало и конец интервала преобразования _пр синхронизируется с импульсами меньшей из двух частот: преобразуемой частоты f_x или частоты счетных импульсов f_сч. Длительность интервала преобразования _пр определяется числом сосчитанных счетных импульсов N₁ и числом импульсов преобразуемой частоты N₂, уместившихся в интервал преобразования. Обозначим через Т_х и Т_сч периоды соответствующих импульсных последовательностей: T_x=1/f_x, Т_сч=1/f_сч. Согласно методу зависимого счета приближенно выполняется следующее равенство:

_прN₂ T_x N₁ T_сч;

откуда

f_x=N₂f_cч/N₁

Максимальная методическая погрешность преобразования определяется числом сосчитанных импульсов большей из частот f_x или f_cч:

_м.maxmax{1/N₁;1/N₂}

В зависимости от соотношения между частотами f_x и f_cч возможны два следующих варианта, рассматриваемые на рис.3



а) б)

Рис 3. Варианты соотношений частот f_x и f_cч

В случае f_x< f_cч (рис. 1.1,а) величина интервала преобразования _пр=N₁T_сч, где N₁ выбирается из условия попадания не менее N₂=1/_м.max=1000 импульсов преобразуемой частоты в интервал преобразования _пр : _пр>N₂*T_x.

В случае f_x f_cч (рис. 1.1,б) величина интервала преобразования _пр=N₂T_х, где N₂ выбирается из условия попадания не менее N₁=1/_м.max=1000 счетных импульсов в интервал преобразования _пр : _пр>N₁* T_сч .

Метод реализуется относительно просто с помощью микроконтроллера МК, двух счетчиков импульсов и схемы определения конца преобразования. Структурная схема реализации метода приведена на рис 4 На рисунке ШД₁ и ШД₂- шины данных микроконтроллера МК.

Рис 4. Структурная схема реализации метода

В основу этого метода положено оптимальное объединение двух существующих направлений реализации метода зависимого счета, заключающееся в сочетании современных быстродействующих микроконтроллеров, обладающих широкими вычислительными, логическими и интерфейсными возможностями и реализующих программное преобразование частоты импульсов, а также схемы преобразования, содержащей входные формирователи, счетчики импульсов, ключи и другие элементы.

Модифицированный метод зависимого счета заключается в параллельных преобразованиях входных частотных импульсных последовательностей. Преобразование производится за интервал времени, равный целому числу периодов входной импульсной последовательности, гарантирующий требуемую точность измерений и обеспечивающий близкое к оптимальному быстродействие. Это достигается за счет синхронизации моментов начала и конца преобразования с моментами поступления преобразуемых импульсов. С поступлением в канал преобразования первого (после прихода команды о начале преобразования) входного импульса счетчиком импульсом начинается счет преобразуемых импульсов. Счет продолжается в течении интервала времени t_п,min, обеспечивающего необходимую точность преобразования и возможность оптимального использования временного ресурса микроконтроллера для всех каналов преобразования. Первый появившийся после окончания этого интервала времени входной импульс является сигналом о конце преобразования. С его приходом блокируется счет импульсов по этому каналу преобразования (с помощью команды управления микроконтроллера) и выполняется чтение числа сосчитанных счетчиком импульсов, ввод этих данных в микроконтроллер и обнуление счетчика импульсов, для дальнейших преобразований. Особенностью модифицированного метода являются способы разрешения возможных конфликтов между каналами преобразования.

В качестве устройств управления процессом преобразования и обработки результатов преобразований целесообразно использовать современные быстродействующие микроконтроллеры, обладающие широкими вычислительными, логическими и интерфейсными возможностями.

4. Обоснование выбора оптимального варианта структурной схемы ЦИУ

В этом параграфе рассматривается структурная схема частотомера по методу зависимого счета представлена на рис. 5

Рис. 5 Структурная схема широкодиапазонного четырехканального модуля.

Структурная схема частотомера аналогичные каналы преобразования. Каждый канал преобразования из {Кп₁,…,Кп₄}содержит следующие элементы: триггер Шмитта (ТШ); устройство гальванической развязки (УГР); микроконтроллер (МК) с пятью портами: портом ввода статусных сигналов СПП₁,…,СПП₄; портом ввода данных Nx₁,…,Nx₄; портом управления каналами преобразования с помощью управляющих сигналов замыкания ключей ЗКл₁,…, ЗКл₄ и чтения данных ЧТ₁,…,ЧТ₄; портом блоков захвата, осуществляющих захват выходных сигналов от каналов преобразования кБЗ₁,…, кБЗ₄; порт блоков сравнения, вырабатывающих команды управления сБС₁,…, сБС₄; двунаправленный последовательный порт ввода - вывода ДПП для связи с ЦЭВМ; двоичный счетчик числа измеряемых импульсов СИ и электронные ключи Кл1 и Кл2.

5. Описание принципа действия структурной схемы ЦИУ

Статусные сигналы СПП₁,…,СПП₄ свидетельствуют о возможных переполнениях двоичных счетчиков импульсов СИ за время одного преобразования. Данные Nx₁,…,Nx₄ содержат информацию о числе сосчитанных за время преобразования преобразуемых импульсов. Сигналы управления ЗКл₁,…, ЗКл₄ осуществляют замыкание ключей Кл1, сигналы управления ЧТ₁,…,ЧТ₄ осуществляют чтение содержимого, сигналы управления СБ₁,…, СБ₄ осуществляют обнуление счетчиков импульсов перед следующим преобразованием. Захватываемые сигналы кБЗ₁,…, кБЗ₄ поступают с выхода устройств гальванической развязки на входы блока захвата процессора внешних событий микроконтроллера МК. Результаты сравнения сБС₁,…, сБС₄ текущего времени с концом минимального интервала преобразований поступают с выходов блоков сравнения процессора внешних событий на управляющие входы ключей Кл2 каналов преобразования.

В каждом из 4-х каналов преобразования Кп₁,…,Кп₄ выполняются аналогичные преобразования. Частотные импульсные сигналы S₁(t),…..,S₄(t) поступают на входы модуля ввода данных по аналоговым линиям связи с выходов частотных датчиков физических величин или других источников сигналов. В промышленных условиях работы эти сигналы подвергаются воздействию помех общего и нормального вида. Форма входных импульсов последовательности S₁(t),…..,S₄(t) может быть далека от прямоугольной, вследствие действия линейных искажений в аналоговых линиях связи частотных датчиков со входами модуля ввода данных.

С целью повышения точности преобразований, в канале преобразования модуля ввода данных используются триггер Шмитта (ТШ) и устройство гальванической развязки (УГР), обеспечивающие снижение уровней помех общего и нормального видов, восстановление прямоугольной формы входных импульсных сигналов и защиту центральной части модуля ввода данных от электрических перегрузок (высоких напряжений). Пороги срабатывания и ширина петли гистерезиса триггера Шмитта выбираются исходя из параметров импульсов S₁(t),…..,S₄(t) и максимального уровня помех нормального вида, накладывающихся на преобразуемые частотные сигналы S₁(t),…..,S₄(t). К триггеру Шмитта и устройству гальванической развязки предъявляются требование высокого быстродействия.

Произвольный j-й канал преобразования модуля ввода работает следующим образом. МК начинает очередное i-ое преобразование частоты в j-м канале преобразования. С приходом первого импульса S_j(t) МК замыкает командой ЗКл_j ключ Кл1, с помощью таймера начинает отсчет времени преобразования t_пji и с помощью команды сБС_j, ключ Кл2 блокирует захват импульсов S_j(t) на минимальное время преобразование t_п,min, гарантирующее заданную точность преобразований. Одновременно импульсы S_j(t) поступают через ТШ и УГР на вход счетчика импульсов СИ, осуществляющего их подсчет.

По прошествии времени t_п,min с помощью команды замыкается ключ Кл2 и тем самым разблокируется поступление импульсов S_j(t) на вход порта блоков захвата ПВС. С приходом очередного импульса S_j(t) преобразование прекращается: размыкается ключ Кл1 и прекращается счет импульсов S_j(t), размыкается ключ Кл2 и вновь блокируется поступление импульсов S_j(t) на вход порта блоков захвата ПВС, с помощью таймера МК определяется действительное время преобразования t_пji, число N_xji сосчитанных счетчиком СИ импульсов вводится через порт ввода данных в память МК. Чтением статусного сигнала СПП_j МК проверяет наличие переполнений счетчика за время преобразования и в этом случае принимает решение о выходе преобразуемой частоты за верхнюю границу диапазона преобразований модуля ввода. В противном случае МК выполняет расчет значения преобразуемой частоты .

Полученный результат преобразования f_xji, сопровождаемый адресом канала преобразования, передается в двунаправленный последовательный порт ДПП и далее по каналу связи в ЦЭВМ. I-е преобразование заканчивается и j-ый канал преобразования ожидает новой команды от МК на начало следующего (i+1) -го.

Для разрешения конфликтов между каналами преобразования используется система вложенных прерываний со следующими приоритетами, начиная с высшего:

· от двунаправленного последовательного порта (ДПП) с приходом команды управления из ЦЭВМ;

· от двухкаскадного таймера микроконтроллера в момент его переполнения;

· от каналов захвата ЕРА₁,….ЕРА_n;

· от каналов сравнения СОМ₁,…,СОМ_n процессора внешних событий микроконтроллера.

На рис. 6 приведены временные диаграммы преобразуемых частотных импульсных сигналов, поступающих на входы процессора внешних событий микроконтроллера, и показана последовательность операций обработки и передачи полученных результатов преобразований в ЦЭВМ; рассматривается одна из возможных реализаций множества преобразуемых импульсных сигналов, а также сигналы управления и процессы обработки сигналов в микроконтроллере (упр. и обр. на временных диаграммах). Для большей ясности число каналов преобразования ограничено тремя.

На рис.6. введены следующие обозначения: S₁(t),…,S₃(t) - преобразуемые импульсные сигналы; И_нj, И_кj - импульсы начала и конца интервала преобразования j-го сигнала; t_нj, t_кj - моменты времени появления импульсов И_нj, И_кj; t_п,min - минимальный интервал, гарантирующий требуемую точность преобразований; t_пj - момент времени его окончания в j-м канале преобразования; НПj - команда начала преобразования j-го сигнала; _01j,_02j,_03j - длительности процессов обработки прерываний микроконтроллера, связанных с появлением И_нj, моментом времени t_пj, и появлением импульса И_кj, соответственно; Т_пр - полное время преобразования в одном канале; _пj - время передачи результата преобразований j-го канала в ЦЭВМ.

Рис.6. Временные диаграммы преобразуемых частотных импульсных сигналов, операций обработки и передачи результатов преобразований в ЦЭВМ

Время обработки импульса начала интервала преобразования _01j включает времена захвата импульса И_нj, фиксации и запоминания момента его появления t_нj, расчета момента времени t_пj = t_нj + t_п,min - окончания минимального интервала преобразования в j-ом канале, блокирования j-го блока захвата процессора внешних событий и инициализации блока сравнения микроконтроллера.

Время обработки _02j в момент времени t_пj включает время коммутации электронных ключей j-го канала преобразования и разблокировки j-го блока захвата процессора внешних событий микроконтроллера.

Время обработки _03j включает время захвата импульса И_кj, фиксации и запоминания момента его появления t_кj, анализа числа переполнений двоичного счетчика импульсов, съема и запоминания его содержимого, расчета периода преобразуемой частоты и передачи последнего совместно с кодами адреса модуля ввода данных и канала преобразования в двунаправленный порт последовательного ввода - вывода микроконтроллера.

Время передачи результатов преобразований в ЦЭВМ - _п - определяется длиной сообщения и скоростью передачи цифровой информации по каналу связи модуля ввода данных с ЦЭВМ. Применение современных интерфейсов RS-485 обеспечивает скорость передачи данных порядка нескольких Мбод.



6. Разработка и описание работы функциональной схемы ЦИУ

В состав микроконтроллера интегрированы периферийные устройства: порты ввода/вывода общего назначения, порт последовательного ввода/вывода, генератор ШИМ-сигналов, многоканальный процессор событий и программируемый контроллер прерываний. Все периферийные устройства связаны между собой 8-разрядной шиной адреса периферийных устройств.

Ядро микроконтроллера (рис. 7) состоит из центрального процессора ЦПУ и модуля интерфейса памяти.



Рис.7. Функциональная схема ядра микроконтроллера

В состав центрального процессора входят: блок выравнивания (Aligner) и упорядочивания команд (Instruction Sequencer), исполнительный модуль (Execution Unit) и модуль внутреннего регистрового ОЗУ - регистровый файл (Register File). Модуль интерфейса памяти связан с центральным процессором и контроллером шины 24-разрядной шиной адреса (см. рис.7). Младшие 8 разрядов этой шины через интерфейс шин встроенной периферии образуют шину адреса периферийных устройств, которая обеспечивает доступ к контроллеру прерываний и другим встроенным на кристалл периферийным устройствам.

Центральный процессор (ЦПУ) построен в соответствии с так называемой конвейерной архитектурой. Конвейер команд дает необходимые указания исполнительному модулю для выполнения операций с байтами, словами или двойными словами, расположенными как в нижнем регистровом файле, так и в любом произвольном месте памяти при оконной адресации операндов. Два дополнительных индексных регистра IDX0 и IDX1 обеспечивают быстрый доступ в режиме индексной адресации операндов к любой области 16-Мбайтового адресного пространства. Индексные регистры в свою очередь могут адресоваться косвенно с помощью так называемых регистров индексных ссылок ICX0 и ICX1, являющихся регистрами специального назначения и имеющих короткие байтовые адреса в нижнем регистровом файле. Это позволяет быстро обратиться к любому операнду в памяти с использованием принципиально нового способа адресации - косвенно-индексной адресации.

Команды, извлекаемые из памяти (с помощью модуля интерфейса памяти), поступают в очередь команд длиной 10 байт, из нее в блок упорядочивания команд и далее на конвейер выполнения (Execution pipeline). Модули выравнивания и упорядочивания команд обеспечивают устойчивый поток команд на конвейер выполнения. Каждая команда на конвейере выполняется в четыре этапа: выборки, декодирования, чтения-выполнения, выполнения-записи.

Внутреннее регистровое ОЗУ микроконтроллеров MCS-296 построено следующим образом: 256 байт с адресами от 0 до 255 относятся к нижнему регистровому файлу, причем первые 24 байта зарезервированы за регистрами специального назначения и указателем стека, а остальные являются регистрами общего назначения. Доступ к этим регистрам производится по прямым 8-разрядным адресам. Верхний регистровый файл объемом 256 байт доступен либо в режиме косвенной адресации, либо через окно в нижнем регистровом файле.

Исполнительный модуль содержит 16-разрядное арифметико-логическое устройство АЛУ (см. рис. 1.6), модули умножения и деления, 32-разрядный кольцевой регистр сдвига и 40-разрядный аккумулятор. Он содержит также 24-разрядный основной счетчик команд (Master PC), регистр слова состояния программы (PSW), регистр селектирования бит в операндах и счетчик числа циклов.

В АЛУ выполняются арифметические и логические операции. Для выполнения операций деления предусмотрен отдельный модуль деления. Специальный модуль умножения обеспечивает выполнение не только обычных операций умножения, но и операций умножения с накоплением multiply-accumulate operations (MAC) для цифровой обработки сигналов. Операции сдвига выполняются с использованием кольцевого сдвигового регистра.

Основной 24-разрядный счетчик команд содержит адрес следующей, подлежащей выполнению команды и обеспечивает линейную адресацию памяти команд объемом до 16 Мбайт без сегментирования. Он содержит схему автоматического инкрементирования, позволяющую вычислить адрес следующей команды в зависимости от длины текущей. Исключение составляют команды перехода, вызова и возврата из подпрограмм, обработки прерываний, когда адрес перехода непосредственно загружается в счетчик команд.

Регистр слова состояния программы PSW содержит флаг разрешения/запрещения маскируемых прерываний и 6 флагов состояния программы пользователя.

Ускорение вычислений в АЛУ при выполнении некоторых операций, например, инкрементирования и декрементирования, обеспечивается использованием специальных регистров-констант (0, 1, 2). Счетчик циклов предназначен для подсчета числа сдвигов в операциях сдвига.

К ядру микроконтроллера относится также модуль интерфейса памяти, который обеспечивает доступ ко всей памяти, за исключением внутреннего регистрового файла. ЦП работает с регистровым файлом непосредственно (рис.2), а с внутренней памятью программ/данных и внешней памятью - через модуль интерфейса памяти. Модуль интерфейса памяти управляет двумя внутренними шинами: 24-разрядной шиной адреса памяти и 16-разрядной шиной данных памяти. Внешняя шина адреса/данных формируется уже контроллером шины.

Одна из главных задач модуля интерфейса памяти состоит в обеспечении предварительной выборки машинных кодов команд из памяти программ (instruction prefetch) и размещение их в очередь на выполнение. Вторая задача состоит в считывании операндов из памяти и записи результатов выполнения операций в память при работе конвейера команд. Задача обеспечения доступа к данным в памяти имеет приоритет над задачей предварительной выборки команд.

Одновременно процессор отслеживает как бы два потока команд: первый - поток команд, выполняемых на конвейере, и второй - поток команд, предварительно выбираемых из памяти и размещаемых в очередь на выполнение. Основной счетчик команд (Master PC) следит за первым потоком, а вспомогательный (Slave PC) - за вторым. Когда модуль интерфейса памяти получает задание от ЦП выполнить цикл предварительной выборки команды, он делает это по текущему адресу в Slave PC. Как правило, в очереди всегда присутствует уже считанная из памяти и готовая к выполнению следующая команда. Если линейная последовательность выполнения команд нарушается (например, при переходе, вызове подпрограммы и т.д.), то содержимое основного счетчика автоматически перегружается во вспомогательный и очередь команд очищается.

Непосредственный доступ к внешней памяти обеспечивает контроллер шины (рис.2). 80C296SA имеет порт расширенной адресации А19:16, что позволяет обращаться к внешней памяти объемом 1 Мбайт с помощью специальных команд, поддерживающих расширенную адресацию. Обращение к внутреннему ОЗУ программ/данных через окно в нижнем регистровом файле производится непосредственно, без участия контроллера шины. Если оконная адресация не применяется, то доступ осуществляется через контроллер шины.

Мониторинг питания процессора

В микроконтроллерах 80C296SA предусмотрены три специальных режима экономии электроэнергии за счет остановки внутренних «системных часов» и перевода процессора в неактивное состояние:

* режим ожидания (idle);

* режим резерва (standby);

* режим отключения питания (powerdown).

Режимы экономии потребляемой энергии разрешаются при конфигурировании системы путем установки определенных бит в конфигурационном байте ССВ0. После выполнения команды IDLPD с соответствующим значением ключа активизируется режим экономии энергии. цифровое измерительное устройство микроконтроллер

В режиме ожидания ЦП прекращает выполнять команды, однако тактирование и работа периферийных устройств продолжаются. Потребляемая процессором мощность снижается до 40% мощности режима выполнения. При сбросе системы или при обнаружении периферийным устройством одного из разрешенных прерываний, процессор выходит из неактивного режима.

В режиме резерва все внутренние часы процессора, в том числе «часы периферийных устройств», заморожены. Работает только генератор тактовой частоты. Потребляемая мощность снижается до уровня 10% мощности режима выполнения. Выход из режима резерва производится по сбросу системы или при поступлении внешнего разрешенного прерывания.

В режиме отключения питания «заморожены» не только внутренние часы процессора, но и тактовый генератор. Потребляемая мощность снижается до уровня микро-Ватт. В этом режиме содержимое регистрового файла, внутренней памяти программ/данных, а также регистров управления периферийными устройствами сохраняется неизменным (разумеется, если питание на процессор подается). При этом имеется возможность дополнительного отключения питания с тех периферийных устройств, которые не используются, например, можно отключить последовательный порт или генератор ШИМ-сигналов.



7. Обоснование выбора микроконтроллера для ЦИУ.

В модуле ввода частотных импульсных сигналов в ЭВМ используется современный микроконтроллер типа MCS-296. Его выбор связан с тем, что МК данного семейства имеют следующие преимущества:

расширенная разрядная сетка (16 разрядов);

мощная система команд;

расположение на кристалле периферийных устройств, в том числе выполняющих функции ввода и вывода данных, обработки внешних событий и аналого-цифровых преобразований аналоговых сигналов;

обслуживание многочисленных запросов на прерывания;

контроль правильности функционирования МК;

наличие оперативного запоминающего устройства (ОЗУ), постоянного запоминающего (ПЗУ) или перепрограммируемого запоминающего устройства (ППЗУ) большой емкости;

два счетчика (таймера);

порт внешних событий с блоками захвата;

двунаправленный последовательный порт для связи с ЦЭВМ.

Характеристики микроконтроллера МСS-296

Микроконтроллеры фирмы Intel семейства MCS-296 являются однокристальными микроЭВМ с интеграцией на кристалл центрального процессора, оперативной памяти (ОЗУ), постоянной памяти (ПЗУ), набора периферийных устройств.

В дипломном проекте используется микроконтроллер 80С296SA с регистрово-регистровой архитектурой; конвейерным режимом одновременное выполнение 4-х команд; применением аппаратных умножителей и делителей.

Основными преимуществами этой модели микроконтроллера перед микроконтроллерами других серий является высокая производительность центрального процессора и расширенные интерфейсные возможности. Основные характеристики микроконтроллера приведены в табл.2.

Основные характеристики микроконтроллера 80C296SA

Тип устройства	Число выво-дов	Объем встроенного реги-стрового ОЗУ	Объем встроен-ного ОЗУ програм-рамм/ данных	Число линий ввода/ вывода	Число каналов процес-сора событий	Число встроенных портов последовате-льного ввода/ вывода	Число каналов ШИМ	Число селекти-руемых внешних устройств	Число внешних запросов преры-ваний
80С296SA	100	512 б	2 Кб	64	4	1	3	6	4

Наиболее важные технические данные микроконтроллера:

* Тактовая частота 50 Мгц.

* Напряжение питания 5 В (от 4,5 до 5,5 В).

* 6 Мбайт линейно-адресуемой памяти (Linear Address Space).

* 512 байт регистрового ОЗУ (Register RAM).

* 2 Кбайта кодовой памяти/памяти данных (Code/Data RAM).

* Регистр-регистровая архитектура.

* 32 линии портов ввода/вывода.

* 19 источников прерываний, из них 14 - с программируемым приоритетом.

* 4 входа внешних запросов прерываний, вход немаскируемого запроса прерывания (NMI).

* 2 гибких 16-разрядных таймера/счетчика.

* 3-фазный широтно-импульсный модулятор (ШИМ).

* Полно-дуплексный последовательный порт с генератором выделенных частот приема/передачи и максимальной скоростью 12,5 МБод в синхронном и 3,1 Мбод в асинхронном режиме.

* Встроенный модуль выборки внешних устройств (Chip Select Unit).

* Процессор событий (Event Processor Array) с 4-мя высокоскоростными каналами захвата/сравнения.

* 40-битовый аккумулятор с возможностями цифровой обработки сигналов и выполнением операций умножения и накопления за 80 нс.

* Выполнение операций беззнакового деления 32/16 за 880 нс.

* 100-выводной QFP или SQFP-корпус.

* Быстродействующая CHMOS-технология изготовления.

Простые команды с помощью микроконтроллера 80296SA выполняются за время равное 40 нс. При этом на обычном наборе команд быстродействие составляет 16 млн. операций в секунду (16 MIPS). 80296SA имеет 512 байт внутреннего регистрового ОЗУ и 2 Кбайта кодовой памяти/памяти данных. Для большинства встроенных применений этого достаточно для хранения значений переменных и быстрого манипулирования данными. Высокоскоростная внутренняя кодовая память может использоваться для сокращения времени выполнения критичных для систем реального времени фрагментов программы, а также в качестве памяти данных.

80296SA имеет встроенные периферийные устройства: массив процессоров событий (Event Processor Array) с разрешением 80 нс; ШИМ-модулятор с максимальной выходной частотой 195,3 кГц; последовательный порт с максимальной скоростью синхронной передачи 12,5 Мбод и асинхронной передачи - 3,1 Мбод. В 80296SA имеются также встроенный модуль выборки внешних устройств (Chip Select Unit), система прерываний, таймеры/счетчики.

В состав микроконтроллера интегрированы периферийные устройства: порты ввода/вывода общего назначения, порт последовательного ввода/вывода, генератор ШИМ-сигналов, многоканальный процессор событий и программируемый контроллер прерываний. Все периферийные устройства связаны между собой 8-разрядной шиной адреса периферийных устройств.

Ядро микроконтроллера (рис. 7) состоит из центрального процессора ЦПУ и модуля интерфейса памяти.

Рис.7. Функциональная схема ядра микроконтроллера

В состав центрального процессора входят: блок выравнивания (Aligner) и упорядочивания команд (Instruction Sequencer), исполнительный модуль (Execution Unit) и модуль внутреннего регистрового ОЗУ - регистровый файл (Register File). Модуль интерфейса памяти связан с центральным процессором и контроллером шины 24-разрядной шиной адреса (см. рис.7). Младшие 8 разрядов этой шины через интерфейс шин встроенной периферии образуют шину адреса периферийных устройств, которая обеспечивает доступ к контроллеру прерываний и другим встроенным на кристалл периферийным устройствам.

Центральный процессор (ЦПУ) построен в соответствии с так называемой конвейерной архитектурой. Конвейер команд дает необходимые указания исполнительному модулю для выполнения операций с байтами, словами или двойными словами, расположенными как в нижнем регистровом файле, так и в любом произвольном месте памяти при оконной адресации операндов. Два дополнительных индексных регистра IDX0 и IDX1 обеспечивают быстрый доступ в режиме индексной адресации операндов к любой области 16-Мбайтового адресного пространства. Индексные регистры в свою очередь могут адресоваться косвенно с помощью так называемых регистров индексных ссылок ICX0 и ICX1, являющихся регистрами специального назначения и имеющих короткие байтовые адреса в нижнем регистровом файле. Это позволяет быстро обратиться к любому операнду в памяти с использованием принципиально нового способа адресации - косвенно-индексной адресации.

Команды, извлекаемые из памяти (с помощью модуля интерфейса памяти), поступают в очередь команд длиной 10 байт, из нее в блок упорядочивания команд и далее на конвейер выполнения (Execution pipeline). Модули выравнивания и упорядочивания команд обеспечивают устойчивый поток команд на конвейер выполнения. Каждая команда на конвейере выполняется в четыре этапа: выборки, декодирования, чтения-выполнения, выполнения-записи.

Внутреннее регистровое ОЗУ микроконтроллеров MCS-296 построено следующим образом: 256 байт с адресами от 0 до 255 относятся к нижнему регистровому файлу, причем первые 24 байта зарезервированы за регистрами специального назначения и указателем стека, а остальные являются регистрами общего назначения. Доступ к этим регистрам производится по прямым 8-разрядным адресам. Верхний регистровый файл объемом 256 байт доступен либо в режиме косвенной адресации, либо через окно в нижнем регистровом файле.

Исполнительный модуль содержит 16-разрядное арифметико-логическое устройство АЛУ (см. рис. 1.6), модули умножения и деления, 32-разрядный кольцевой регистр сдвига и 40-разрядный аккумулятор. Он содержит также 24-разрядный основной счетчик команд (Master PC), регистр слова состояния программы (PSW), регистр селектирования бит в операндах и счетчик числа циклов.

В АЛУ выполняются арифметические и логические операции. Для выполнения операций деления предусмотрен отдельный модуль деления. Специальный модуль умножения обеспечивает выполнение не только обычных операций умножения, но и операций умножения с накоплением multiply-accumulate operations (MAC) для цифровой обработки сигналов. Операции сдвига выполняются с использованием кольцевого сдвигового регистра.

Основной 24-разрядный счетчик команд содержит адрес следующей, подлежащей выполнению команды и обеспечивает линейную адресацию памяти команд объемом до 16 Мбайт без сегментирования. Он содержит схему автоматического инкрементирования, позволяющую вычислить адрес следующей команды в зависимости от длины текущей. Исключение составляют команды перехода, вызова и возврата из подпрограмм, обработки прерываний, когда адрес перехода непосредственно загружается в счетчик команд.

Регистр слова состояния программы PSW содержит флаг разрешения/запрещения маскируемых прерываний и 6 флагов состояния программы пользователя.

Ускорение вычислений в АЛУ при выполнении некоторых операций, например, инкрементирования и декрементирования, обеспечивается использованием специальных регистров-констант (0, 1, 2). Счетчик циклов предназначен для подсчета числа сдвигов в операциях сдвига.

К ядру микроконтроллера относится также модуль интерфейса памяти, который обеспечивает доступ ко всей памяти, за исключением внутреннего регистрового файла. ЦП работает с регистровым файлом непосредственно (рис.2), а с внутренней памятью программ/данных и внешней памятью - через модуль интерфейса памяти. Модуль интерфейса памяти управляет двумя внутренними шинами: 24-разрядной шиной адреса памяти и 16-разрядной шиной данных памяти. Внешняя шина адреса/данных формируется уже контроллером шины.

Одна из главных задач модуля интерфейса памяти состоит в обеспечении предварительной выборки машинных кодов команд из памяти программ (instruction prefetch) и размещение их в очередь на выполнение. Вторая задача состоит в считывании операндов из памяти и записи результатов выполнения операций в память при работе конвейера команд. Задача обеспечения доступа к данным в памяти имеет приоритет над задачей предварительной выборки команд.

Одновременно процессор отслеживает как бы два потока команд: первый - поток команд, выполняемых на конвейере, и второй - поток команд, предварительно выбираемых из памяти и размещаемых в очередь на выполнение. Основной счетчик команд (Master PC) следит за первым потоком, а вспомогательный (Slave PC) - за вторым. Когда модуль интерфейса памяти получает задание от ЦП выполнить цикл предварительной выборки команды, он делает это по текущему адресу в Slave PC. Как правило, в очереди всегда присутствует уже считанная из памяти и готовая к выполнению следующая команда. Если линейная последовательность выполнения команд нарушается (например, при переходе, вызове подпрограммы и т.д.), то содержимое основного счетчика автоматически перегружается во вспомогательный и очередь команд очищается.

Непосредственный доступ к внешней памяти обеспечивает контроллер шины (рис.2). 80C296SA имеет порт расширенной адресации А19:16, что позволяет обращаться к внешней памяти объемом 1 Мбайт с помощью специальных команд, поддерживающих расширенную адресацию. Обращение к внутреннему ОЗУ программ/данных через окно в нижнем регистровом файле производится непосредственно, без участия контроллера шины. Если оконная адресация не применяется, то доступ осуществляется через контроллер шины.

Мониторинг питания процессора

В микроконтроллерах 80C296SA предусмотрены три специальных режима экономии электроэнергии за счет остановки внутренних «системных часов» и перевода процессора в неактивное состояние:

* режим ожидания (idle);

* режим резерва (standby);

* режим отключения питания (powerdown).

Режимы экономии потребляемой энергии разрешаются при конфигурировании системы путем установки определенных бит в конфигурационном байте ССВ0. После выполнения команды IDLPD с соответствующим значением ключа активизируется режим экономии энергии.

В режиме ожидания ЦП прекращает выполнять команды, однако тактирование и работа периферийных устройств продолжаются. Потребляемая процессором мощность снижается до 40% мощности режима выполнения. При сбросе системы или при обнаружении периферийным устройством одного из разрешенных прерываний, процессор выходит из неактивного режима.

В режиме резерва все внутренние часы процессора, в том числе «часы периферийных устройств», заморожены. Работает только генератор тактовой частоты. Потребляемая мощность снижается до уровня 10% мощности режима выполнения. Выход из режима резерва производится по сбросу системы или при поступлении внешнего разрешенного прерывания.

В режиме отключения питания «заморожены» не только внутренние часы процессора, но и тактовый генератор. Потребляемая мощность снижается до уровня микро-Ватт. В этом режиме содержимое регистрового файла, внутренней памяти программ/данных, а также регистров управления периферийными устройствами сохраняется неизменным (разумеется, если питание на процессор подается). При этом имеется возможность дополнительного отключения питания с тех периферийных устройств, которые не используются, например, можно отключить последовательный порт или генератор ШИМ-сигналов.

9. Описание принципиальных схем основных узлов ЦИУ

В этом параграфе приводятся описания элементов, их назначение в работе схемы, а также приведены технические характеристики всех аналоговых и цифровых элементов принципиальной электрической схемы модуля ввода частотных сигналов в ЭВМ. Принципиальная электрическая схема произвольного измерительного канала многоканального широкодиапазонного модуля ввода частотных сигналов в ЭВМ до ввода в микроконтроллер содержит следующие основные блоки и элементы: Триггер Шмитта на элементе DD1; буферный блок на элементе DD2.1; устройство гальванической развязки на элементе DD3.1; счетчик импульсов на элементах DD4 и DD5; 8-разрядная защелка с тремя состояниями на элементе DD6; формирователь статусных сигналов на элементах DD7.1 и DD7.2; D - триггер на элементе DD8; логические элементы: «ИЛИ» на базе DD8 и «НЕ» на базе DD9; ключи на элементах с функцией «И» DD10.1 и DD10.2. На рис. 1.7. приведена принципиальная схема одного измерительного канала. Все каналы многоканального широкодиапазонного модуля ввода частотных сигналов в ЭВМ идентичны.

D1 - стабилитрон КС139А (выбран в связи с подходящим напряжением стабилизации), предназначенный для ограничения входного напряжения до уровня не 4.3В. Резистор R1 служит ограничителем тока через стабилитрон. Основные параметры стабилитрона КС139А:

- номинальное напряжение стабилизация (U_ст.ном) 3,9В;

- разброс напряжения стабилизации от номинального значения (U_ст.min/max) от 3,5В до 4,3В;

- ток стабилизации (минимальный/максимальный (I_ст.min/max) от 3 до 70мА;

- максимальная рассеиваемая мощность (Р_max) 300мВт.

DD1 - компаратор серии К521СА2 (выбран в связи с ТТЛ - уровнем выходного напряжения (низкий уровень не менее - 0,7В)), охваченный положительной обратной связью (ПОС) и предназначенный для подавления помех нормального вида и формирования прямоугольных импульсов. Отношение резисторов R₃ и R₄ задают компаратору входное напряжение срабатывания 0,1В. Резистор R₂ служит для согласования выходного сопротивления частотного датчика и входного сопротивления компаратора. Основные характеристики компаратора К521СА2:

- напряжение питания +12,-6В;

- ток потребления +9, -8мА;

- напряжение смещения 7,5мВ;

- дифференциальное напряжение 4,5В;

- входной ток 75мкА;

- разность входных токов 10мкА;

- выходное напряжение высокого уровня от 2,5 до 4,0В;

- выходное напряжение низкого уровня не более 0,3В;

- выходные токи высокого и низкого уровней 5мА;

- коэффициент усиления 0,75 В/мВ;

- время задержки выключения 120нс.

D2 - стабилитрон КС127Д-1 (выбран в связи с подходящим напряжением стабилизации), предназначен для стабилизации выходного компаратора на уровне 2,7В - это необходимо для точного расчета напряжений срабатывания и отпускания триггера Шмитта. Резистор R6 служит ограничителем тока для стабилитрона D2. Основные характеристики стабилитрона КС127Д-1:

...