Проектирование цифрового измерительного устройства с автоматической обработкой результатов измерений на базе микропроцессорных комплексов (МПК) или микроконтроллеров (МК)

- номинальное напряжение стабилизации 2,7В;

- разброс напряжения стабилизации от номинального значения (U_ст.min/max) от 2,5В до 2,9В;

- ток стабилизации (минимальный/максимальный (I_ст.min/max) от 0,25 до 18мА;

- максимальная рассеиваемая мощность (Р_max) 0,05Вт.

DD2.1 - буферный элемент на микросхеме серии К155ЛН4 (выбран в связи с выходным током, достаточным для нормальной работы устройства гальванической развязки), предназначенный для усиления выходного тока с компаратора до уровня, необходимого для нормальной работы следующего элемента измерительного канала. Характеристики буферного элемента:

- выходное напряжение высокого уровня от 3,5В;

- выходное напряжение низкого уровня не более 0,3В;

- выходной ток высокого уровня -0,8мА;

- выходной ток низкого уровня 16мА.

DD3.1 - оптоэлектронный переключать - инвертор на основе диодной оптопары, выполненный на микросхеме К249ЛП1Б (выбран в связи с ТТЛ - уровнями выходного напряжения). Этот элемент предназначен для гальванической развязки узлов, между которыми передаются сигналы управления. Резистор R5 является ограничителем тока для этого элемента, на анод которого подается напряжение питания +5В. Электрические параметры оптоэлектронного переключателя:

- входное напряжение (при I_вх =10мА) 1,5В;

- минимальный входной ток 8мА;

- выходное напряжение логического нуля (при I_вх =10мА) не более 0,3В;

- выходное напряжение логической единицы (I_вх 10мА) не менее 2,3В;

- время задержки распространения при включении и выключении, не более 300нс;

- сопротивление изоляции 10⁹ Ом;

- проходная емкость 2пФ.

DD4, DD5 - счетчики - делители на основе триггерных схем, выполнены на основе микросхем К155ИЕ5 (выбран в связи с ТТЛ - уровнями выходного напряжения). Каждый из двух микросхем представляет собой четырехразрядный счетчик - делитель на 2, на 8. Для получения 16 - разрядного счетчика необходимо соединить выводы с делителем на 2 и на 8. (вывод 1 второго счетчика и вывод 8 первого счетчика). Характеристики микросхемы К155ИЕ5:

- напряжение питания +12,-6В;

- ток потребления 15мА;

- тактовая частота 10МГц.

DD6 - восьмиразрядный регистр - защелка отображения данных, выходные буферные усилители которого имеют третье Z - состояние. Выполнена защелка на основе микросхемы К555ИР22. Характеристики микросхемы:

- выходной ток буферного регистра не менее 40мА;

- ток потребления 40мА;

- время задержки распространения данных 32нс;

- время задержки включения к напряжению высокого уровня 20нс;

- время задержки включения к напряжению низкого уровня 28нс.

DD7.1 и DD7.2 единая микросхема К555ТМ2 содержит два независимых D - триггера, имеющих общую цепь питания. У каждого триггера есть входы D, , , а также комплиментарные входы Q иQ. Входы и - асинхронные, потому что они работают (сбрасывают состояние триггера) независимо от сигнала на тактовом входе; активный уровень для них - низкий. Сигнал от входа D передается на выходы Q иQ по положительному перепаду импульса на тактовом входе С. Чтобы триггер переключался правильно, уровень на входе D следует зафиксировать заранее, перед приходом тактового перепада. Защитный интервал должен превышать время задержки распространения сигнала в триггере. Если на входы и триггеров ТМ2 одновременно подаются напряжения низкого уровня, состояние выходов Q иQ окажется неопределенным. Загрузить в триггер входные уровни 1 или 0 можно, если на входы и подать напряжения высокого уровня. Асинхронная установка нужного сочетания уровней на выходах получится, когда на входы и поданы взаимопротивоположные логические сигналы.

DD8 - логический элемент «ИЛИ» на базе ТТЛ - логики на основе микросхемы К531ЛЕ7. Характеристики микросхемы:

- выходной ток логического нуля 20мА;

- ток потребления логического нуля 29мА;

- ток потребления логической единицы 57 мА;

- напряжение питания +5В;

- время задержки распространения 5,5нс.

DD9.1 и DD9.2 - логические буферные элементы «НЕ» на базе ТТЛ - логики на основе микросхемы К155ЛН1. Характеристики микросхемы:

- время задержки распространения сигнала 22нс;

- выходной ток 16 мА;

- ток потребления логической единицы 33 мА;

- ток потребления логического нуля 15 мА;

- входное напряжение 4,5В.

DD10.1 и DD10.2 - логические элементы «И» на базе ТТЛ - логики на основе микросхемы К155ЛИ1, выполняющие роль ключей К1 и К2. Характеристики микросхемы:

- время задержки распространения сигнала от 0 к 1 27нс;

- время задержки распространения сигнала от 1 к 0 19нс;

- выходной ток 16 мА;

- ток потребления логического нуля 33 мА;

- напряжение питания +5В.

- 16- разрядные микроконтроллеры 80296 SA разработаны для выполнения высокоскоростных вычислений и быстрых операций ввода-вывода. Главное отличительное достоинство ядра микроконтроллера состоит в применении конвейерной архитектуры, что позволяет увеличить скорость выполнения операций, а также интегрировать на кристалл новые аппаратные средства для поддержания функции цифровой обработки сигналов. Конструкция 16-разрядного микроконтроллера 80C296SA показана на рис. 8

Рис.8 Микроконтроллер 80296SA

- Модуль центрального процессора состоит из ядра микроконтроллера, блока тактового генератора, схемы управления питанием, внутренней оперативной памяти программ и данных, контроллера шины и модуля выборки внешних устройств. Все устройства входящие в центральный процессор связаны между собой 24-разрядной шиной адреса.

10. Разработка алгоритма и программы работы ЦИУ

Программное обеспечение

Система команд микроконтроллера

Система команд микроконтроллеров МСS-296 поддерживает все типы операндов, обычно используемые в задачах управления реального времени. Список типов операндов, поддерживаемых системой команд микроконтроллеров, шире стандартного списка типов операндов, поддерживаемых в языках программирования. Это связано с тем, что, в частности, на языке Ассемблер фактически задается тип формата данных, а не тип операнда. Тип операнда задается при этом автоматически кодом команды.

Рассмотрим краткое описание команд микроконтроллера. Регистр-регистровая архитектура микроконтроллеров MCS-296 позволяет минимизировать число команд пересылки данных в программах, так как любой операнд в области нижнего регистрового файла может быть как источником, так и приемником результатов операции. Вместе с тем, операции пересылки как одиночных данных, так и массивов данных часто необходимы при начальной инициализации переменных, запоминании результатов расчетов во внешней памяти и т.д. Поэтому, в систему команд MCS-296 включены соответствующие команды.

Первая группа команд (команды загрузки) обеспечивает загрузку операнда (слова или байта) в нужную ячейку памяти, вторая (команды сохранения) - запоминание текущего значения переменной в какой-либо области памяти, третья (команды обмена) группа производит обмен данными между двумя операндами. Команды очистки операндов удобны для использования в процедурах инициализации переменных. Имеется небольшая группа команд очистки и установки флагов слова состояния процессора.

Команды пересылки блока данных бывают непрерываемые и прерываемые и применяются во встроенных системах микропроцессорного управления.

Арифметические команды определяют вычислительную мощность процессора и используются наиболее часто. В первую очередь к ним относятся команды сложения и вычитания. В группу арифметических команд также входят команды умножения, деления, инкрементирования, декрементирования и изменения знака операнда. Все арифметические команды, которые работают с байтовыми операндами, имеют в мнемоническом обозначении окончание «В», остальные команды по умолчанию работают с операндами-словами. Все арифметические команды делятся на 2-операндные и 3-операндные. В первом случае один из операндов-источников является также и операндом-приемником; во втором - результат операции записывается в третий операнд-приемник.

Команды сложения и вычитания работают как с беззнаковыми переменными, так и с переменными со знаком в дополнительном коде. Для контроля выхода переменной за границы допустимого диапазона в беззнаковой арифметике применяется флаг переноса С, а в знаковой - флаги переполнения V и ловушки переполнения VТ. Флаг VT, установленный один раз, больше не сбрасывается и может быть очищен только специальной командой CLRVT.

Есть группа команд сложения и вычитания, предназначенных для организации вычислений повышенной точности (ADDCB, ADDC, SUBCB, SUBC).

Для повышения точности вычислений используют представление данных в фиксированном многобайтовом формате. Наиболее употребительными являются 3-х и 4-х байтовые форматы, которые для большинства практических применений, например, для реализации цифровых регуляторов, обеспечивают достаточную точность вычислений без необходимости перехода к арифметике с плавающей запятой: при выполнении многобайтового сложения или вычитания есть возможность по результатам последней операции контролировать выход всего результата за пределы допустимого диапазона также, как это делается для одиночных байтовых операндов или слов.

Если в мнемоническом обозначении команды умножения или деления используется суффикс «U», то соответствующая операция является беззнаковой (Unsigned) и выполняется над байтами или словами, в противном случае, в противном случае - знаковой, и выполняется над короткими целыми числами или над целыми числами со знаком в дополнительном коде.

Так как результатом операции умножения является 32-х разрядное число, то нужно аккуратно пользоваться 2-х операндными командами умножения. Один из операндов, а именно - операнд-приемник должен обязательно размещаться в регистре двойного слова, куда и будет записан результат умножения. Команды умножения не модифицируют флаги слова состояния процессора. При операциях деления могут возникать переполнения, поэтому, все операции деления могут выставлять флаг переполнения V и флаг ловушки VT.

При выполнении простейших операций умножения на (-1), то есть при изменении знака целого или короткого целого числа есть возможность использования команд отрицания NEG и NEGB.

Команды сравнения байтовых операндов, слов и двойных слов обеспечивают вычитание двух переменных без записи результата операции в один из операндов и служат для установки флагов слова состояния процессора PSW в соответствии с результатом операции. После выполнения сравнения обычно используется одна из команд условной передачи управления. Логические операции применяются: для тестирования состояния битовых переменных, например флагов; для сброса, установки и инверсии значений отдельных битовых переменных и битовых полей; для реализации логических контроллеров и дискретных управляющих автоматов; преобразования кодов и т.д.

Отдельная группа логических команд обеспечивает сдвиг операндов влево или вправо на заданное число разрядов, а также нормализацию. В отличие от операции арифметического сдвига, логический сдвиг используется для работы с числами без знака и эквивалентен операции умножения на 2 (SHL) или деления на 2 (SHR) при сдвиге на один разряд. Команда нормализации используется для перехода от фиксировенного формата представления данных к формату с «плавающей» точкой.

Команды передачи управления обеспечивают необходимые безусловные и условные ветвления в программе. Команды безусловной передачи бывают короткими (SJMP) и длинными (LJMP). Транслятор с языка ассемблер предоставляет пользователю дополнительные удобства, освобождающие его при написании программы от необходимости расчета велечины смещения от конца текущей инструкции до метки назначения.

Команды косвенного перехода. При решении многих задач возникает необходимость передачи управления по адресу, который на стадии трансляции программы неизвестен, а определяется в реальном времени на этапе ее выполнения. В этом случае выручает команда косвенного перехода по адресу, определеяемому текущим содержимым регистра-слова в нижнем регистровом файле BR [wreg].

В результате выполнения арифметических, логических команд и команд сравнения в регистре слова состояния процессора PSW формируются признаки результатов операций, которые могут быть проанализированы с использованием команд условной передачи управления. Особенность использования этих команд состоит в том, что переход возможен только по короткому адресу, когда величина смещения от конца текущей инструкции до метки назначения находится в диапазоне -128 - +127.

Команды тестирования битовых переменных позволяют выполнить анализ состояния бита и реализовать переход по месту назначения при успешном завершении теста. Также как и обычные команды условных переходов, эти команды обеспечивают только короткий переход и поэтому имеют свои аналоги в языке Ассемблер. Это встроенные макрокоманды BBC и BBS, существенно облегчающие программирование.

Команды организации циклов позволяют декрементировать значение некоторого операнда DJNZW и DJNZ (слова или байта, соответственно) и в случае, если результат не равен нулю, выполнять переход по указанному адресу. Команды организации циклов заменяют две отдельные команды декрементирования счетчика циклов и условного перехода, совмещая обе операции в одной команде.

Команда косвенного перехода по таблице TIJMP TBASE, [INDEX], #MASK используется для тех же целей, что и команда BR [wreg], но более универсальна: переход выполняется по адресу, извлекаемому из таблицы начальных адресов по базовому адресу TBASE с автоматическим расчетом смещения на основе текущего значения байтового индекса, косвенно адресуемого содержимым регистра-слова INDEX при автоматическом величины индекса предельно допустимым значением с помощью непосредственного операнда-маски #MASK.

Команды записи значений переменных в стек и извлечения из стека, а также команды работы с подпрограммами дают возможность построить программное обеспечение по модульному принципу в виде отдельных подпрограмм, обеспечить вызов модулей из фоновой программы и возврат в нее после завершения процедуры с сохранением выжнейших переменных неизменными.

Команды специального назначения позволяют разрешить или запретить обычные прерывания и прерывания, селектированные как PTS-прерывания - обслуживаемые сервером периферийных транзакций, сбросить процессор или перевести его в режим ожидания или пониженного потребления энергии.

Система прерываний.

Прерыванием (Interrupt) называется прекращение выполнения обычной программы (фоновой программы) по запросу от внутреннего периферийного устройства, от внешнего периферийного устройства или в процессе выполнения специальной команды программного прерывания с одновременным переходом к процедуре обслуживания прерывания. Первые два типа прерываний называются аппаратными, а последнее - программным.

Стандартное прерывание обслуживается с помощью написанной пользователем процедуры обслуживания прерывания, оформленной в виде отдельной подпрограммы. Эта подпрограмма может иметь любой размер и структуру. Она автоматически вызывается контроллером прерываний при обнаружении запроса прерывания.

Получив запрос прерывания от какого-либо источника, процессор вместо выполнения следующей команды программы переходит к процедуре обслуживания прерывания. Адрес возврата перед этим автоматически запоминается в стеке. В простейшем случае сразу после выполнения процедуры обслуживания прерывания следует возврат в прерванную программу. При этом адрес возврата извлекается из стека по команде RET. В более сложных случаях допускаются так называемые вложенные прерывания, когда процедура обслуживания одного прерывания может в свою очередь прерываться другим запросом прерывания, для которого пользователем установлен более высокий приоритет.

Основные технические характеристики микроконтроллера Intel 80C296SA (MCS-296), используемого в модуле ввода данных:

· объем встроенного регистрового ОЗУ - 512 байт;

· объем встроенного ОЗУ программ/данных - 2 Кбайта;

· число линий ввода/вывода - 64;

· число входов процессора событий - 4;

· число двунаправленных дуплексных портов последовательной связи - 1;

· число каналов ШИМ - 3;

· число селектируемых внешних устройств - 6;

· число внешних запросов на прерывания - 4;

· число выводов - 100.

Дополнительные технические характеристики микроконтроллера:

· тактовая частота - 50 МГЦ;

· питание постоянным напряжением - 5 В;

· объем линейно-адресной памяти - 6Мбайт;

· регистр регистровая архитектура;

· аппаратная и функциональная совместимость с МК серии MCS-196;

· встроенная схема циклического захвата фазы с удвоением или учетверением тактовой частоты;

· количество линий портов ввода/вывода - 32;

· количество источников прерывания 19, в том числе с программным приоритетом - 14;

· два 16-разрядных таймера/счетчика с возможностью их каскадирования;

· полнодуплексный последовательный порт с генератором выделенных частот прием/передачи и максимальной скоростью 12,5 Мбод в синхронном и 3,1 Мбод в асинхронном режимах передачи данных;

· встроенный модуль выборки внешних устройств;

· процессор внешних событий с 4-мя высокоскоростными каналами захвата/сравнения;

· 40-битовый аккумулятор с возможностью цифровой обработки сигналов и выполнением операций умножения за 80 нс;

· 100-выводной QFP или SQFP корпус;

· быстродействующий CHMOS-технология изготовления.

При построении МВД большой интерес представляет процессор внешних событий МК (ЕРА). Каждый канал процессора событий может работать в двух режимах:

· режиме захвата внешних событий;

· режиме генерации внутренних или внешних событий.

В режиме захвата процессор внешних событий работает следующим образом: событие на его входной линии ЕРА_х идентифицируется детектором событий и по сигналу «захват» текущее реальное время считывается с одного из базовых таймеров и записывается в буфер захвата. Если регистр времени захвата/сравнения пуст, то полученный результат текущего времени внешнего события перезаписывается в него и генерируется прерывание по данному каналу процессора событий EPAINT_x.

В процедуре обслуживания этого прерывания центральный процессор считывает содержимое регистра времени захвата/сравнения и выполняет необходимые вычисления. В этой же процедуре может быть задан тип следующего внешнего события, подлежащего захвату:

· захват положительного перепада входного сигнала;

· захват отрицательного перепада входного сигнала;

· захват положительного и отрицательного перепадов входного сигнала.

Если два внешних события произошли почти одновременно, и центральный процессор не успел считать время захвата первого события, то время захвата второго события останется в буфере захвата и перепишется в выходной регистр времени захвата/сравнения только после освобождения последнего в процессе его чтения центральным процессором. Таким образом, каждый канал процессора событий двукратно буферизирован, что обеспечивает обработку даже нерегулярных внешних сигналов на высоких входных частотах.

Также при построении МВД заметную роль играет двухсторонний последовательный порт связи МК. В состав двухстороннего последовательного порта (ДПП) связи входит универсальный синхронно-асинхронный приемо-передатчик, который может работать в одном синхронном и трех асинхронных режимах. Скорость его приема-передачи программно регулируется.

Порт ДПП допускает работу в так называемом режиме Master-Slave (ведущий-ведомый), что обеспечивает возможность включения МК в состав мультипроцессорной системы управления с возможностью автоматической идентификации адреса одним из нескольких приемников.

11. Расчет основных характеристик ЦИУ

В этом параграфе разработан метод анализа точностных характеристик интеллектуального модуля для частотных датчиков, реализующего предложенный выше модифицированный метод зависимого счета и приводятся результаты анализа аналитических исследований и исследований на ЭВМ точности и быстродействия интеллектуального модуля для частотных датчиков.

На языке ассемблера микроконтроллеров типа МCS-296 фирмы Intel разработана управляющая программа для четырехканального МВД. При работе микроконтроллера с тактовой частотой 50МГц путем анализа программы при условиях отсутствия сбоев в ее работе и выхода измеряемой частоты за рабочий диапазон получены оценки сверху времен обработки результатов измерений в ЦЭВМ: ₀₁=4,3мкс, ₀₂=0,2мкс, ₀₃=9,8мкс, _п=10,6мкс.

Быстродействие измерений может быть оценено следующим образом, т.е. длительностью измерения единичного частотного сигнала

_изм =2Т_х +t_и.min.

Из выражений (1) - (4) следует, что значения верхнего и нижнего пределов рабочего диапазона измерений, не зависят от числа измерительных каналов и амплитуды импульсов S_m. Нижний предел рабочего диапазона преобразований f_x.min =0,003 Гц, верхний предел f_x.max =101040 Гц.

С помощью выражений (6-13), полученных ранее рассчитаны точностные характеристики четырехканального интеллектуального модуля для частотных датчиков f_x.max(f_x). Расчет проводился при следующих исходных данных: частота счета таймера микроконтроллера f_c=12,5 МГц; разрядность таймера микроконтроллера r=32; пороги срабатывания триггера Шмитта U₀=0,01B_, U₁=0,06B; длительность фронтов преобразуемых импульсов _ф0,005Т_х; пороги срабатывания устройства гальванической развязки, цифрового ключа и микроконтроллера V₁=Y₁=I₁=1,5В; уровни выходных сигналов V_m,=W_m=I_m=3В, V₀,=W₀=I₀=0,2В; времена срабатывания триггера Шмитта _с1=0,01мкс, устройства гальванической развязки _с2=0,1мкс, центрального ключа _с3=0,01мкс; рассчитанные в §6 времена обработки прерываний микроконтроллера, связанные с началом преобразования, окончанием минимального времени преобразования и действительным концом преобразования ₀₁=4,3мкс, ₀₂=0,2мкс; ₀₃= 9,8мкс; время передачи результата преобразования в ЦЭВМ _п=10,6 мкс; средние квадратические отклонения значений параметров от номинальных (S_m)=(U₁)=(V₁)=(Y₁)= (W_m)= (I₁) =(I_m)= (_ф)= (_сi)=1 %, для i=; допустимая погрешность преобразования [_m]_доп=1; доверительные коэффициент k_p=4 и вероятность отсутствия сбоев измерений Р=0,99995; относительная систематическая погрешность установки частоты счета =10^-5, ее дисперсия (f_cи)=0,3*10^-6; _n=1мВ, постоянная составляющая U_П =200В и амплитуда гармонической составляющей помехи общего вида U_m =1000В; коэффициенты подавления, соответственно, постоянной и гармонической составляющих помехи общего вида К_ППОВ(0)=К_ППОВ(f₀)=80дБ; минимальное время измерения t_и,min=0,8мс.

Исследование характеристик интеллектуальных модулей для частотных датчиков, основанных на модифицированном методе зависимого счета, далее проводилось с использованием программы, разработанной на языке Microsoft Excel.

В табл. приведены значения максимальных относительных погрешностей измерения, полученные без учета действия помех для трех значений амплитуд входных импульсов S_m=0,1В, 1В и 10В.

Таблица 3.

Соответствующие точностные характеристики модуля ввода данных f_x,max(f_x) приведены на рис. 10

Рис.11. Точностные характеристики интеллектуального модуля

Время преобразования модуля ввода частотных сигналов в ЭВМ определяется измеряемой частотой импульсов и разрешаемой способностью измерения _изм. = 2Т_х+t_и.min. Так например, при t_и,min=0,8мс диапазон времен измерения заключен в пределах: _{изм. min} =0,82мс, _{изм. max} =666,67с.

Полученные выше значения технических характеристик четырехканального интеллектуального модуля сведены в таблице 4. В таблице приведены также значения максимальной информативности интеллектуального модуля для частотных датчиков и максимальной частоты спектра измеряемых с помощью модуля физических величин .

Таблица 4.

Литература

1. Мирский Г.Я. Микропроцессоры в измерительных приборах. М.: Радио и связь, 1984.

2. Кирианаки Н.В., Кобылянский А.А., Гольцгаузер Р.В. // Метрология. - 1991. - №1. - с. 32.

3. Козаченко В.Ф. Микроконтроллеры: руководство по применению 16-разрядных микроконтроллеров IntelMCS - 196/296 во встроенных системах управления. М.: ЭКОМ. 1997.

4. С.М. Володин, В.В. Макаров. Многоканальные широкодиапазонные измерения частотных импульсных сигналов с использованием модифицированного метода зависимого счета. //Датчики и системы. 2004. №9.

Размещено на Allbest.ru