Комплексное локомотивное устройство безопасности

Используемый объем ПЗУ - 64 двухразрядных слова, адрес «AEPR0» - «AEPR5», данные двунаправленные «DEPR0», «DEPR1».

Буфер матричного формирователя представляет собой усилитель сигна-лов «1.» -«3.» и «TEST» на D19 считываемый программно через порт Р1, и приемник сигналов «.1» -«.3» D15, опрашиваемый программно через порт РВ.

Схема выборки сигналов для САУТ формируют сигналы «САУТ1» и «САУТ2» в таймерах D8 своих каналов, которые являются синхронными благодаря общему сигналу на счетных входах «FSAUT», вырабатываемому в таймере Т1 микросхемы D8 канала 2.

Адаптер последовательного интерфейса построен на микросхеме D14 и источнике опорной частоты для приема и передачи - таймер микросхемы D7. Адаптер работает в асинхронном режиме. Программно устанавливаемые разряды «RTS» и «DTR» используются для выработки адреса коммутатора последовательного интерфейса, «A0ISO», «A1ISO» или «АПИ0», «АПИ1».

Схема подключения к магистрали состоит из выходного (в магистраль) и входного (в магистраль) узлов. Выходной узел передает информацию из линии «TxD», управляющей через D18.4 оптроном DA8, обеспечивающим гальваническую развязку канала и сети, и через него выходным транзистором VT3. Информационная линия сети «NET» подключена к коллектору VT3. Общим проводом является линия «-NET», питающая цепь - «+NET».

При «TxD» равным 0 NET будет равен 0; аналогично для логической 1. Кроме того запрещает работу выходного узла сигнала «FAIL» равный 1, отказ комплекта, проходя через D11.4, D18.5. Входной узел построен на VT2, R5, R6, DA7, R21, R22 и передает информацию из сети «NET» в линию «RxD», выполняя при этом гальваническую развязку.

Узлы порта выходов состоят из регистров D21 и D22, в которых формируются сигналы в ячейку подключения «OUT0»-«OUT5» и «SET1»-«SET3», а также сигналы в БВУ3Б «SELASN0», «SELASN1» и «RALSN», и формирователей сигналов занесения информации в эти выходные регистры, D25.1, D25.2/

При этом, для пассивного комплекта, «ACTIVE» равным 0, регистр D21 принудительно установлен в 0, а регистр D22 - в состояние высокого импенданса по выходу. Таким образом, производится отключение выходов пассивного комплекта.

Схема контроля работает следующим образом. Контрольный сигнал частотой 44 кГц и скважностью равной 2 поступает на инвертор D19.3 с открытым коллектором. Коллекторный резистор инвертора выполнен в виде резистивного делителя напряжения на резисторах R37 и R38. С этого делителя сигнал через резистор R42 подается на базу транзистора VT10, управляющего оптопарой DA3 усилительного каскада и выходной оптопарой DA4. На базу транзистора VT10 подается также по цепи обратной связи отрицательное напряжение, являющееся признаком нормальной работы схемы контроля, признак включенного состояния - положительное напряжение в цепи обратной связи. Соотношением номиналов резисторов плеч делителя R37, R38 задается ключевой режим работы управляющего транзистора VT10. В базе транзистора VT10 происходит сложение, сравнивание, входного тока, задаваемого резис-тором R39. При открытом выходе инвертора D19.3 открывающий ток обратной связи в базе управляющего транзистора VT10 превышает закрывающий входной ток и транзистор VT10 открыт; при закрытом входе - наоборот. Таким образом осуществляется динамика работы управляющего транзистора VT10 при нормальной работе схемы контроля. Тип p-n-p транзистора VT10 выбран исходя из того, что все имеющиеся в схеме напряжения питания имеют положительную полярность и являются запирающими для транзисторов дан-ного типа.

Соединенные последовательно оптопары DA3 и DA4 включены параллельно управляющему транзистору VТ10 и являются его нагрузкой. Таким образом, при динамической работе управляющего транзистора VT10 оптопары DA3 и DA4 работают также в динамике. Оптопара DA3 управляет усилительным каскадом на микросхеме D41. При наличии тока через входной светодиод отопары DA3 открывается выходной транзистор этой оптопары, в результате чего на входе микросхемы D41 появляется уровень логического нуля. При отсутствии тока через входной светодиод оптопары ее выходной транзистор закрыт и через резистор R40 на вход микросхемы D41 подается потенциал логической единицы.

На элементах С39, VD17, VD19 собрана схема формирования напряжения отрицательной полярности, на выходе которой находится накапливающий конденсатор С23. Выходное напряжение отрицательной полярности подается на управляющий транзистор VT10. Таким образом, пока по цепи обратной связи подается питание на управляющий каскад, схема контроля находится в рабочем состоянии. Схема контроля выключается при пропадании питания с диодного моста VD10…VD13, например, кратковременное пропадание питания при рассогласовании информационных контролируемых сигналов. После включения схема будет находиться в устойчивом состоянии. Для ее включения необходимо оформить запускающий импульс. Информационные контролируемые сигналы складываются на элементах сложения, представляющих собой диодный мост VD10…VD13, с выхода которого питание подается на усилительный каскад.

Оптопара DA4 является выходным элементом схемы контроля, на гальванически развязанном выходе которого присутствует частота 44 кГц, частота контрольного сигнала.

Для формирования сигнала запуска схемы контроля необходимо открыть транзистор VT7, создающий цепь разряда конденсатора С22, заряжающийся через резистор R51, на конденсатор С23, являющийся накопительным конденсатором в цепи обратной связи схемы контроля. В момент запуска при заряде конденсатора С23 до порога срабатывания управляющего каскада начинает переключаться оптопара DA3, управляющая усилительным каскадом и через схему формирования отрицательного напряжения начинается подпитка конденсатора С23. Схема контроля включается в рабочее состояние. После подачи электропитания на входе триггера Шмитта D40.8 присутствует «0». Потенциал «1» с выхода D40.10 устанавливает в исходное состояние схему запуска, в том числе в делителе D23 и D24 записывает коэффициенты деления 5000 и 1800 соответственно, а через элементы D42 и D39.6 формирует сигналы «RST» и «RST2», поступающие в каналы обработки информации для сброса микроконтроллеров. Начинается разряд конденсатора С24 через резистор R27. При заряде конденсатора С24 до порога срабатывания триггера Шмитта D40.8 последний переключится, на выводе D40.10 появится потенциал «0», разрешающий работу схемы запуска.

Сигнал «SKL1» частотой 750 кГц с D3.7 поступает на делитель D23.1. После появления разрешения на входе D23.11 с выхода делителя D23.23 начинают выдаваться положительные импульсы длительностью 1,33 мкс с периодом 6,7 мс, поступающие на вход счетчика D44.2. При приходе четвер-того импульса, то есть через 27 мс, сигнал с D44.5 переключает триггеры D42, которые через D25.13 сбрасывают D44 в исходное состояние, через D39.6 снимают сигналы сброса «RST» и «RST2» и разрешают работу делителя D24. Сигнал с D 44.5 также через триггер D43.2 разрешает работу счетчика D44.2.

После снятия сигнала сброса микроконтроллеры запускаются в работу с начала алгоритма, проводя начальную инициализацию элементов каналов обработки, и в определенный момент разрешают выдачу с таймера D6 сигналов «FBASE» частотой 44 кГц на схему контроля и «TIME» частотой

1 кГц на микроконтроллер и схему запуска. С D44.13 подается положительный сигнал «START» длительностью 4 мс, поступающий через R36 на VT7 для формирования сигнала запуска схемы контроля, по которому на С23 образуется отрицательное напряжение величиной около минус 5 В. К этому моменту на VT10 уже поступает сигнал «FBASE», по которому запускается цепь формиро-вания отрицательного напряжения на С23. Сигнал «FBASE» через оптрон DA1 подается на VT11 для формирования выходного сигнала «FEPК», а через D38.1 и VD10 заряжает конденсатор С25. Поэтому сигнал на D40.11 «FAIL1» низкого уровня свидетельствует о нормальной работе схемы контроля и всей ячейки ЦК. При выключении схемы контроля из рабочего состояния на выходе D40.11 и, соответственно, на входе D40.5 через 50 мс сформируется сигнал «1», по которому через D40.2, D38.4 и D42 произведется перезапуск ячейки ЦК, через 30 мс после появления сигнала «FAIL1». Если сигнал «FAIL1» постоянно высокого уровня, то с делителя D24 регулярно через 12 секунды выдаются положительные импульсы, запускающие через D42.12 мультивибратор на D43.1, который через D40. 6 производит перезапуск ячейки ЦК. Если после перезапуска до истечения 12 секунд вновь появится сигнал «FAIL1» - брак, то повторный перезапуск ячейки ЦК произойдет только через 12 секунд после появления сигнала «FAIL1», так как низкий уровень потенциала с D42.12 будет запрещать через D43.2 работу D44.2 и формирование на D44.13 сигнал перезапуска «START». Высокий потенциал на D42.12 появится только после прихода через 12 секунд импульса с делителя D24.

Резистор R44 необходим для исключения влияния конденсатора С22 на чувствительность схемы контроля. Этот же резистор является ограничителем тока заряда конденсатора С23. Поэтому существует минимальная величина емкости конденсатора С22 равная 0,47 мкФ, для которой конденсатор С22 накапливает достаточно энергии для заряда конденсатора С23 до порога срабатывания управляющего каскада. Увеличение емкости конденсатора С22 нецелесообразно вследствие ухудшения чувствительности схемы контроля. В данной ячейке схема контроля нетермостабильна вследствие установки навесных нетермостабильных элементов.

Информационные контролируемые логические сигналы должны иметь одинаковую частоту и быть противофазными. Рассогласование сигналов ведет к выключению схемы контроля. Противофазные контролируемые логические сигналы с выходов регистров D32 и D33 подаются на входы микросхем, осуществляющих двухтактное управление усилителем с двухтактным выходом. Микросхемы должны быть с открытым коллекторным входом для перехода на более высокое напряжение питания +12 В схемы контроля. Резисторы R33 и R35 необходимы для ограничения импульсов сквозного тока при переключениях транзисторов.

2.4 Устройство и работа ячейки подключения

Ячейка подключения предназначена для:

1) преобразования внешних для УЦО входных сигналов в сигналы с параметрами, требующимися для логической обработки;

2) формирования необходимых параметров выходных сигналов и обеспечения возможности их отключения;

3) гальванической развязки внешних цепей от внутренних сигналов УЦО;

4) минимизации аппаратных затрат для приема сигналов;

Ячейка подключения (ЯП) состоит из следующих функциональных узлов:

1) формирователь входных сигналов матричный;

2) формирователь сигналов АЛСН;

3) формирователь сигналов АЛС-ЕН;

4) формирователь сигналов от датчиков пути и скорости (ДПС);

5) формирователь сигналов последовательных интерфейсов;

6) формирователь выходных сигналов;

7) формирователь кода несущей частоты АЛСН и сигнала «Сброс» для блока входных устройств (БВУ);

8) формирователь сигналов контроля АЛСН и АЛС-ЕН.

Формирователь входных сигналов матричный минимизирует аппаратные затраты на прием сигналов, обеспечивая гальваническую развязку внешних цепей от внутренних сигналов УЦО и преобразуя внешние входные сигналы в сигналы с параметрами, требующимися для логической обработки. Всего в матрице 9 входных сигналов от внешних цепей уровня 50В: «KEYRBS», «KEYRB», «KEYWK», «KEYRMP», «KEYOK», «KEYKI», «CНЕРК».

Матричный формирователь сигналов для одного канала обработки состоит из девяти функциональных узлов, выполненных по одинаковой схеме. Все узлы матричного формирователя разбиты на три группы по три узла в каждой. Унитарный код, поступающий на входы ячейки подключения «1.», «2.», «3.», активизирует одну из групп. При этом на выходе «.2», «.3», «.4», идущие на ячейку контроллера, поступают логические значения соответствующих сигналов узлов. Аналогично опрашиваются данные для второго канала обработки. Унитарный код поступает на входы «1.», «2.», «3.». Логические значения соответствующих сигналов узлов поступают на выходы - «2.», «3.», «4.»

Рассмотрим работу одного узла матричного формирователя построенного на резисторах R3, R12, стабилитроне VD3, оптопаре DA5, диоде VD9. Выходным сигналом узла «.2» является напряжение на коллекторе фототранзистора оптопары DA5, подключенного через резистор к источнику питания с номинальным напряжением + 12В. При наличии на входе «1.» сигнала логической «1» оптопара DА5 закрыта независимо от уровня входного сигнала «RBS». Уровень выходного сигнала узла при этом - + 12 В. При наличии на входе «1.» сигнала логической «1» оптопара DA5 закрыта независимо от уровня входного сигнала «RBS». Уровень выходного сигнала узла при этом - + 12 В. При наличии на входе «1.» логического «0» - оптопара DA5 открыта при уровне 50 В. сигнала «RBS» и закрыта при уровне 0 В. сигнала «RBS».

Уровень выходного сигнала узла «.2» при этом может меняться от 0 В до +12 В. Стабилитрон VD3 служит для замыкания входной цепи RBS и обеспечения работы оптопары DA5. Диод VD9 служит для защиты фототранзистора оптопары DA5 от обратного напряжения минус 12 В.

Для реализации возможностей программного тестирования входа KEYSON с целью проверки исправности выходной цепи матричного формирователя используется схема, собранная на твердотельном реле DA28.

Формирователь сигналов АЛСН формирует выходные сигналы «ALSN» и «ALSN2» для двух каналов обработки. Уровень выходных сигналов «ALSN» и «ALSN2» меняется от 0 до +12 В при изменении уровня входного сигнала

«-ALSN» от 0 до +12 В.

Оптопары DA1 и DA2 служат для гальванической развязки между входными и выходными сигналами. Стабилитроны VD1 и VD2 служат для обеспечения работы одной из оптопар DA1, DA2 при обрыве светодиода в другой.

Формирователь сигнала АЛС-ЕН работает аналогично формирователю сигнала АЛСН. Уровень выходного сигнала «NKSMS» меняется от 0 до +5 В при изменении уровня входного сигнала «+ENK» от +12 В до 0 В. Оптопара DA13 служит для гальванической развязки между входными и выходными цепями и обеспечения требуемых параметров выходного сигнала «NKSMS».

Формирователь сигналов от двух датчиков пути и скорости служит для преобразования входных сигналов «+DPS1» и «+DPS2» уровня +50 В в выходные сигналы «+DPS1» и «+DPS2» + 5 В. Формирователи собраны по одинаковым схемам. Оптопары DA34 и DA35 служат для гальванической развязки между входными и выходными цепями и обеспечения требуемых параметров выходных сигналов. Диоды VD42 и VD43 служат для ограничения обратного напряжения на светодиодах оптопар DA34, DA35.

Формирователь сигналов последовательных интерфейсов состоит из следующих функциональных узлов:

1) узла, обеспечивающего преобразование и мультиплицирование сигнала «TxD» в три сигнала «ISO1», «ISO2», «ISO3»;

2) узла, обеспечивающего преобразование и демультиплицирование сигналов «ISO1+», «ISO2+», «ISO3+» в сигнал «RxD»;

3) узла, формирующего сигналы «SET1-», «SET2-», «SET3-», которые служат для подготовки внешних устройств к приему сигналов «ISO1-», «ISO2-» «ISO3».

Узел 1 работает следующим образом:

микросхема DD2 мультиплицирует сигнал «TxD» уровня 5В в три сигнала уровня 5 В. Эти сигналы поступают на микросхему DD3, которая инвертирует входные сигналы и обеспечивает необходимый ток нулевого выходного сигнала. Проинвертированные выходные сигналы поступают на входы оптопар DA46, DA48, DA50 по цепям ISO1, ISO2, ISO3. Выходные сигналы оптопар поступают на базовые цепи транзисторов VT4, VT6, VT8, регулирующих ток в цепях ISO1-, ISO2-, ISО3-. Прекращение передачи данных по каналам ISO1-, ISO2-, ISО3- происходит при выключении микросхемы DD3. Включением и выключением микросхемы DD3 управляет сигнал на входе «OFFISO» ячейки ЯП. Для преобразования сигнала «OFFISO» в уровни напряжения, требуемые для включения или выключения микросхемы DD3 служит схема, собранная на резисторах R95, R96, диоде VD52, транзисторах DA4.3, DA4.4.

Узел 2 работает следующим образом.

Токовые сигналы величиной +(15 - 25) мА поступают на входные цепи ISI1+, ISI2+, ISI3+, выполненные по идентичным схемам. Установленные в этих цепях стабилитроны VD39…VD41, служат для ограничения уровня входного сигнала до +3,3 В. Оптопары DA31…DA33 служат для обеспечения гальванической развязки и формирования выходных сигналов величиной +5 В. Выходные сигналы оптопар DA31…DA33 демультиплицируются микросхемой DD2 в сигнал «RxD», поступающий на выход ЯП.

Узел 3 состоит из трех каскадов, выполненных по одинаковым схемам.

На входы соответствующих каскадов поступают сигналы «SET1», «SET2», «SET3», амплитуда которых меняется от 0 В до +5 В. Эти сигналы управляют работой оптопар DA47, DA49, DA51, которые осуществляют гальваническую развязку между входными и выходными цепями и формируют параметры сигналов, поступающие в базовые цепи транзисторов VT5, VT7, VT9. Транзисторы VT5, VT7, VT9 регулируют ток во внешних цепях SET1-, SET2-, SET3-.

Формирователи выходных сигналов служат для передачи пяти сигналов величиной +50 В, «CLK», «CLKZH», «CLZH», «CLB», «CLZ», к регистраторам локомотива и формирования одного резервного сигнала «CLRZR» уровня +50В. Уровни входных сигналов «OUT0», «OUT1»… «OUT5», меняются от 0 до +5 В. Формирователи сигналов «CLK», «CLKZH», «CLZH», «CLB», «CLZ», «CLRZR» собраны по идентичным схемам. Микросхема DD1 служит для инверсии входных сигналов и согласования входных цепей формирователей с источником входных сигналов «OUT0-OUT5». Оптоэлектронные реле DA39…DA45 служат для обеспечения гальванической развязки между входными и выходными цепями и формирования требуемых режимов работы регистраторов. Для обеспечения надежной работы формирователя сигнала CLB на нагрузку 200 Ом выходные реле DA42 и DA43 соединены параллельно. Варисторы RU1…RU4 защищают микросхемы DA39…DA45 от бросков питания бортовой сети.

2.5 Работа блока входных устройств

Блок входных устройств (БВУ3Б) предназначен для фильтрации, усиления и преобразования сигналов АЛС, передаваемых по рельсовой цепи в двух независимых информационных каналах с присвоенными частотами 175 Гц - канал АЛС-ЕН, и 25, 50, 75 Гц - канал АЛСН, и для формирования выходных сигналов, согласованных с последующими устройствами дискретной обработки информации. Блок состоит из двух отдельных электрически независимых ячеек П-АЛСН и П-АЛСЕН, жестко скрепленных между собой в единый конструктив. Функционально каждая ячейка содержит:

1) входной трансформатор, согласующий вход тракта прима сигналов АЛС с локомотивными катушками КПУ-2;

2) полосовой активный фильтр на присвоенную частоту 175 Гц;

3) приемник сигналов АЛС.

Схемы входного трансформатора и фильтра каждой из ячеек идентичны.

Ячейка П-АЛСЕН содержит тракт приема и преобразования фазоманипулированных сигналов канала АЛС-ЕН в выходной сигнал с параметрами ТТЛ-логики, который выполнен по схеме прямого усиления с заданным порогом включения. Тракт состоит из согласующего трансформатора TV1, полосового активного фильтра на элементах А1…А7 и усилителя- ограничителя на элементах DA3…DA5, DD1, VT2, VT3.

Инвертирующий усилитель DA3 обеспечивает согласование канального фильтра по выходу и основное усиление сигнала АЛС-ЕН по переменному напряжению. Буферный инвертор DA2 развязывает вход фильтра с трансформатором TV1. Операционный усилитель DA5, включенный по схеме триггера Шмитта, обеспечивает формирование прямоугольных импульсов с заданной скважностью из синусоидального напряжения несущей. Операционный усилитель DA4 включен по схеме компаратора, порог срабатывания которого регулируется резисторами R28, R29 в соответствии с заданной чувствительностью. Выходным сигналом является постоянное напряжение положительной полярности, информирующее по цепи «UNES» о достижении несущей заданного уровня после прохождения через согласующий эмиттерный повторитель VT1 и обеспечивающее с задержкой включение транзисторов VT2, VT3 выхода приемника АЛС-ЕН. Задержка обеспечивается элементами DD1, R35, C23, VD4 и введена для устойчивого режима работы выхода приемника.

Ячейка П-АЛСН содержит тракт приема и преобразования амплитудно манипулированных сигналов АЛСН в выходной сигнал числового кода с параметрами ТТЛ-логики, который состоит из согласующего трансформатора TV1, полосового активного фильтра на элементах А1…А7 и усилителя-преобразователя на элементах DA2…DA5, VT1…VT4. Тракт выполнен по схеме супергетеродина с одним преобразованием, избирательность которого по соседнему каналу обеспечивается полосовым активным фильтром, а защищенность по зеркальному каналу - входными цепями тракта, включающими трансформатор TV, резисторы R1…R3, R9, R10, конденсаторы С4, С10, С17.

Смеситель выполнен по балансной схеме на сдвоенных аналоговых ключах DA2, управляемых в противофазе с выходом 1 и 2 триггера DD4.1 через согласующие инверторы микросхемы DA5 цифрового синтезатора частоты гетеродина. Напряжение промежуточной частоты подается на полосовой активный фильтр через один из резисторов R23…R26, служащих для подстройки чувствительности и подключаемых с помощью аналогового ключа DA3 в зависимости от выбранной частоты, 25, 50, 75 Гц, канала АЛСН.

Инвертирующий усилитель DA10 обеспечивает основное усиление сигнала АЛСН по переменному напряжению и является согласующим элементом между выходом фильтра промежуточной частоты и демодулятором, выполненым на элементах DA11…DA13, DA15, DD24, DD2.5, DD5.1…DD5.4. Повторитель сигнала DA6 развязывает вход фильтра с выходным сопротивле-нием ключей DA3. Демодулятор основного сигнала выполнен по схеме двухполупериодного выпрямителя DA11, DA12 и фильтрующего звена R101, C30 на выходе которого устанавливается напряжение положительной полярности от огибающей амплитудноманипулированного сигнала числового кода АЛСН.

Демодулятор опорного сигнала выполнен по схеме пикового детектора. Входной сигнал через инвертирующий детектор на элементах R86, R87, R91, R92, VD14, VD15, DA13 поступает на конденсатор С31, где устанавливается отрицательный потенциал, задающий «плавающий» порог срабатывания компаратора на операционном усилителе DA15. «Плавающий» порог, пропорциональный амплитуде трапецеидальных импульсов основного канала исключает недопустимые искажения длительности импульсов, формируемых компаратором DA15, в широком диапазоне изменения амплитуды входного сигнала. Разряд конденсатора С31 производится по цепи «RESA» от внешнего управляющего сигнала. Начальный порог срабатывания компаратора DA15, определяющий чувствительность приемника сигналов АЛСН, задается термокомпенсированной схемой на элементах DA7…DA9, DA14. Если уровень напряжения на конденсаторе С30 меньше напряжения на конденсаторе С31, то на выходе компаратора держится отрицательный потенциал, преобразующийся в нулевой уровень с помощью элементов R69, VD9. Если уровень напряжения на конденсаторе С30 больше уровня напряжения на конденсаторе С31, то на выходе компаратора устанавливается положительный потенциал, нормируемый микросхемой DD2.4, DD2.5. При этом на транзисторе VT4 формируется передний фронт выходных сигналов АЛСН. По окончании приема импульса сигнала АЛСН напряжения на выходе компаратора DA15 падает, при этом формируется задний фронт выходных сигналов АЛСН. Для исключения «Дребезга» на фронтах сигнала и блокировки ложных коротких импульсов и пауз, с длительностью менее 30 мс, применена схема блокировки.

2.6 Работа усилителя электропневматического клапана

Усилитель электропневматического клапана входит в состав блока внешних соединений БВС2М и предназначен для преобразования сигнала управления ЭПК из динамического слаботочного сигнала с частотой 44 кГц в сигнал постоянного тока для питания электромагнита ЭПК и других устройств локомотива.

Конструкция усилителя ЭПК имеет следующие особенности:

1) крепление радиатора транзистора VT5 к корпусу БВС2М, обеспечивает отвод тепла от транзистора VT5 к корпусу БВС2М;

2) съемная конструкция со штепсельным подключением блока усилителя ЭПК к БВС2М.

Усилитель ЭПК состоит из стабилизатора на микросхеме DA1, резонансного усилителя на транзисторах VT1, VT2, триггера Шмитта на микросхеме DD2.1, DD2.2, генератора пилообразного напряжения на микросхеме DD1.1 делителя частоты на DD1.2, буферного устройства на микросхеме DD2.4…DD2.6, усилителя мощности на транзисторе VT5, выпрямителя на диоде VD8, устройства защиты на транзисторах VT3, VT4, VT6. Резонансный усилитель питается от источника с номинальным напряжением 10В через стабилизатор DA1. Номинальное выходное напряжение стабилизатора DA1 - 6 В. Входной сигнал через оптопару DA2 поступает на базу транзистора VT1 каскада предварительного усиления резонансного усилителя. С выхода предварительного усилителя сигнал поступает на базу транзистора VT2 усилителя мощности резонансного усилителя. Нагрузкой транзистора VT2 являются резистор R10, резонансный контур TV1, С3. Через оптопару DA3 входной сигнал поступает на вход триггера Шмитта, собранного на микросхеме DD2.1, DD2.2. С выхода триггера Шмитта сигнал поступает на вход микросхемы DD1.1 формирователя пилообразного напряжения и вход микросхемы DD1.2 делителя частоты входного сигнала с коэффициентом деления два. На вход «R» микросхемы DD1.2 поступает через конденсатор С5 сигнал пилообразной формы и сигнал обратной связи через оптопару DA4 с выхода усилителя ЭПК. На выходе делителя частоты формируются импульсы прямоугольной формы с ШИМ модуляцией при повышении выходного напряжения усилителя ЭПК выше установленного значения. Импульсы прямоугольной формы с вывода 13 микросхемы DD1.2 через инвертор DD2.3 и буфер собранный на микросхеме DD2.4…DD2.6 поступают на затвор транзистора VT5 усилителя мощности. Нагрузкой транзистора VT5 служит трансформатор TV3. Сигнал обратной связи с выхода усилителя через цепочку VD17, R27, C16, R28, C17, R29, VD10, VD9, оптопару DA4 поступает на вход «R» микросхемы DD1.2 делителя частоты. Усилитель мощности питается от источника с номинальным напряжением 50 В, через фильтр L1, C11. Ток потребления усилителя ЭПК не боле 1,3 А.

2.7 Назначение и работа ячейки вторичного источника питания

Вторичный источник питания (ВИП-У) предназначен для использования в электронной аппаратуре железнодорожной автоматики, телемеханики, связи. ВИП-У обеспечивает преобразование постоянного напряжения в несколько постоянных стабилизированных выходных напряжений. В качестве первичного источника постоянного напряжения используется аккумуляторная батарея. ВИП-У рассчитан на четыре диапазона питающего напряжения для исполне-ний: 24 В (+8; -6) В; 50 В с отклонениями 15 В; 75 В с отклонениями 22,5 В; 110 В с отклонениями 33 В. Двойная амплитуда пульсаций напряжения питания не должна превышать 10% от его номинального значения.

При переходных процессах, вызванных скачкообразным изменением нагрузки по любому из выходов ВИП-У от 0 до номинальной и обратно, при скачкообразном изменении напряжения первичного источника на 60% и при включении ВИП-У увеличение напряжения на выходе «+5В» не должно быть более 10%. ВИП-У должен быть защищен от перегрузок по каждому из выходов с обеспечением автоматического восстановления нормальной работы после исчезновения перегрузки. Гальваническая развязка выходов ВИП-У от входа должна выдерживать испытательное напряжение не менее 1,5 кВ. Сопротивление изоляции выходных цепей от входных в нормальных климатических условиях не менее 50 мОм. Коэффициент полезного действия при нормальной температуре окружающей среды и номинальной нагрузке не ниже 0,8.

ВИП-У построен на основе двухтактного стабилизирующего преобразователя напряжения с защитой от короткого замыкания в выходных цепях. В источник питания входят следующие функциональные узлы:

1) ВхФ - входной фильтр, снижающий уровень помех от работы ВИП-У, создаваемых в первичном источнике питания, которые могут проникая из вторичного источника нарушить правильное функционирование внешней аппаратуры;

2) СхЗ - схема запуска, обеспечивающая работу ВИП-У сразу после включения;

3) СК - силовые ключи, управляющие энергией, которая от первичного источника передается в нагрузку в каждом периоде работы двухтактного преобразователя ВИП-У;

4) УУ - устройство управления, управляющее длительностью включенного и выключенного состояния силовых ключей и стабилизирующее выходное напряжение;

5) УОС - устройство формирования сигнала обратной связи, обеспечивающее совместно с УУ точную стабилизацию напряжения основного выхода ВИП-У «+5 В»;

6) УЗ - устройство защиты, обеспечивающее совместно с УУ защиту ВИП-У и нагрузки от превышения допустимых режимов работы;

7) ВыхФ - выходные фильтры, питающие нагрузки ВИП-У напряжением градаций «+5 В», «+10 В», «+12 В ст», «+15 В», «-15 В» и формирующие служебные напряжения «+15 В» для питания УУ и УОС.

Источник питания работает в двух режимах: режиме запуска и в установившемся режиме. В режиме запуска питание устройства управления (УУ) осуществляет схема запуска (СхЗ). В установившемся режиме на УУ поступает с выхода выходного фильтра (ВыхФ) служебное напряжение величиной 15 В. В зависимости т варианта исполнения ВИП-У подключается к первичному источнику постоянного напряжения с номинальным напряжением 24, 50, 75, 110 В. При этом допускается наличие у первичного источника низкочастотной пульсации двойной амплитудой не более 10% от номинального напряжения. При поочередном включении силовых ключей (СК), в зависимости от коэффициента заполнения ШИМ, определяемого потребляемой мощностью нагрузок, энергия, передаваемая от первичного источника через выходные выпрямители ВЫХ ВП, запускается в индуктивно-емкостных выходных фильтрах ВЫХ Ф и расходуется до очередного включения СК.

Стабилизация напряжения «+5 В» происходит под влиянием сигнала обратной связи, действующего от устройства формирования сигнала обратной связи (УОС) на УУ, а остальные напряжения стабилизируются попутно с напряжением «+5 В», за счет примерно одинаковых с этим напряжением зависимостей от изменения входного напряжения ВИП-У. Возникающая ошибка в стабилизации остальных выходных напряжений мала и обеспечивает отклонения напряжений выходов «+10 В», «+15 В», «-15 В» не более 10%. Выходное напряжение «+12 В ст» поступает с выхода микросхемы - стабилизатор напряжения. В режиме запуска питание устройства управления осуществляет компенсационный стабилизатор постоянного тока последовательного типа, в который входят параметрический стабилизатор VD4, R33, R34 и регулирующий элемент VT1. Здесь напряжение на выходе стабилизатора равно разности между опорным напряжением, снимаемым с выхода параметрического стабилизатора и радением напряжения на эмиттерном переходе транзистора VT1 и составляет 10 В. В установившемся режиме служебного напряжения источника питания величиной 15 В запирает транзистор VT1 и питание устройства управления осуществляет служебное напряжение источника.

В состав схемы силового ключа входят следующие элементы:

1) основные транзисторы силового ключа VT2, VT3;

2) запирающие транзисторы VT4, VT5;

3) диоды VD11, VD12.

В качестве основных транзисторов силового ключа применены мощные

р-канальные полевые транзисторы типа MOSFET. Малое сопротивление канала и высокое быстродействие, определяемое практически только скоростью заряда-разряда затворной емкости, позволяет эффективно коммутировать большие мощности с малыми потерями. Схема работает следующим образом.

Включение основного транзистора VT3 производится подачей на затвор импульсов напряжения 12-15В. Отпирающие импульсы формируются микро-схемой управления D2 и поступают с вывода D2:11 через диод VD11 на заряд затворной емкости транзистора VT2. После достижения на затворе пороговой величины 2-4В происходит отпирание транзистора. Поскольку заряд емкости производится форсированно, без ограничения тока, время включения минимально. Во время действия отпирающего импульса, р-n-р транзистор VT4 запрет отрицательным напряжением база-эмиттер величиной 0,5-1В, формирующимся на открытом диоде VD11.

После окончания отпирающего импульса на выходе D2:11 диод VD11 запирается обратным напряжением между затвором транзистора VT2, действующем на катоде диода VD11 и общей цепью «ВАТ», подключенной к аноду диода VD11 через резистор R13. Соответственно открывается запирающий транзистор VT4 базовым током, текущим от эмттера транзистора VT4 через базу и резистор R13 в общую цепь «-ВАТ», к которой подключена отрицательная обкладка паразитной затворной емкости транзистора VT2. Сопротивлением датчика тока R23…R30 при этом можно пренебречь. Происходит форсированный разряд затворной емкости коллекторным током запирающего транзистора VT4 до напряжения меньшего порогового и ускоренное запирание основного транзистора VT2.

Разряд остаточного заряда затворной емкости и удержание основного транзистора VT2 до следующего отпирающего импульса в выключенном состоянии осуществляется за счет резистора R20, включенного параллельно затворной емкости между затвором и истоком транзистора VT2. Демпфирующая цепочка R22, С9 предохраняет транзисторы СК от выбросов напряжения на стоках в моменты коммутации ключа, а также обеспечивает устойчивость работы ВИП-У при малых нагрузках. Для снижения коммутационных помех СК, наводимых на внешние цепи первичного питания, ВИП-У запитан через входной фильтр ВхФ, собранный на магнитосвязанном дросселе L1 и конденсаторах С6,С7.

Устройство управления силовым ключом выполнено на микросхеме D2, которая выполняет следующие функции:

1) управляет включенным и выключенным состоянием силовх транзи-сторов VT2, VT3;

2) формирует опорное напряжение.

В состав микросхемы D2 входят следующие функциональные узлы:

1) ГПН - генератор пилообразного напряжения. Частота ГПН задается элементами С4 и R9;

2) НСН - непрерывный стабилизатор напряжений - формирует опорное напряжение «+5 В»;

3) ОУ1, ОУ2 - операционные усилители, в схеме не задействованы, их выходные напряжения равны 0 В;

4) КП - компаратор паузы - формирует защитный интервал от протекания сквозных токов СК в двухтактном режиме и изменяет длительность паузы в зависимости от сигнала на входе D2:7;

5) ЛС - логическая схема, построенная на логических элементах ЛЭ1-ЛЭ5 и триггере-фазорасщепителе Тф, в зависимости от сигнала на входе микросхемы D2:16 формирует однотактный или двухтактный выход на выходах D2:11-12;

6) УС1, УС2 - усилители мощности с выходным постоянным током до 200 мА каждый. Формирует отпирающие импульсы для СК.

Выходными сигналами УУ являются сигналы, формируемые узлами: УС1, УС2 - управляет транзисторами VT2, VT3; НСН - формирует опорное напряжение «+5 В». Устройство управления поддерживает стабильным выходное напряжение «+5 В» за счет изменения длительности выключенного состояния СК при постоянной суммарной длительности включенного и выключенного состояния СК. Управления производится путем управление длительностью открытых усилителей УС1 и УС2. Это управление осуществляет логическая схема (ЛС).

На инвертирующие выходы компараторов КП и ШИМ поступает пилообразное напряжение с генератора ГПН. НА неинвертирующий вход компаратора ШИМ поступает сигнал с ОУ1, ОУ2, равный «нулю». На неинвертирующий вход компаратора паузы КП поступает сумма выходного напряжения компаратора, проходящего через развязывающий диод VD2, напряжения с делителя R5, R7, задающего максимальный коэффициент заполнения ШИМ, и сигнала точной обратной связи с выхода УОС, проходящего через токоограничивающий резистор R35. Компаратор КП формирует паузу между импульсами управления СК. Чем больше сигнал на неинвертирующем входе КП , тем больше пауза, следовательно меньше коэффициент заполнения ШИМ. На вход ЛС поступают сигналы с выходов компараторов КП и ШИМ. При высоком уровне сигналов на выходах ЛС, на выходах ЛС появляется «1» и УС1, УС2 открываются. При низком уровне сигналов на каком-либо входе ЛС, на выходе ЛС появляется «0» и УС1, УС2 закрываются. В режиме, когда по любому из выходов ВИП-У возникает перегрузка, сигнал перегрузки с выхода компаратора D1:1 превышает величину пилообразного напряжения, вызывая закрытие УС1 и УС2.

Основными элементами схемы устройства защиты являются:

1) компаратор D1;

2) схема установки тока перегрузки R1…R4, VD1;

3) времязадающий конденсатор С5.

Схема работает следующим образом.

Компаратор D1 сравнивает напряжение на инвертирующем входе D1:3 с пороговым напряжением, которое поступает через делитель R8, R6 на неинвер-тирующий вход D2:2. На вход D2:3 поступает сумма напряжений с датчика тока R23…R30 через резистор R3 и части входного напряжения со схемы установки тока перегрузки R1…R4, VD1. Величина напряжения на входе D1:3 не зависит от изменения тока через датчик тока при изменении входного напряжения за счет обратно пропорционального изменения напряжения со схемы установки тока нагрузки. В режиме перегрузки, возникшей в выходных цепях ВИП-У, напряжение с датчика тока R23…R30 превышает опорное напряжение с делителя R6, R8 и компаратор D1 переключается в состояние «перегрузка». При этом с выхода D1:1 «открытый эмиттер» сигнал перегрузки величиной 5 В заряжает времязадающий конденсатор С5 и поступает через диод VD2 на вход дистанционного управления микросхемы D2:7, блокируя формирование отпирающих импульсов на СК. Разряд конденсатора С5 происходит через диод VD2 и резистор R5. Постоянная времени разряда составляет 15-20 периодов ГПН, что обеспечивает ограничение потребляемой мощности ВИП-У в режиме короткого замыкания и позволяет прибору находиться в этом режиме продолжительное время без выхода ВИП-У из строя. После устранения короткого замыкания по выходам, ВИП-У «мягко» выходит из режима короткого замыкания в стационарный. Происходит это счет плавного разряда конденсатора С5 и, соответственно, увеличения коэффи-циента заполнения ШИМ до номинального. Кроме защиты ВИП-У от постоянных перегрузок СхЗ обеспечивает «мягкий» режим запуска при включении изделия.

В состав схемы устройства обратной связи входят:

1) дифферинциальный усилитель D4;

2) оптопара D6;

3) источник опорного напряжения.

Схема работает следующим образом.

Резисторы R10, R11, R12, R18 задают коэффициент усиления операционного усилителя D4. На инвертирующий вход D4:2 поступает напряжение выхода «+5 В» через делитель R15, R16. Разность входных напряжений усилителя D4 усиливается и поступает через токоограничивающий резистор R15 на вход оптопары D6:1, управляя величиной напряжения на выходе D6:5, которое поступает на вход микросхемы D2:7 и регулирует длительность управляющего импульса. Оптопара D6 гальванически развязывает выходную цепь «+5 В» от входных цепей. При работе УОС в режиме регулирования, выходной транзистор оптопары находится в активном режиме, шунтируя вход управляющей микросхемы D2:7. В случае выхода из строя обратной связи, выходной транзистор оптопары закрывается и микросхема D2 выключается, так как на вход 7 поступает запирающее напряжение с делителя R5, R7. Источник опорного напряжения состоит из источника стабильного тока, собранного по схеме «зеркало тока» на транзисторной матрице D5 и резисторе R17.

2.8 Блок индикации локомотивный

Блок индикации локомотивный БИЛ2М состоит из двух независимо работающих структурных блоков, которые имеют связь с БЭЛ2М по двум независимым каналам. Принцип обмена информацией в двух каналах организован аналогично. БИЛ2М получает информацию и осуществляет индикацию полученной информации в динамическом режиме. Перед каждым сеансом обмена в БИЛ2М поступает короткий сигнал «Сброс», который производит начальную установку блока прием/передачи. За один сеанс БИЛ2М принимает 5 байт информации. После приема очередного байта информации БИЛ2М передает ответный байт в БЭЛ2М. Если все элементы индикации БИЛ2М исправны, в БЭЛ2М передается принятый ранее байт. Информация, передаваемая в нулевом и первом байтах одного сеанса для двух каналов совпадает: нулевой байт - сигнал светофора, наличие звукового сигнала; 1 байт - число свободных блок-участков, направ-ление движения, прямо/с отклонением, сигнал «Внимание»; во 2, 3, 4 байтах по одному каналу передается значение фактической скорости, по 2 - контролируемой; 2 байт - семисегментный код первой цифры Vф или Vк; 3 байт - семисегментный код второй цифры Vф или Vк; семисегментный код третьей цифры Vф или Vк.

Байты данных передаются, в последовательном коде токовой петлей на вход блока прием/передачи. Блок прием/передачи преобразует последователь-ный код в параллельный восьмиразрядный код, а также производит проверку на четность и наличие стопового элемента. Если байт принят правильно, данные с выхода блока прием/передачи записываются в блок ОЗУ данных. Данные записываются по адресу, поступающему с блока развертки, где производится подсчет числа принятых байтов в данном сеансе. Через ключи данных информация поступает на элементы индикации. Питание элементов индикации осуществляется в динамическом режиме через адресные ключи. Байт данных передается с элементов индикации блок прием/передачи для передачи в блок БЭЛ2М по сигналу схемы сравнения. Сигнал сравнения вырабатывается в том случае, если адреса байтов информации, высвеченного БИЛ2М и принятого из БЭЛ2М совпадают. В блоке прием/передачи параллельный восьмиразрядный код преобразуется в последовательный и передается в БЭЛ2М. Если какой- либо элемент индикации вышел из строя, то код, полученный из БЭЛ2М не совпадает с кодом, переданным БИЛ2М. При этом происходит повторный сеанс связи на случай сбоя. После нескольких повторных сеансов данный индикатор выключается передачей в него постоянного сигнала «Сброс». Отключение БИЛ2М происходит также, если сигнал «Сброс» не поступает в БИЛ2М.

В начале каждого сеанса связи между БИЛ2М и БЭЛ2М по интерфейсу ИРПС передается короткий сигнал «Сброс», который преобразуется схемой, состоящей из R2, VD2, DA2, R12 в потенциальный сигнал и устанавливает в начальное состояние приемо/передатчик D5 и счетчик принятых байт данного сеанса D7.1. Данные, приходящие в БИЛ2М, передаются токовой петлей. Схема, собранная на R1, VD1, DA1, R11. преобразует токовый сигнал в потенциальный, который поступает на асинхронный приемо/передатчик D5, разворачивающий последовательный код в параллельный. Приемо/передатчик D5 проверяет правильность приема информационного байта на четность и наличие стопового элемента. Если информация принята правильно, по переднему фронту сигнала «DA», который появляется когда кодовая комбинация принята полностью, данные с приемо/передатчика DA5 переписываются в ОЗУ, DA13, DA14. Запись в ОЗУ производится по адресу, выставленному счетчиком D7.1, подсчитывающим число принятых байтов в данном сеансе связи. Таким образом, при приеме нулевого байта данные записываются по нулевому адресу. Счетчик D7.2 перебирает адреса и выставляет адрес считывания из ОЗУ для вывода поступившей информации через ключи VT13…VT10, VT11…VT15 на элементы индикации.

Блок развертки состоит из генератора, С1, R8, GB, D1, делителя часто-ты, D6, счетчика D7.2 и дешифратора D16. Блок развертки подключает к питающему напряжению, +10 В, очередную группу индикации в динамическом режиме. Счетчик D7.2 работает в режиме пересчета с модулем равным 5, что обеспечивает развертку на 5 позиций для управления адресными ключами VT18…VT21 через дешифратор D16 и преобразователи уровня D15. Когда подключенной окажется та группа индикации, байт которой был принят в данный момент, через время необходимое для окончания переходных процессов, схема сравнения, выполненная на микросхемах D12, D3, D10, D1. Формирует сигнал записи информации, переданной с элементов индикации в приемо/передатчик D5 через буферы D2, D3. По сигналу записи приемо/передатчик D5 преобразует параллельный код в последовательный и передает ответный байт в БЭЛ2М через токовый ключ, собранный на R22, VT16, VD3, R5, R21, VT2. Одновременно с этим счетчик D7.1 переключится в следующее состояние под действием изменения сигнала «DA» (D5). Таким образом, следующий принятый от БЭЛ2М байт запишется в ОЗУ данных по первому адресу.

Если какой-то байт от БЭЛ2М принимается неправильно, принятая информация в ОЗУ данных не записывается, чтобы не высветить ложную информацию. Однако, регистр задержки D10 переводится в активное состояние, на его вход «D» приходит логическая 1, и в БЭЛ2М будет передан байт, содержащий старую информацию. Это обнаруживается в БЭЛ2М и сеанс обмена будет повторен столько раз, сколько потребуется для правильного приема или для того, чтобы убедиться в том, что данный индикатор вышел из строя.

В ночное время суток предусмотрено снижение яркости свечения элементов индикации в 2 раза. Триггер D11 переключается после каждого цикла индикации, задаваемого D7.2. При включении кнопки S1 «День/Ночь» в положение «Ночь» меандр, выдаваемый D11 поступает на дешифратор D16 через D8, D11, D15. Один цикл индикации дешифратор D16 работает, в следующий цикл выходы дешифратора, идущие на ключи установлены в 0. На время «холостого» цикла индикации запрещается работа компаратора D12 и на его вход «=» приходит меандр от D11, чтобы не занести в приемо/передатчик D5 пустых данных с элементов индикации.

Визуальная проверка исправности элементов индикации обеспечивается наличием кнопки S2 «Тест». При передаче в БЭЛ2М ответа на прием нулевого байта в нулевом разряде отсылаемого в БЭЛ2М байта вместо принятого нали-чия звонка подается информация о положении кнопки S2. При этом ключ нулевого разряда данных VT3 запирается, чтобы не исказилась информация о включении кнопки S2 «Тест». При получении этой информации БЭЛ2М передает информационные данные о свечении всех элементов индикации. Если индикатор вышел из строя, то из БЭЛ2М в него начинает передаваться постоянный сигнал «Сброс». Сигнал «Сброс» выключает дешифратор D16 через D11, D15, вследствие чего прекращается развертка динамической индикации и элементы индикации выключаются. Одновременно с этим запирается транзистор VT17, через D8, который отключает звуковой сигнал. Если вышел из строя один из цифровых сегментов индикаторов, который показывал фактическую скорость, то фактическая скорость высвечивается вместо контролируемой. При этом у семисегментных индикаторов, которые высвечивали фактическую скорость выключаются цифры и высвечивается децимальные точки. У семисегментных индикаторов, которые начинают высвечивать фактическую скорость включаются децимальные точки.

2.9 Структура и работа блока ввода и диагностики

Блок ввода и диагностики (БВД) содержит следующие узлы:

- однокристальный микроконтроллер, ОМК;

- буферный регистр адреса, БРА;

- внешняя память программ ОМК, ВПП;

- внешняя память данных, ВПД;

- дешифратор адреса, ДА;

- клавиатура;

- двенадцатизначный однострочный линейный дисплей;

- контроллер клавиатуры и дисплея, ККД;

- формирователь напряжения программирования, ФНПР;

- последовательный интерфейс первого канала, ПсИ 1К;

- адаптеры связи 0Ки 1К;

- программируемый таймер несущих частот, ПТНЧ;

- формирователи испытательных сигналов АЛС-ЕН и АЛСН;

- буферный регистр данных, БРД;

- программируемые таймеры частот датчиков скорости, ФИС ДС;

- программируемый таймер испытательных сигналов ТСКБМ, ФИС ТСКБМ;

- преобразователи уровней имитационных сигналов, ПУИС,

Основным элементом БВД является однокристальный микроконтроллер (ОМК). ОМК использует внешнюю память программы (ВПП). Доступ к ВПП осуществляется при помощи управляющего сигнала PSEN, который выполняет функцию строб-сигнала чтения. Буферный регистр адреса (БРА) служит для формирования магистрали адреса. Младший байт адреса записывается в буферный регистр адреса из порта Р0 по сигналу ALE, а старшие пять разрядов снимаются из порта Р2.

Клавиатура и дисплей необходимы для ввода и индикации вводимой информации при работе с БВД в различных режимах диагностики или имита-ции. Использование контроллера клавиатуры и дисплея разгружает ОМК от операций опроса клавиатуры и поддержания изображения на однострочном линейном дисплее. Дешифратор адреса (ДА) формирует сигналы выборки различных программируемых периферийных устройств. Сопряжение 0К БЭЛ2М с БВД осуществляется через последовательный порт ОМК, осуществляющий обмен информации с БЭЛ2М в последовательном коде с использованием интерфейса ИРПС. Сопряжение 1К БЭЛ2М с БВД осуществляется с помощью последовательного интерфейса 1К, работающего в том же режиме, что и последовательный порт ОМК. Адаптеры связи 0К и 1К позволяют согласовать последовательные интерфейсы БВД с интерфейсами ИРПС дуплексных линий связи 0К и 1К БЭЛ2М.

3. Технологическая часть

3.1 Проверка комплексного локомотивного устройства безопасности на контрольном посту

Устройства КЛУБ должны соответствовать требованиям Технических условий, Правил технической эксплуатации железных дорог Российской Федерации, Инструкции по сигнализации на железных дорогах Российской Федерации и Инструкции по техническому обслуживанию комплексного локомотивного устройства безопасности. Не допускается выпуск из депо на линию, в том числе и при передаче из одного депо в другое локомотивов и моторвагонного подвижного состава с устройствами КЛУБ, не соответствую-щих Инструкции по техническому обслуживанию комплексного локомотивного устройства безопасности.

Техническое обслуживание КЛУБ производится работниками локомотивных депо или локомотивных депо и дистанций сигнализации и связи. Конкретный порядок технического обслуживания КЛУБ устанавливается приказом начальника железной дороги с разрешения МПС России. Ответствен-ность за обеспечение исправного состояния и бесперебойных действий устройств КЛУБ возлагается на причастных работников, а так же на завод-изготовитель КЛУБ. Система технического обслуживания должна обеспечивать работоспособность устройства КЛУБ и предупреждать появление отказов в процессе эксплуатации. Для устройства КЛУБ устанавливаются следующие виды технического обслуживания:

- предрейсовый осмотр, производимый локомотивной бригадой;

- техническое обслуживание на контрольном пункте и на пункте технического обслуживания локомотивов;

- техническое обслуживание КЛУБ при проведении текущих и капитальных ремонтов локомотивов;

- периодические регламентные работы по устройствам КЛУБ в контроль-но-ремонтном пункте и цехе автостопов и электроники;

- входной контроль на контрольно-ремонтном пункте и цехе автостопов и электроники при получении аппаратуры с завода-изготовителя;

- приемка в эксплуатацию локомотивов, вновь оборудованных устройства-ми КЛУБ;

- ремонт и внесение доработок в устройства КЛУБ в течении гарантийного срока;

- ремонт устройств КЛУБ по заявкам работников контрольного пункта в контрольно-ремонтном пункте или цехе автостопов и электроники.

Техническое обслуживание и ремонт устройств КЛУБ должны производится при плановых видах технического обслуживания и ремонта локомотивов по графикам утвержденным начальниками локомотивных депо и дистанций сигнализации и связи. Для проведения технического обслуживания КЛУБ участки пути должны быть оборудованы испытательными шлейфами. При снятии с локомотива неисправного блока в Журнале учета испытаний локомотивных устройств на контрольном пункте АЛСН необходимо сделать подробную запись о характере неисправности, причинах и принятых мерах по ее устранению. В случае обнаружения неисправности, которые не могут быть устранены за время, отведенное для технического обслуживания локомотива, причастные работники обязаны немедленно сообщить об этом дежурному по локомотивному депо для решения вопроса о порядке устранения неисправности или выдачи другого локомотива. В случае, если на пункте технического осмотра, находящемся на конечной станции участка обращения локомотивов, оборудованных двумя комплектами КЛУБ, будут обнаружены неисправности устройства в нерабочей кабине, которые не могут быть устранены на пункте технического обслуживания, но допускают следования в обратном направлении без нарушения функционирования КЛУБ в рабочей кабине, разрешается выдача локомотива под поезд и следования до основного депо, где неисправность должна быть устранена и произведена проверка действия КЛУБ.

...