Оборудование сонаправленного стыка ОД-110
Цифровые системы передачи информации. Структура первичного цифрового сигнала. Современные технологии проектирования и производства радиоэлектронной аппаратуры. Функциональное описание интерфейса сонаправленного стыка. Оборудование внешнего стыка ОД-111.
| Рубрика | Коммуникации, связь, цифровые приборы и радиоэлектроника |
| Вид | дипломная работа |
| Язык | русский |
| Дата добавления | 11.04.2014 |
| Размер файла | 1,5 M |
Отправить свою хорошую работу в базу знаний просто. Используйте форму, расположенную ниже
Студенты, аспиранты, молодые ученые, использующие базу знаний в своей учебе и работе, будут вам очень благодарны.
Отмечая преимущества конструкции, разработанной на базе ТПМК, не следует умалчивать о сложном комплексе проблем, возникающих на этапе ее производства. Появление компонентов для ТПМК способствовало осуществлению и развитию процесса автоматизированной сборки. Но по мере перехода от простых чипов резисторов и конденсаторов к сложным корпусам ИС проблемы установки компонентов, пайки, проверки, испытаний и ремонта вылились в сложную систему технологических ограничений. Использование компонентов для ТПМК, несомненно, может дать целый ряд преимуществ. Именно поэтому год от года возрастают темпы освоения процесса поверхностного монтажа. В настоящее время разработчики, благодаря достоинствам новой технологии, имеют возможность уменьшать количество плат в проектируемом изделии. Применение корпусов с короткими выводами или внешними контактными площадками способствует также уменьшению величины паразитных индуктивностей, что особенно важно , например , в СВЧ-устройствах. Кроме того, для таких корпусов не требуется формовка и обрезка выводов .Конструирование изделий с поверхностным монтажом может быть довольно гибким: возможны варианты конструкторско-технической реализации изделия, в том числе и смешанный вариант с использованием компонентов для ТПМК и компонентов для установки в отверстия, если это целесообразно. Обычно с помощью техники поверхностного монтажа можно получить весьма высокую надежность, хотя в некоторых случаях она не обязательно выше той, которая присуща корпусам, монтируемым в отверстия. Корпуса для ТПМК , например , более устойчивы к воздействию вибрации, чем их традиционные аналоги.
Технологичность. Поверхностный монтаж допускает высокоскоростную автоматическую установку компонентов с частотой появления дефектов (100-1000)*10-6 в зависимости от сложности конструкции корпуса. Недостаток коммутационных плат ( КП ) для ТПМК заключается в том, что они менее удобны, чем традиционные, для проверки, испытаний и ремонта. Многовыводные корпуса требуют проектирования узких коммутационных дорожек с малым шагом между ними и , если не оптимизированы условия пайки, могут возникнуть проблемы, связанные с образованием перемычек припоя между соседними проводящими дорожками и выводами. В любом случае существуют некоторые ограничения налагаемые, например, в отдельных случаях на пайку компонентов волной припоя или погружением либо на методы пайки расплавлением дозированного припоя; для большинства коммутационных плат весьма трудно осуществить эффективную визуальную проверку качества пайки, поскольку выводы компонентов могут быть полностью скрыты телом самого компонента; в то же время использование топологии платы, обеспечивающей осмотр каждого соединительного узла за пределами периметра корпуса компонента, неизбежно привело бы к неэффективному использованию рабочего поля платы. Таким образом, необходимо тщательно прорабатывать вопросы испытания изготовленных плат.
Отвод тепла. Проблема теплоотвода, по-видимому , одна из наиболее распространенных и трудных в количественной оценке для изделий с применением ТПМК. Вследствие малого расстояния между компонентами количество тепла, выделяемого компонентами на единицу площади платы, существенно увеличивается. При разработке конструкции платы отвод тепла должен обязательно учитываться. Для улучшения теплоотвода можно использовать, например, платы на основе инвара, плакированного медью, хотя они дороже и массивнее обычных стеклоэпоксидных плат, которые также используются в ТПМК. Несогласованность коэффициентов расширения контактирующих материалов платы и корпуса компонента приводит реально к усталостным напряжениям и развитию дефектов в местах пайки вследствие постоянного термоциклирования, связанного с цикличностью работы устройства. В конечном итоге может развиться обширное коробление и плата разрушится. По этой причине на традиционных платах нецелесообразно монтировать компоненты в керамических корпусах с габаритами, превышающими 6 мм, а в процессе проектирования плат приходится принимать альтернативные решения.
Экономический аспект ТПМК. Во многих случаях прямой экономический выигрыш , который может дать ТПМК по сравнению с техникой монтажа в отверстия, не предсказуем. Корпуса для ТПМК дороже обычных корпусов, требуют плат более сложной конструкции, не обеспечивают приемлемого выхода годных изделий на этапе внедрения, требуют больших затрат на испытания и ремонт и , что более важно, требуют начальных капиталовложений порядка по меньшей мере полумиллиона долларов.
Преимущества техники поверхностного монтажа не могут быть оценены только прямым сопоставлением с экономическими показателями техники монтажа в отверстия. Стимулами развития и доказательством прав на существование ( жизненности ) поверхностного монтажа являются уменьшение массо-габаритных показателей и увеличение функциональных возможностей аппаратуры.
4. ОБОРУДОВАНИЕ СОНАПРАВЛЕННОГО СТЫКА ОД-110
4.1 Общее описание оборудования сонаправленного стыка ОД-110
Оборудование сонаправленного стыка (ОСС) ОД-110 предназначено для применения в составе оборудования гибкого мультиплексирования ОГМ-30Е и выполняет функции приема данных, передаваемых по сонаправленному стыку в блок ОГМ-30Е и передачи данных по сонаправленному стыку из блока. При приеме плата производит преобразование данных в формат ST-BUS и включает их в один из канальных интервалов потока 2048 кбит/с. При передаче данных оборудование производит обратное преобразование - ST-BUS в сонаправленный стык. Прием и передача данных по сонаправленному стыку осуществляется со скоростью 64 кбит/с в соответствии с Рек. ITU-T G.703.
Управление ОСС осуществляется центральным процессором программно по последовательной шине управления. ОСС передает на ЦП известительную информацию о процессе передачи.
ОСС отслеживает следующие состояния :
прием сигнала “все 1”
нарушение чередования смены полярности,
вставку байта на передаче и на приеме,
удаление байта на передаче и приеме,
потерю входного сигнала со стороны сонаправленного стыка
потерю синхронизации со стороны сонаправленного стыка.
Кроме того, оборудование обеспечивает режим тестирования удаленного оборудования и оборудования пользователя путем образования шлейфов двух видов : ближнего и дальнего. Управляющие сигналы на образование шлейфов поступают от центрального процессора по шине управления, а от удаленного конца по сигнальному каналу.
ОСС конструктивно выполнено в виде 1 платы, рассчитанной на установку в каркас европейского образца размером 19 “.
4.2 Технические требования к оборудованию сонаправленного стыка
Исходным материалом для проектирования и изготовления любого изделия являются технические требования. Технические требования включают в себя общие требования, требования к функциональным характеристикам, к электрическим характеристикам сигнала, конструктивно-технологические требования.
4.2.1 Общие требования
ОСС ОД-110 должно обеспечить :
прием данных формата “сонапрвленный стык” скорости 64 кбит/с со структурой цикла, соответствующей рек. G/703 МСЭ-Т, и передачу к блоку ОГМ-30Е в виде потока данных и сигналов управления формата ST-BUS.
передачу данных, формата “сонаправленный стык” скорости 64 кбит/с со структурой цикла, соответствующей рек. G/703 МСЭ-Т, поступающих от блока ОГМ-30Е.
Количество портов сигнала сонаправленного стыка - 2;
4.2.2 Требования к функциональным характеристикам
Алгоритм кодирования. Алгоритм кодирования на выходных портах должен соответствовать п. 1.2.1.1.5 рекомендации ITU G.703.
Правила преобразования кода :
64 кбит/c период делится на 4 интервала
Бинарная единица кодируется как последовательность из четырех бит:
11 0 0
Бинарный ноль кодируется как последовательность из четырех бит:
10 1 0
Бинарный сигнал преобразуется в трехуровневый сигнал противоположной полярности в последовательных блоках.
Смена полярности в блоках нарушается в каждом восьмом блоке. Последний бит в октете маркируется блоком с нарушением полярности.
Правила преобразования кода иллюстрируются в рис. 4.1.(4/G.704.)
Обработка сигнала. Интерфейс должен содержать буфер необходимый для выравнивания фазового соотношения между принимаемым сигналом и внутренней тактовой частотой оборудования. Этот буфер так же должен обеспечивать работу оборудования в плезиохронных сетях в соответствии с рекомендацией ITU G.811.
Тестовые функции. Должно быть обеспечено выполнение следующих тестовых функций и управление ими :
Дальний шлейф приведенный на рис. 4.2. ( Fig. С.3.1.2 of ETS 300 461-1 ) . Этот шлейф эквивалентен шлейфу 2b, определенному в X.150 Fig 1.
Рис. 4.2. Шлейф 2b
Ближний шлейф приведенный на Рис. 4.3. ( Fig. С.2.1.3 of ETS 300 461-1 ). . Этот шлейф эквивалентен шлейфу 3b, определенному в X.150 Fig 1.
Рис. 4.3. Шлейф 3b
Аварийные ситуации. Согласно п.10.4.1.5 ETS 300 461-1оборудование должно определять следующие состояния :
Потеря входного сигнала .
Флаг потери входного сигнала устанавливается, если нет переходов для N последовательных импульсов ( 10<= N <= 255 ). Флаг потери входного сигнала снимается если есть последовательность из переходов для N импульсов ( 10<= N <= 255 ).
Потеря октетной синхронизации .
Вставка и удаление байтов в данных.
Последовательность действий при аварии .
При потере входного сигнала должно быть выполнены следующие действия согласно ETS 300461-2 :
выдано сообщение на шину аварийных состояний;
прекращена октетная синхронизация в потоке данных сонаправленного стыка;
установлен сигнал “ все`1' ” в потоке, направленном в сторону мультиплексора ;
4.2.3 Требования к электрическим параметрам
Спецификация выходного порта (таблица 1 рек. G.703 ITU):
Битовая скорость - 64 кбит/с;
Максимальное отклонение скорости потока - 100 ppm;
Тактовые частоты 64 кГц и 8 кГц передаются совместно с
информационным сигналом
Форма импульса должна соответствовать Рис 4.4. ( Fig. 5/G.703 MKKTT).
Количество цепей в одном направлении - одна симметричная пара
Импеданс - 120 Ом
Пиковое напряжение импульса - 1.0 V
Пиковое напряжение пробела - 0V +- 0.10V
Номинальная длительность импульса - 3.9 мкс
Отношение амплитуд положительного и отрицательного импульсов - от 0.95 до 1.0
Спецификация входного порта:
Характеристики входного цифрового сигнала соответствуют характеристикам описанным выше для выходного порта, но с учетом искажений в подводящей паре. Затухание подводящей пары на частоте 129 кГц должно быть в диапазоне от 0 до 3 dB.
Коэффициент отражения входного порта не должен превышать следующих значений, приведенных в Табл. 4.1.
Коэффициенты отражения Табл. 4.1.
Фазовое дрожание на выходных портах. Размах фазового дрожания на выходе 64 кбит/c при измерении его в пределах диапазона частот от 20 Гц до 10 кГц не должен превышать 0.25 единичного интервала.
Переходная функция по фазовому дрожанию между входом 2048 кбит/c и выходом 64 кбит/c , при измерении в диапазоне частот от 10 Гц до 10 кГц не должны превышать -29.6 дБ.
Допустимые величины дрожания фазы в зависимости от диапазона частот должна быть меньше указанных в п. 3.1.1 рекомендации ITU G.823. Джиттер на входе должен иметь амплитудно-частотную зависимость показанную на Рис. 4.5. (Fig. 3/G.823. MKKTT).
Влияние соединительной линии на верность передачи сигнала.
При подаче сигнала с соответствующими параметрами на входной порт через соединительную пару с затуханием от 0 до 3 дБ на частоте 128 кГц должен обеспечиваться безошибочный прием.
Помехозащищенность сигнала на входных портах.
Должен быть обеспечен безошибочный прием сигналов с параметрами соответствующими пп. 1.1. и 1.3., за исключением уровня, который должен быть на 20 дБ ниже номинального.
Помеха по информационному содержанию должна представлять собой псевдослучайную последовательность с периодом 2е11-1 бит.
Защита от перенапряжений
Входные и выходные порты стыка должны выдерживать воздействие 10 импульсов (1.2/50 мкс) с максимальной амплитудой U = 100 (5 отрицательных импульсов и 5 положительных импульсов). Схема генераторов импульсов должна соответствовать рис.4.6.(B-2/G.703.).
4.2.4 Конструктивно - технические требования
Конструкция.
Конструктивно ОСС должно быть выполнено в виде одной стандартной платы для установки в каркас 19 дюймов европейского образца. Установочные и присоединительные размеры платы должны соответствовать значениям, указанным на сборочном чертеже РТ5.231.042 СБ, а габаритные размеры не должны превышать значений, указанных в этом чертеже. Подключение к кросс-плате - через разъем DIN41612C-103-40011. Подключение к линии - через разъем RJ-11.
Масса плат не должна превышать 0,3 кг.
Флуктуации питающего напряжения
Платы должны сохранять работоспособность при изменении напряжения источников постоянного тока 5 В на 5% от номинального напряжения.
Радиопомехи.
Величина радиопомех, создаваемых платой должна соответствовать требованиям "Норм 9-72" "Общесоюзных норм допускаемых индустриальных радиопомех".
Надежность.
Параметры платы должны отвечать настоящим техническим требованиям при воздействии повышенной относительной влажности до 95% при температуре 30 С. Параметры плат должны соответствовать требованиям настоящих технических условий при температуре 5 С и после пребывания при температуре минус 50 С, при температуре 40 С и после пребывания при температуре 50 градусов С. Параметры плат должны соответствовать требованиям настоящих технических условий при воздействии пониженного атмосферного давления 60 кПа (450 мм рт. ст.) и после пребывания в условиях пониженного атмосферного давления 12 кПа (90 мм рт. ст.) при температуре минус 50С. Средняя наработка на отказ плат должна быть не менее 100 000 ч.
4.3 Выбор варианта проектирования
Рассмотрим три варианта проектирования оборудования сонаправленного стыка:
реализация оборудования на дискретных элементах,
исполнение в микропроцессорном варианте,
создание оборудования на основе ПЛИС.
При реализации оборудования сонаправленного стыка с помощью дискретных элементов возникает ряд проблем. На современном уровне технического развития к оборудованию передачи данных предъявляются высокие требования. Оборудование должно реализовывать большое количество сервисных функций. При реализации оборудования в дискретном базисе , оно бы потребовало большого количества дискретных элементов. Во-вторых, большое количество радиоэлектронных элементов влечет за собой большое количество паянных соединений. Это снижает надежность изделия, поскольку при большом количестве паянных соединений велика вероятность ошибок и возникновения пересечений. Надежность системы будет зависеть от элементов, имеющих самую низкую надежность. В-третьих, к современному оборудованию предъявляются жесткие требования по занимаемому объему, поэтому разработчики должны проектировать компактную аппаратуру.
Реализация оборудования в микропроцессорном варианте имеет ряд преимуществ по сравнению с дискретными элементами.
Резко уменьшается занимаемая площадь на печатной плате, т.к. почти все сосредоточенно в центральном процессоре. Простота настройки оборудования обеспечивается программными средствами. Реализация на микропроцессорном базисе обеспечивает большую гибкость всей системе, поскольку существует возможность изменения выполняемых функций системы, изменив программу. Такой возможности лишен вариант реализации на дискретных элементах. Оборудование созданное на базе микропроцессорной техники обладает высоким быстродействием, что необходимо при обработке поступающих информационных потоков.
Однако применение микропроцессоров ограничивается их стоимостью, к тому же стоимость программных продуктов на сегодняшний день может достигать десятков тысяч долларов.
Почти всех выше описанных недостатков лишен способ реализации на ПЛИС.
ПЛИС занимают небольшой объем на печатной плате, обладают высоким быстродействием. Обеспечивают минимальную задержку распространения сигнала от входа до выхода 5 нс. ПЛИС имеют низкую стоимость , что делает их легко доступными для большинства организаций, ведущих проектирование электронной аппаратуры. ПЛИС позволяют изменять свою внутреннюю структуру, что обеспечивает гибкость системе. Самые новейшие разработки ПЛИС позволяют обходиться без программаторов, необходимо лишь иметь доступ к порту компьютера.
Исходя из всего выше сказанного был сделан следующий выбор:
организация линейного интерфейса и преобразование сигналов организовать с помощью ИС фирмы EXAR, а управление на ПЛИС фирмы ALTERA.
4.4 Структура оборудования сонаправленного стыка
4.4.1 Структурная схема платы ОД-110
Структурная схема платы представлена на Рис.4.7
На структуре платы выделены 2 одинаковых канала передачи информации, каждый из которых в свою очередь представлен в виде:
входного блока,
блока преобразования сигнала,
управления,
блока выходных буферов,
блока индикации.
Поскольку 2 канала полностью одинаковы, рассмотрим один из них.
Входной блок.
Входной блок выполняет прием и передачу информации из потока 64 кбит/с. Он представляет собой микросхему XR-T6164, линейный интерфейс для потоков со скоростями до 1544 кбит/с.
Блок преобразования сигнала.
Блок преобразования сигнала необходим для приема и передачи потока данных 64 кбит/с из потока данных 2048 кбит/с. Основой данного блока является микросхема XR-T6166.
Вместе микросхемы XR-T6164 и XR-T6166 образуют сонаправленный стык.
Схема управления.
Схема управления реализованная на ПЛИС выполняет все сервисные функции по управлению потоками обмена информацией между шиной ST-BUS и сонаправленным стыком. Данная ПЛИС позволяет организовывать шлейфы для проверки оборудования пользователей.
Блок выходных буферов.
Блок выходных буферов необходим для хранения и выдачи информации в процессе обмена.
Блок индикации.
Блок индикации сигнализирует о нарушениях в каналах обмена информации.
Работа ОСС происходит следующим образом.
Поток 64 кбит/с поступает от пользователя на входной блок. Далее этот поток поступает на блок преобразования сигнала, в котором он преобразуется в формат для передачи в поток 2048 кбит/c. Схема управления следит за потоком обмена и может выдавать сигналы о сбоях, такие как потеря входного сигнала, потеря синхронизации, вставка и удаление байта и др. В этих случаях происходит также световая индикация аварии с помощью блока индикации.
Блок выходных буферов выполняет функции хранения информации обмена и выдачи ее на шину в определенные моменты времени.
4.4.2 Функциональная схема платы ОД-110
Функциональная схема платы ОД-110 представлена в Приложении 1.
Схема представляет собой 2 канала обмена потоками информации. Ввиду того, что они одинаковы, рассмотрим один из них.
В данной схеме можно выделить следующие функциональные блоки:
входной блок;
блок преобразования сигнала;
блок управления ;
блок выходных буферов;
блок индикации;
Входной блок.
Входной блок содержит входной и выходной трансформаторы, которые служат для передачи и приема потока информации 64 кбит/с из линии передачи, а также микросхему XR-T6164, которая вместе с этими трансформаторами образуют линейный интерфейс для передачи потока 64 кбит/с.
Поток 64 кбит поступает на входы RX+I/P и RX-I/P. После преобразования в уровни TTL он с выходит с выходов S+R, S-R.
На входы TX+I/P, TX-I/P поступает преобразованный из 2048 кбит/с в 64 кбит/с поток , который после преобразования в биполярный сигнал выходит на выходной трансформатор.
Блок преобразования сигнала.
Блок преобразования сигнала является микросхемой XR-T6166, которая выполняет функции по передаче и приему данных 64 Кбит/с из потока данных 2048 кбит/с.
Входной поток поступает на входы S+R, S-R , которые синхронизируются сигналом TS1R или TS2R. Приемник преобразует кодированный последовательный поток 64 кбит/с в 8 битные блоки последовательных данных 2048 кбит/с, пригодные для вставки в РСМ.
В передатчик на вход PCMIN поступает поток 2048 кбит/с , который синхронизируется сигналом 2048 кГц на входе TX2MHZ и управляется сигналом time_slot на входе TS1T или TS2T. 8 бит РСМ данных сдвигаются во входной регистр передатчика по фронту TX2MHZ при наличии time_slot. Далее эти данные сдвигаются в регистр защелку и передаются в поток 64 кбит/с, управляемый сигналом 256 кГц на TX256KHZ.
Блок управления.
Блоком управления является ПЛИС, выполняющая функции по проверке режима работы всего информационного канала, а также обеспечивающая проверку работы удаленного оборудования путем организации шлейфов.
Преобразованный поток данных из 64 кбит/с в 2048 кбит/с Pcmout подается на входы выходных буферов. ПЛИС выдает сигналы разрешения работы с одной из 3-х шин ST-BUS ( Pcmouten0, Pcmouten1, Pcmouten2 ).
Поток 2048 кбит/с с одной из 3-х шин ST-BUS ( Bdo0, Bdo1, Bdo2 ) с выхода ПЛИС Pcmin поступает на аналогичный вход микросхемы XR-T6166. Работа ПЛИС дает возможность организовать шлейф, путем завода выхода микросхемы XR-T6166 Pcmout на вход Pcmin. Данные операции позволяют протестировать аппаратуру сонаправленного стыка.
Аналогично путем организации шлейфа можно проверить работу аппаратуры ST-BUS. ПЛИС обеспечивает подключение выходов микросхемы XR-T6166 T+R, T-R на входы этой же микросхемы S+R, S-R соответственно.
В процессе работы канала ПЛИС сигнализирует о возникающих авариях, таких как: вставка или удаление байта, потеря входного сигнала, потеря синхронизации и др. Для этого служат выходы аварийных ситуаций, а также сигнал общей аварии, объединяющий все эти сигналы аварий.
Блок индикации.
Блок индикации служит для визуальной сигнализации сигнала общей аварии в канале обмена.
Рассмотрим работу информационного канала в целом.
Биполярный сигнал с входного трансформатора поступает на входы RX+I/P и RX-I/P микросхемы XR-T6164. После преобразования сигнала в уровни TTL, он поступает на входы S+R, S-R микросхемы XR-T6166, управляемые TS1R или TS2R в зависимости от RTSEL. Поступивший поток 64 кбит/c преобразуется в 8 битные блоки последовательных данных 2048 кбит/с. С выхода Pcmout микросхемы XR-T6166 преобразованный поток поступает на входы выходных буферов, откуда с разрешением работы по одной из 3-х шин ST-BUS выставится на шину.
Информационные данные, поступающие по одной из шин ST-BUS, проходя через мультиплексор организации дальнего шлейфа, поступают на вход Pcmin микросхемы XR-T6166. Данный вход тактируется частотой на TX2MHZ. 8 битные пакеты потока 2048 кбит/с преобразуются в кодированный поток 64 кбит/с. Выходы микросхемы XR-T6166 потока 64 кбит/с T+R, T-R управляются сигналами TS1T или TS2T, в зависимости от TTSEL, и синхронизируются TX256KHZ. Далее поток 64 кбит/с поступает на входы TX+I/P, TX-I/P микросхемы XR-T6164. Сигнал преобразуется в биполярный и выходит на передающий трансформатор.
При возникновении одной из описанных выше аварийных ситуаций ПЛИС выдает сигнал общей аварии, который индицируется с помощью светодиода.
4.4.3 Функциональное описание микросхемы интерфейса сонаправленного стыка XR-T6166
Микросхема XR-T6166 содержит цифровую электрическую схему, необходимую для создания интерфейса для передачи и приема данных 64 Кбод из потока данных 2048 Кбод. Микросхема XR-T6166 вместе с микросхемой XR-T6164 образуют сонаправленный интерфейс по Рекомендации CCITT G.703.
Микросхема XR-T6166 содержит разделенные передающую и принимающую секции. Передатчик преобразует 8 бит последовательных данных из потока 2048 Кбод в кодированный 64 Кбод поток данных. Приемник , который выполняет обратные операции, декодирует поток данных 64 Кбод, выделяет синхросигнал, и затем выдает данные в формате 2048 Кбод. Микросхема XR-T6166 обеспечивает характеристики, которые позволяют определить что произошла вставка или удаление данных как при приеме, так и при передаче данных. Эти проскальзывания индицируются битами вставки и удаления.
Характеристики
CMOS технология, обеспечивающая низкое энергопотребление
Все входы и выходы как приемников так и передатчиков TTL совместимы
Выход Alarm сигнализирует потерю принимаемой биполярной виоляции
Допуск в 125 мкс при синхронной передаче данных в приемнике и передатчике позволяют работать в плезиохронных сетях
Передатчик и приемник сигнализируют путем бита вставки или удаления при проскальзываниях в синхросигнале, а также обеспечивают индикацию проскальзывания на выходах логическими уровнями
Описание системы.
Передатчик.
Структурная схема передатчика изображена на Рис. 4.8.
Рис.4.8. Структурная схема передатчика
Передатчик преобразует 8 битные пакеты или октеты последовательных данных 2048 Кбод в кодированный поток 64 Кбод. Во время этой операции вход данных управляется внешним синхросигналом и сигналом time slot , а выход данных 64 Кбод синхронизируется внешним источником 256 Кгц. Т.к. входные и выходные скорости могут не совпадать , то возникают проскальзывания. Поэтому схема может удалять или вставлять октеты, если это необходимо.
Работа передатчика.
РСМ данные поступают на вход PCMIN местный синхросигнал 2048 Кгц на вход TX2MHZ , а time slot сигнал на входы TS1T либо TS2T , выбор - TTSEL . Сигнал time slot формируется вне схемы путем выделения тактовых импульсов из сигнала TX2MHZ. Фронт time slot должен совпадать со срезом TX2MHZ. 8бит РСМ данных сдвигаются во входной регистр передатчика по фронту TX2MHZ при наличии time slot. Затем из входного регистра данные пересылаются в регистр защелку.
Передача 64 Кбод данных управляется локальным синхросигналом 256 Кгц , поданным на TX256KHZ. Этот синхросигнал не обязательно должен быть синхронным с любым другим синхросигналом в передатчике. Процесс вывода данных начинается пересылкой данных из регистра защелки в выходной сдвигающий регистр по окончании передачи предыдущих 8 бит. Для кодирования каждого бита необходимо 4 периода сигнала 256 KHZ .
“0” кодируется 0101, ”1” - 0011. Эти данные подаются на T+R и T-R выходы в соответствии с правилами кодирования AMI. Передача октетного синхросигнала осуществляется путем выдачи 7-го и 8-го битов данных в каждом слове в один и тот же выход передатчика ( T+R или T-R ). Эта функция может быть заблокирована подачей “1” на вход ALARMIN для передачи сигнала аварии.
При несовпадении между синхросигналами TX2MHZ и TX256KHZ либо установкой сигнала time slot схема включает удаление или вставку целых слов данных. Это может произойти, например , при смене одного time slot на другой . Выходы обеспечивают индикацию таких событий, как вставка либо удаление. Вставка или повторение байта имеет место , если не принимаются новые РСМ данные. Флаг BIT = “1” в течение передачи вставленных данных. Повтор данных осуществляется аналогично. Если не поступает новых данных РСМ , то выходы T+R ,T-R становятся в “1”. Удаление байта имеет место в случае, когда передатчик получает новый байт данных до того , как предыдущий байт передан из регистра защелки в выходной регистр. При этом хранящиеся данные теряются , в защелку записывается новый байт и выставляется флаг BDT.
Приемник.
Структурная схема приемника изображена на Рис. 4.9.
Приемник преобразует кодированный последовательный поток 64 Кбод в 8 битные блоки последовательных данных 2048 Кбод, пригодные для вставки в РСМ time slot. Вход данных тактируется синхросигналом, извлекаемым из входного сигнала, а выход - внешним источником и time slot. Т.к. скорости на входе и выходе могут не совпадать, то возможно удаление или вставка 8 битных блоков данных.
Рис. 4.9.Структурная схема приемника
Приемная сторона микросхемы XR-T6164 преобразует кодированный биполярный сигнал в два низкоуровневых сигнала, которые поступают на входы S+R, S-R микросхемы XR-T6166 . Синхросигнал 128 Кгц , выделенный из входного сигнала используется для декодирования этих данных и последующей записи в один из регистров хранения. Два регистра используются таким образом, что один из них получает последовательные данные 64 Кбод, пока другой отправляет 8 битные блоки со скоростью 2048 Кбод в PCMOUT при наличии сигнала time slot. Time slot получается из RX2MHZ перекрытием 8 импульсов. Фронт time slot должен совпадать с фронтом RX2MHZ, 8 бит РСМ данных выталкиваются из регистра приемника по фронту RX2MHZ при наличии time slot. Мультиплексор на входе позволяет использовать два сигнала time slot : TS1R и TS2R. Адресный вход мультиплексора RTSEL ( “1” - TS1R, ”0” - TS2R ) .
Восстановление синхросигнала 128KHZ осуществляется изменением разрядности длинны счетчика, тактируемого сигналом 2048 Кбод подаваемым на RXCK2MHZ. Нет требования по синхронизации этого сигнала с любым другими сигналами, подаваемыми на микросхему XR-T6166 . Однако для этой функции может также использоваться RX2MHZ, по переднему фронту . Если синхронизация потеряна , то длина счетчика укорачивается и схема восстановления синхронизации входит в режим помеха , пока не синхронизация не будет найдена. Этот режим сигнализируется высоким уровнем на выходе CS. Выделенный сигнал 128KHZ появляется на выходе RXCKOUT.
Октетная синхронизация используется при преобразовании потока 64 Кбод в 8 битные блоки потока 2048 Кбод. Биполярная виоляция используется для идентификации последнего бита в каждом 8 битном октете.
При отсутствии виоляции , например когда идет прием аварийных данных ( ALARM = “1” ), схема будет продолжать функционировать, синхронизируясь по последней полученной виоляции. В течении этого времени данные, выставляемые в PCMOUT являются корректными до тех пор , пока корректна сама синхронизация , основанная на последней виоляции и BLS вход удерживался в “1” . Однако, если BLS = “0” и октетная виоляция не получена , то выходные данные в PCMOUT забиваются “1”. Также, если 8 октетных виоляций не пришло , то ALARM устанавливается в “1”. “1” на входе BLANK также устанавливает PCMOUT в “1”.
Схема контроля проскальзываний включена в приемник для согласования скоростей между входными и выходными данными. Скорость на входе 64 Кбод определяется удаленным передатчиком в то время как скорость на выходе PCMOUT устанавливается сигналом RX2MHZ, который является локальным. Если этот синхросигнал ( 2048 Кбод ) медленней , то октет будет периодически удаляться; если синхросигнал 2048 Кбод быстрее , то октет будет периодически повторяться. Октетная синхронизация поддерживается в течение этой операции. Выходы обеспечивают сигнализацию вставки ( BID ) и удаления октета ( BDR ).
4.4.4 Функциональное описание линейного интерфейса
Микросхема XR-T6164 это линейный интерфейс для потоков со скоростями до 1544 Кбод. Микросхема содержит приемник и передатчик в пластиковом корпусе с 16 выводами. Приемник разработан для коротких линий, имеющих потери в кабеле до 10 дБ , измеренных на половине битовой скорости.
Характеристики
Один вход 5 В
При совместном использовании с микросхемами XR-T6165 или XR-T6166 выполняются требования CCITT G.703
Малое потребление
TTL совместимые цифровые входы и выходы
Связывают удаленное оборудование на дистанции до 500 метров без выравниваний
Потеря сигнала сигнализируется сигналом Alarm
Системное описание.
Микросхема XR-T6164 это универсальный линейный интерфейс, которая содержит схемы приемника и передатчика, необходимые для преобразования логических уровней TTL в биполярный сигнал витой пары и обратно . Структурная схема приемной части изображена на Рис.4.10.
Приемник.
Рис. 4.10. Структурная схема приемника.
Приемная часть микросхемы XR-T6164 преобразует биполярный сигнал, который был ослаблен и искажен витой парой (до 10 дБ) , в логические уровни TTL.
Выходы трансформатора поступают на дифференциальные входы приемника ( RX+IP, RX-IP ) , которые смещаются напряжением подаваемым с выхода I/P BIAS на вторую обмотку трансформатора. Биполярный сигнал поступает на пиковый детектор и на входную пару компаратора данных. Выход пикового детектора заряжает внешний конденсатор, подключенный к PEAK CAP. Это напряжение создается уровнем смещения компаратора данных, что приблизительно равно 50 % от амплитуды входного импульса. Таким образом, квантование данных автоматически выполняется на оптимальном уровне превышающем уровень помех.
Потеря входного сигнала определяется компаратором, следящим за уровнем входного сигнала. Логический уровень сигнала RX ALARM индицирует состояние входного сигнала.
Операции пересылки становятся возможными благодаря уменьшению времени управляющего мультиплексного входа ( TCM CON ). Логический ноль подключается к этому выводу в течении передачи запомненного выходного напряжения пикового детектора, разъединяя запоминающий конденсатор пикового детектора от заряжающих и разряжающих линий.
Поскольку напряжение смещения компаратора приемника запоминается в течении режима передачи, оно становится доступным при окончании режима приема.
Передатчик.
Рис. 4.11.Струтурная схема передатчика.
Структурная схема передатчика изображена на Рис.4.11. Передающая часть микросхемы XR-T6164 содержит два выходных драйвера с открытыми коллекторами что позволяет запускать линию трансформатора с током вплоть до 40 мА. Выходные драйверы передатчика содержат диодные вставки для предотвращения перегрузок. Внешние сопротивления используются между выходами передатчика и первичной обмоткой выходного трансформатора для установки амплитуды выходного сигнала.
4.4.5 Структурная схема ПЛИС
Структурная схема ПЛИС приведена на Рис. 4.12.
ПЛИС 1 содержит схему управления работой 1 канала платы, мультиплексоры выхода на шины ST-BUS и схемы образования шлейфов. Функциональная схема ПЛИС представлена на рис.1. ПЛИС состоит из следующих функциональных блоков : формирователь импульсных последовательностей, определитель канального интервала, схема определения адреса платы,
схема чтения адреса регистра, схема управления регистрами, блок регистров, схема чтения регистров, схема аварийной сигнализации, схема образования ближнего шлейфа, схема образования дальнего шлейфа, входной мультиплексор шин, выходной мультиплексор шин.
Формирователь канальных интервалов.
Формирователь временных интервалов выполняет функции формирования сигналов определенной длительности, которые необходимы для работы остальных блоков схемы.
Определитель канального интервала.
Определитель канального интервала (КИ) выполняет дешефрирование номера канального интервала и выдачу сигнала time_slot в выбранном канальном интервале.
Схема определения адреса платы.
Схема определения адреса платы служит для чтения данных из первого КИ шины CTRLO и сравнения принятого адреса с адресом, определяемым местоположением платы в каркасе.
Схема определения адреса регистра.
Схема определения адреса регистра служит для чтения адреса регистра, к которому идет обращение в данном цикле, из 2-го КИ с шины CTRLO.
Схема управления регистрами.
Схема управления регистрами дешифрует адрес выбранного регистра и выдает сигнал разрешения записи в регистр в 4-м КИ.
Блок регистров.
Блок регистров состоит из 5 регистров, служащих для записи управляющей и известительной информации :
регистр состояния, предназначенного для записи аварийных сообщений от интерфейсных микросхем XR-T6164 и XR-T6166 ;
регистр команд, предназначенного для записи команд от процессора, от удаленного конца и управления работой ПЛИС ;
регистр вывода, предназначенного для записи номера КИ и номера шины ST-BUS, по которым работает канал;
регистр масок, предназначенного для записи масок аварийных
сообщений ;
регистр кода платы, содержащего 8-разрядный код платы и предназначенного только для чтения.
Описание регистров изображено на Рис.4.13.
Блок чтения регистра.
Блок чтения регистра выполняет функции последовательного сдвига содержимого регистров на шину CTRLI.
Блок аварийной сигнализации.
Блок аварийной сигнализации служит для выдачи общего сигнала аварии в 7 битовом интервале КИ платы на шину СTRLI при поступлении аварийного сообщения от интерфейсных микросхем XR-T6164 и XR-T6166 в регистр состояния.
Рис.4.13. Описание регистров.
Мультиплексор образования ближнего шлейфа.
Мультиплексор образования ближнего шлейфа выполняет функции шлейфования данных со стороны потока 2048 Мбод, т.е. для замыкания линии PCMOUT на линию PCMIN.
Схема образования дальнего шлейфа.
Схема образования дальнего шлейфа выполняет функции шлейфования данных со стороны потока 64 Кбод, т.е. для замыкания выходов T+R и T-R на входы S+R, S-R микросхемы XR-T6166 соответственно.
Блок приема с шины ST-BUS.
Входной мультиплексор шин предназначен для приема данных и сигнальной информации с одной из шин ST-BUS.
Во входной мультиплексор поступают данные с одной из выбранной шины BDO1, BDO2 или BDO3, а также с соответствующих им шин BSO1, BSO2, BSO3.
Данные с шины BDO поступают на вход PCMIN интерфейсной микросхемы XR-T6166.
Сигнальная информация поступает на триггера, управляющие 5 и 4 разрядами регистра команд.
При поступлении сигнала о том, что на удаленном конце установился локальный шлейф, при наличии сигналов триггер индикации установится в `1' и переведет в `1' 5 разряд регистра команд.
При появлении команды от удаленного конца на установление шлейфа триггер команды перейдет в состояние `1' и аналогично изменится состояние 4 разряда регистра команд, по которому срабатывает схема образования дальнего шлейфа.
Блок выхода на шину ST-BUS.
Выходной мультиплексор шин обеспечивает вывод данных и сигнальной информации на одну из шин ST-BUS, номер которой определяется содержимым регистра вывода.
ПЛИС работает следующим образом. В каждом цикле происходит чтение данных из 0 КИ и сравнение их с внутренним адресом платы. Далее читается 1 КИ , в котором содержатся команды выбора кристалла и чтения/записи, которые записываются в соответствующие триггера. Если адрес платы совпал и выбран 1 чип, то формируется сигнал PS1, если адрес совпал и выбран 2 чип, то формируется сигнал PS2. Далее при наличии сигнала PS1 происходит чтение 2 КИ с шины CTRLO в схему определения адреса. При наличии сигнала “запись” в 3 КИ выдается сигнал enable и происходит запись в соответствующий регистр с шины CTRLO. Если вместо сигнала “запись” есть сигнал “чтение”, то на выходной буфер шины CTRLI в 4 КИ выдается содержимое соответствующего регистра.
4.4.5 Функциональная схема ПЛИС
Функциональная схема ПЛИС 1 платы ОД-110 представлена в Приложении 3
Вся схема поделена на функциональные блоки:
формирователь временных последовательностей;
определитель канального интервала;
блок определения адреса платы;
блок чтения адреса регистра;
блок управления регистрами;
блок регистров;
блок чтения регистров;
блок аварийной сигнализации;
блок выхода на шину ST-BUS;
блок приема с шины ST-BUS;
мультиплексор образования дальнего шлейфа;
мультиплексор образования ближнего шлейфа.
Формирователь временных последовательностей.
Формирователь временных последовательностей служит для выдачи синхронизирующих сигналов, используемых при работе ПЛИС 1. Он представляет собой составной счетчик из 3-х счетчиков различной длинны:
3-х разрядный счетчик Bite;
4-х разрядный счетчик Byte;
1 разрядный счетчик Half.
Счетчик Bite имеет длину 3 , его выходы используются для подсчета номера бита. На тактируемый вход подается частота 2 МГц. Счетчик Byte необходим для подсчета номера байта. На вход синхронизации подается сигнал с выхода q2 счетчика Bite. Счетчик Half разделяет входную последовательность до 15 канального интервала и после 15 канала. Выход q3 со счетчика Byte заводится на тактовый вход Half. При появлении сигнала F0 и первого тактового импульса все счетчики сбрасываются в ноль.
Определитель канального интервала.
Определитель канального интервала необходим для выдачи сигнала разрешения работы в определенном канальном интервале ( КИ ), номер которого поступает с ЦП. Определитель канального интервала является счетчиком разрядности 8.
Сигнал Time_slot , разрешающий обмен информацией в определенном канальном интервале появляется при переполнении счетчика, поэтому в счетчик загружается результат вычитания номера КИ, поступающего с ЦП, из 32. Синхронная загрузка счетчика осуществляется по сигналу F0. На тактовый вход подается частота F2M.
Блок определения адреса платы.
Блок определения адреса платы определяет местоположение платы ОД-110 на кросс плате. Этот адрес определяет КИ, в который плате предоставляется возможность выставить сигнал общей аварии. Функционально блок состоит из мультиплексора номера платы ( mux_number ), мультиплексора маски ( mux_mask ), триггера номера ( ff_number ) и триггера выбора чипа ( ff_chip ). В нулевом КИ происходит сравнение адреса платы, который поступает на D5-D1 входы mux_number, с адресом приходящим с шины CTRLO. Сравнение происходит по схеме исключающего или. При появлении сигнала F0 ff_number сбрасывается в ноль. На информационный вход поступает через схему или результат сравнения адреса платы и выход самого триггера ff_number. Данная реализация обеспечивает блокировку работы всей платы, путем установки триггера ff_number в `1',при несовпадении адресов с шины CTRLO и адреса платы. На вход ENABLE триггера ff_number поступают сигналы с мультиплексора маскирования ( mux_mask_result ), дешифрованный нулевой выход счетчика Byte и счетчика Half.
На селекторные входы мультиплексора поступает инверсная информация с выходов счетчика Bite. Эта инверсия определяется тем, что информация с шины CTRLO поступает начиная с 7 бита.
В четвертом бите первого КИ триггер выбора чипа ( ff_chip ), при условии что адрес платы совпал, выдает разрешающий сигнал работы ps1, если выбран первый чип или ps2, если был произведен выбор второго чипа.
Блок чтения адреса регистра
Блок чтения адреса регистра. содержит схему, которая позволяет выбрать адрес необходимого регистра. На последовательный вход регистра адреса ( reg_adress ) поступает информация с шины CTRLO. Во 2-м КИ во 2,1 и 0 битах находится адрес выбираемого регистра. При появлении сигнала F0 reg_adress обнуляется.
Блок управления регистрами.
Блок управления регистрами выбирает чтение или запись из/в регистр - триггер чтения-записи ( ff_wr ) , осуществляет дешифрацию адреса выбранного регистра - дешифратор адреса ( dec_wr_reg ), проверяет обращение к регистру состояния - триггер обращения ( dff_obr_reg_cond ).
В 4-м бите 2 КИ триггер ff_wr устанавливается в зависимости от выбранного режима работы( `0' - запись в регистр, `1' - чтение из регистра ).
В 3-м КИ происходит дешифрация адреса выбранного регистра.
Триггер запоминания события обращения к регистру состояния ( dff_obr_reg_cond ) необходим для очистки регистра состояния после цикла обращения.
Блок регистров содержит 5 регистров:
регистр состояния,
регистр команд,
регистр вывода,
регистр масок,
регистр кода платы.
Регистр кода платы доступен только для чтения и ”зашивается” при программировании ПЛИС.
Регистры состояния и команд представляют собой составные регистры, возможен доступ к каждому триггеру по отдельности.
Регистры вывода и масок являются регистрами с последовательными входами.
Регистр состояний содержит информацию о состоянии работы платы. Нулевой бит сигнализирует о потери входного сигнала ( ff_alarm.q[0] ). Первый бит сигнализирует о потере октетной синхронизации ( Alarm ). Второй бит свидетельствует о том, что удалился байт в приемнике ( Bdr ). В третьем бите сообщается, что произошла вставка байта в приемнике ( Bir ). Четвертый бит сигнализирует об удалении байта в передатчике (Bdt). Пятый бит извещает о том, что произошла вставка байта в передатчике (Bit). Шестой бит сигнализирует потерю синхросигнала 128 кГц (Cs). Все триггера регистра состояния синхронизируются по заднему фронту частоты 2МГц (F2M). Если в цикле обращения ( КИ0 - КИ3) произошло обращение к регистру состояний, то в 0-м бите КИ4 происходит сброс всех триггеров регистра состояний.
Регистр команд аналогично регистру состояний состоит из отдельных триггеров.
Нулевой бит регистра команд выдает разрешение на работу канала. Второй бит запрещает выдачу данных в шину ST-BUS в случае аварии ( Bls ). Второй бит организует передачу по сонаправленному стыку сигнала аварии ( Alarmin ). Третий бит запрещает выдачу данных в шину ST-BUS ( Blank ). Четвертый бит индицирует команду от удаленного конца на включение шлейфа. Пятый бит сигнализирует о том, что произошло включение шлейфа на удаленном конце. В шестом бите выставляется команда процессора на образование ближнего шлейфа. Седьмой бит является командой процессора на образование дальнего шлейфа.
Регистр вывода представляет собой 8 разрядный регистр с последовательным входом, на который подается информация с шины CTRLO. Синхронизация происходит по заднему фронту F2M. В 7,6и 5 битах регистра вывода хранится информация о номере шины ST-BUS ( `1' в 5 бите - ST-BUS2, `1' в 6 бите - ST-BUS1, `1' в 7 бите - ST-BUS0 ). С 0-го по 4-ый биты хранится двоичный код номера канального интервала.
Регистр масок является так же 8разрядным регистром с последовательным входом. Он принимает информацию с шины CTRLO. Регистр масок применяется для маскирования возможных аварийных сообщений, которые в некоторых случаях не являются аварийными.
Блок чтения регистров.
Блок чтения регистров представляет собой схему из 5 мультиплексоров для чтения регистров и общего мультиплексора вывода.
На информационные входа мультиплексора чтения регистра состояний ( mux_read_reg_cond ) поступают выходы с reg_cond .
Аналогично мультиплексор чтения регистра команд ( mux_read_reg_com ) принимает информацию с выходов reg_com, мультиплексор чтения регистра масок ( mux_read_reg_mask ) с выходов reg_mask , мультиплексор чтения регистра вывода ( mux_read_reg_out ) c выходов reg_out и мультиплексор чтения регистра кода платы ( mux_read_reg_code ) с выходов reg_code . На селекторные входы всех пяти мультиплексоров поступают инверсные выходы со счетчика Bite.
Общий мультиплексор вывода ( mux_out ) разрешает выставить информацию одному из пяти мультиплексоров на шину CTRLI в 3-м КИ. На селекторные входы общего мультиплексора вывода поступают выходы с reg_adress.
Блок аварийной сигнализации.
Блок аварийной сигнализации необходим для вывода сигнала общей аварии при возникновении одного из аварийных состояний регистра состояний.
Блок содержит 2 счетчика( cnt_alarmset - счетчик установки аварии, cnt_alarmclear - счетчик сброса аварии ) и триггер потери входного сигнала ( ff_alarm ).
При потере входного сигнала ( Rxalarm ) счетчик cnt_alarmset начинает отсчет и при переполнении устанавливает триггер ff_alarm в '1'. Иначе триггер ff_alarm сбрасывается счетчиком cnt_alarmclr.
В схеме аварийной сигнализации происходит сравнение содержимого регистра состояний и регистра масок по схеме и, также учитывается состояние 4-го и 5-го битов регистра команд, сигнализирующих об индикации включения шлейфа по команде от удаленного конца и индикации включения локального шлейфа на удаленном конце соответственно.
Блок выхода на шину ST-BUS.
Блок выхода на шину ST-BUS содержит мультиплексор выхода на шину ST-BUS ( mux_out_stbus ). На информационные входы подаются 6 и 7 биты регистра команд и зарезервированная последовательность `01'. Также блок выдает сигналы разрешения вывода информации по одной из выбранной шин ST-BUS ( ST-BUS0 - Siouten0, ST-BUS1 - Siouten1 , ST-BUS2 - Siouten2 ).
Блок приема с шины ST-BUS.
Блок приема с шины ST-BUS содержит входной мультиплексор с шины ST-BUS ( mux_in_stbus ), на информационные входы которого поступают данные ( Bdo ) и сигнальная информация ( Bso ). В блоке приема находятся триггер индикации включения локального шлейфа на удаленном конце ( ff_indic_loop ), приходит в 1-м бите сигнальной информации, и триггер команды включения шлейфа от удаленного конца ( ff_com_loop ), приходит во 2-м бите сигнальной информации.
Мультиплексор образования дальнего шлейфа.
На информационные входы мультиплексора образования дальнего шлейфа подаются сигналы splusr64,sminusr64 и tplusr, tminusr. Выходом данного мультиплексора являются splusr66,sminusr66. На селекторный вход подается 4-й бит регистра команд.
Мультиплексор образования ближнего шлейфа.
На информационные входы мультиплексора образования ближнего шлейфа ( mux_local_loop ) подаются выход с mux_in_stbus Bdo и Pcmout. Выходом данного мультиплексора является сигнал Pcmin. На селекторный вход mux_local_loop подается 6-ой бит регистра команд.
Опишем работу ПЛИС.
В нулевом байте 0-го КИ происходит сравнение адреса платы с адресом, выставляемым с шины CTRLO. Если адреса совпадают, то в 1-м байте этого КИ выдается сигнал ps1,если идет обращение к 1 чипу, или сигнал ps2, если ко 2-му. Во 2 байте определяется адрес регистра, к которому идет обращение и режим работы с регистром - чтение или запись. В 3-м байте происходит запись или чтение из выбранного регистра. При инициализации системы, обычно, происходит запись в регистр вывода номера шины ST-BUS и номера выделяемого канального интервала, с которым будет работать ПЛИС.
Таким образом, путем записи и чтения происходит работа с регистрами.
В time_slot, определяемый адресом платы, происходит чтение информации с шины ST-BUS. Приходящие данные проходят на мультиплексор образования ближнего шлейфа и дальше в сонаправленный стык. Известительная информация отлавливается триггерами ff_indic_loop и ff_com_loop. Если приходит информация о том, что на удаленном конце включился шлейф, триггер индикации ( ff_indic_loop ) устанавливается в `1', изменяя состояние 5-го бита регистра команд. Выдается сигнал Alarmout, в данном случае он является дополнительной сигнализацией. Если в следующем КИ индикация шлейфа на удаленном конце снимается, то и сигнал Alarmout отключается.
Аналогично происходит, если пришел сигнал от удаленного конца на установление шлейфа. В данном случае в `1' устанавливается триггер ff_com_loop, изменяя состояние 4 бита регистра команд. По этому биту выходы tplusr, tminusr микросхемы XR-T6166 замыкаются на входы splusr66,sminusr66 соответственно с помощью мультиплексора mux_far_loop.
Если приходит команда от процессора образовать ближний шлейф, т.е. 6-ой бит регистра команд установится в `1',то в time_slot, определяемый адресом платы, произойдет переключение сигнала Pcmout на Pcmin с помощью mux_local_loop.
И поток данных принимаемых с сонаправленного стыка будет передаваться обратно.
4.4.7 Программа для ПЛИС
Программа для ПЛИС, выполняющей функции управления, оборудования сонаправленного стыка ОД-110 была написана на языке программирования высокого уровня AHDL, который является полностью встроенным в САПР MAX+PLUSII фирмы ALTERA [ 18,19 ]. Текст программы приведен в приложении 7.
При написании аналогичных программ используется два варианта написания.
Первый вариант заключается в том , что проектировщик полностью описывает внутреннюю структуру ПЛИС, пользуясь лишь простейшими функциями типа “D”-триггер, ”T”-триггер, ”RS” -триггер, ”JK” -триггер, логическими схемами ”И”, ”ИЛИ” и др.
При таком варианте описание структуры ПЛИС занимает значительный объем, проектировщик должен представлять сложные логические функции в виде совокупности простейших функций. Достоинством данного варианта является скорость обработки программы транслятором и возможность определить сигнал практически в любой точке схемы.
...Подобные документы
Проектирование цифровой системы передачи на основе технологии PDH. Частота дискретизации телефонных сигналов. Структура временных циклов первичного цифрового сигнала и расчет тактовой частоты агрегатного цифрового сигнала. Длина регенерационного участка.
курсовая работа [3,0 M], добавлен 07.05.2011Характеристика структурной схемы цифрового скремблера. Особенности выбора системы компандирования. Анализ способов определения структуры кодовых групп на выходе кодера c нелинейной шкалой квантования. Знакомство с методами передачи цифрового сигнала.
контрольная работа [142,4 K], добавлен 07.12.2013Методы и этапы конструирования радиоэлектронной аппаратуры. Роль языка программирования в автоматизированных системах машинного проектирования. Краткая характеристика вычислительных машин, используемых при решении задач автоматизации проектирования РЭА.
реферат [27,0 K], добавлен 25.09.2010Принцип работы радиорелейных и спутниковых систем передачи информации. Расчет множителя ослабления и потерь сигнала на трассе. Выбор поляризации сигнала и основные характеристики антенн. Определение чувствительности приемника и аппаратуры системы.
курсовая работа [1,9 M], добавлен 29.07.2013Параметры цифровой системы передачи информации. Дискретизация сообщений по времени. Квантование отсчетов по уровню, их кодирование и погрешности. Формирование линейного сигнала, расчет спектра. Разработка структурной схемы многоканальной системы передачи.
курсовая работа [3,2 M], добавлен 19.04.2012Проектирование радиоэлектронной системы передачи непрерывных сообщений с подвижного объекта по радиоканалу на пункт сбора информации. Расчет параметров преобразования сообщений и функциональных устройств. Частотный план системы и протоколы ее работы.
курсовая работа [242,1 K], добавлен 07.07.2009Средства связи как технологии передачи информации: история, характеристика. Проводные, кабельные, воздушные, оптоволоконные линии связи. Беспроводные, радиорелейные, спутниковые системы; буквенно-цифровые сообщения. Сотовая связь, Интернет-телефония.
курсовая работа [158,8 K], добавлен 18.12.2012Исследование рынка спутникового телевидения. Схема передачи спутникового сигнала. Оборудование для приема спутникового телевидения. Описания устройства первичного преобразования и усиления сигнала. Виды антенн. Комплекты приема спутникового телевидения.
курсовая работа [723,0 K], добавлен 01.07.2014Выбор частоты дискретизации линейного сигнала. Расчет разрядности кода. Разработка структуры временных циклов первичной цифровой системы передачи и определение ее тактовой частоты. Вычисление параметров цикловой синхронизации первичного цифрового потока.
контрольная работа [1,8 M], добавлен 12.03.2014Современные цифровые технологии передачи информации. Система RFTS в корпоративной сети связи. Методика проектирования магистральной ВОЛС, расчет магистрали Уфа-Самара. Различия в физических параметрах одномодового и многомодовых оптических кабелей.
дипломная работа [4,2 M], добавлен 16.04.2015Изучение работы цифровых систем передачи. Технические характеристики и различные данные мультиплексорного оборудования. Проблема применения DSL-технологий для цифровизации межстанционных соединительных линий. Мультиплексорное оборудование "Новел-ИЛ".
дипломная работа [298,3 K], добавлен 19.05.2011Понятие цифрового сигнала, его виды и классификация. Понятие интерфейса измерительных систем. Обработка цифровых сигналов. Позиционные системы счисления. Системы передачи данных. Режимы и принципы обмена, способы соединения. Квантование сигнала, его виды.
курсовая работа [1,0 M], добавлен 21.03.2016Исследование предметной области. Категориальный анализ. Символизация когнитивно-ориентированной иерархии семантических сетей. Когнитивное моделирование процесса принятия решений. Когнитивное структурирование проектной деятельности.
курсовая работа [556,9 K], добавлен 05.08.2004Расчет параметров цифровой системы передачи, спектра АИМ-сигнала. Квантование отсчетов по уровню и их кодирование. Расчет погрешностей квантования. Формирование линейного сигнала. Разработка структурной схемы многоканальной системы передачи с ИКМ.
курсовая работа [4,9 M], добавлен 08.10.2012Измерительная техника на сетях современных телекоммуникаций. Состояние развития рынка измерительной техники. Системное и эксплуатационное измерительное оборудование. Типовые каналы и тракты первичной сети. Современные оптические системы передачи.
дипломная работа [5,4 M], добавлен 01.06.2012Основные компоненты технической системы передачи информации, аппаратура для коммутации и передачи данных. Интерфейсы доступа к линиям связи. Передача дискретной информации в телекоммуникационных системах, адаптеры для сопряжения компьютера с сетью.
презентация [1,6 M], добавлен 20.07.2015Амортизация как система упругих опор, на которые устанавливается объект для защиты от внешних динамических воздействий. Знакомство с особенностями проектирования систем защиты радиоэлектронной аппаратуры от механических воздействий, анализ способов.
контрольная работа [1,3 M], добавлен 06.08.2013Модель системы передачи информации и расчет характеристик сигнала. Опредедение корреляционной функции случайного телеграфного сигнала, его спектральной плотности и мощности. Расчет помехоустойчивости при ФМ-4. Роль модулятора, кодера, перемежителя.
курсовая работа [1,3 M], добавлен 15.06.2011Цифровые волоконно-оптические системы связи, понятие, структура. Основные принципы цифровой системы передачи данных. Процессы, происходящие в оптическом волокне, и их влияние на скорость и дальность передачи информации. Контроль PMD.
курсовая работа [417,9 K], добавлен 28.08.2007Стандартная иерархия синхронных систем передачи. Временное разделение каналов. Волоконно-оптические сети 2-го поколения. Контрольно-измерительное оборудование для WDM/DWDM систем передачи сигнала. Параметры передатчика, влияющие на функционирование DWDM.
презентация [1,4 M], добавлен 18.11.2013
