Оборудование сонаправленного стыка ОД-110

Второй вариант написания позволяет описывать сложные логические функции используя встроенные, так называемые, мега-функции. Используя данные мега-функции можно описывать логические функции типа счетчик, мультиплексор, дешифратор и др., указав лишь их основные характеристики. Это количество информационных входов, число селекторных входов, выходов , тактовый сигнал, если необходим. Входы можно проектировать в виде шин, возможно использование различных дополнительных управляющих сигналов типа: асинхронной очистки, синхронной очистки, синхронного и асинхронного сигналов установки в “1”, последовательного сдвига входной информации и многих других.

К тому же удобством описания сложных логических функций при помощи мега-функций является то, что нет необходимости описывать все возможные входы и выходы, возможно описать только необходимые.

Недостатком второго варианта является то, что данные мега-функции обладают зарезервированными выходами и выводов других выходов, кроме описанных не предусматривается.

Исходя из всего выше сказанного был выбран комбинированный метод описания внутренней структуры ПЛИС : часть сложных логических функций была реализована при использовании простейших функций, другая часть при помощи мега-функций.

Структура программы выглядит следующим образом:

Вначале идет заголовок программы. Он несет информационную нагрузку для проектировщика . Далее следует перечисление, если используются, мега-функций.

Потом идет заголовок подпроекта, который должен полностью совпадать с именем файла проекта.

В последствии идет описание используемых переменных , состоящих из набора букв латинского алфавита и цифр: входные переменные , выходные переменные , простейшие функции, мега-функции, константы или узловые точки.

Весь текст программы разбит на описание функциональных блоков:

формирователь временных интервалов ,

схема чтения адреса платы,

схема чтения адреса регистра,

схема управления регистрами,

блок регистров,

схема чтения регистров,

формирователь “time_slot”,

блок выхода на шину ST-BUS,

блок приема с шины ST-BUS,

мультиплексор образования ближнего шлейфа,

мультиплексор образования дальнего шлейфа,

схема формирования сигнала общей аварии.

Для лучшего запоминания выполняемых функций мультиплексорам, счетчикам, триггерам и дешифратору были даны подробные имена. Например, mux_far_loop - мультиплексор образования дальнего шлейфа.

Весь текст программы занимает 393 строки.

Текст программы заканчивается зарезервированным словом end.

4.4.8 Моделирование работы ПЛИС

В системе автоматизированного проектирования MAX+PLUSII есть уникальная возможность проведения моделирования работы ПЛИС. Это есть необходимый этап проектирования структуры ПЛИС, который позволяет исправить ошибки, если таковые имеются, и, быть может, увидеть новые решения. Моделирование существенно облегчает труд инженера, делает процесс проектирования более интересным и творческим. Благодаря моделированию, процесс отладки разрабатываемой системы начинается еще на стадии проектирования. При этом выполняется большая его часть, так как в ПЛИС зачастую содержится основная часть проекта.

Проведение моделирования для ПЛИС платы ОД-110 представляет собой контроль выполнения всех функций и включает в себя проверку :

чтения адреса платы и адреса регистра

записи данных в каждый регистр

вывода данных из каждого регистра

выбора одной из трех шин ST-BUS и формирования сигнала time_slot в соответствии с содержимым регистра вывода

образования ближнего шлейфа по команде от центрального процессора

передачи команды на образование дальнего шлейфа по сигнальному каналу соответствующей шины ST-BUS

приема по сигнальному каналу и запись в регистр команд индикации о включении шлейфа на удаленном конце

чтения по сигнальному каналу команды от удаленного конца на образование шлейфа соответствующей шины ST-BUS

записи в регистр состояния аварийных сообщений и передачу общего сигнала аварии по шине CTRLI

маскирования аварийных сообщений

Результаты моделирования приведены на временных диаграммых в Приложениях 9 - 12. На диаграммах названия входов, выходов и промежуточных точек полностью соответствуют названиям по программе.

В приложении 2 приведены диаграммы моделирования записи в регистр. На диаграмме представлены

В приложении 3 приведены диаграммы моделирование записи в регистр. На диаграмме представлены

В приложении 4 приведены временные диаграммы моделирования записи в регистр. На диаграмме представлены

В приложении 5 приведены временные диаграммы моделирования записи в регистр. На диаграмме представлены

В приложении 6 проведены временные диаграммы моделирование записи в регистр. На диаграмме представлены

4.5 Принципиальная схема

Принципиальная схема платы представлена в Приложении 2. Схема содержит 4 трансформатора ТИМ-250Б, 2 интегральных микросхемы XR-T6164, 2 интегральных микросхемы XR-T6166 фирмы EXAR, 2 программируемые логические интегральные схемы ЕРМ7096-68-15 фирмы ALTERA ,4 выходных буфера (c 3 cостояниями) 74HS125SMD, 1 разъем DIN41612C-103-40011, 2 разъема RJ-11 и 2 светодиода КИПД-14А-К.

Плата содержит два практически одинаковых канала передачи данных по сонаправленному стыку. Отличие между ними состоит в том, что первый канал включает в себя схему чтения адреса платы и адреса чипа. Поэтому рассмотрим принципиальную схему 1 канала.

На входе платы со стороны сонаправленного стыка установлены два согласующих трансформатора : один на приемную линию и один - на передающую. Трансформаторы выполняют функции согласования сопротивления линии с входным сопротивлением микросхемы линейного интерфейса XR-T6164, фильтрации высокочастотных помех в сигнале, приходящем из линии, фильтрации постоянной составляющей. Фирмой-разработчиком микросхемы линейного интерфейса XR-T6164 рекомендовано применение в качестве согласующих трансформаторов РЕ-55365. Однако в данной плате установлены трансформаторы отечественного производства ТИМ-250Б, которые удовлетворяют требованиям, приведенным в описании микросхемы XR-T6164.

В тракте приема с входного согласующего трансформатора сигнал поступает на входы RX+I/P, RX-I/P микросхемы линейного интерфейса 1DA1, которая выполняет преобразование аналогового сигнала в цифровой сигнал ТТЛ уровня, а в тракте передачи - с выходов TX+OP, TX-OP микросхемы 1DA1 в выходной согласующий трансформатор. В тракте приема сигнал с выхода 1DA1 поступает на входы S+R64, S-R64 мультиплексора образования шлейфа, реализованный во внутренней структуре ПЛИС. В тракте передачи сигнал с выходов T+R, T-R микросхемы 1DD1 поступает на входы TX+IP, TX-IP микросхемы 1DA1, а также на входы T+R, T-R мультиплексора образования шлейфа. С выходов S+R66, S-R66 мультиплексора данные поступают на входы S+R, S-R микросхемы 1DD1, которая осуществляет преобразование потока данных 64 кбит/с сонаправленного стыка для включения в поток 2,048 кбит/с. Как уже было сказано выше, мультиплексор в нормальном режиме работы передает данные из микросхемы 1DA1 в микросхему 1DD1, а в режиме тестирования - замыкает выходы 1DA1 T+R, T-R на входы S+R, S-R соответственно т.е. образует дальний шлейф.

ПЛИС 1DD2 содержит в себе схему управления первым каналом и схему чтения адреса платы и чипа. Поэтому она имеет большое количество управляющих и информационных выходов. Выходы сигнализации аварийных сообщений RxALARM микросхемы 1DA1, ALARM,CS, BIR, BIT, BDR, BDT микросхемы 1DD1 соединены с одноименными входами ПЛИС 1DD2. Управляющие сигналы с выходов BLS, BLANK, ALARMIN ПЛИС 1DD2 поступают на одноименные входы микросхем 1DА1,1DD1. Сигнал time_slot c выхода 1DD2 подается на входы TS2R, TS2T приемной и передающей частей микросхемы 1DD1 соответственно. Тактовая частота 256 кГц на вход TX256KHZ микросхемы 1DD1 подается с одноименного выхода 1DD2. Тактовая частота 2,048 МГц на входы RX2MHZ, TX2MHZ 1DD1, F2M 1DD2 подается с разъема XR1 кросс платы. Как уже было описано выше, в плате существует возможность модернизации путем изменения программного обеспечения ПЛИС. Для этих целей зарезервирован вывод RXCKOUT для приема восстановленной из входного сигнала тактовой частоты 128 кГц, которая может быть использована для синхронизации передаваемого потока 64 кбит/с. Данные приемного тракта, преобразованные для включения в поток 2048 кбит/с, с выхода PCM 1DD1 поступают на вход PCMOUT мультиплексора образования ближнего шлейфа, реализованный во внутренней структуре ПЛИС, а также на информационные входы D0, D1, D2 выходных буферов 1DD3.1, 1DD3.2, 1DD3.3. Сигналы разрешения на входы OE0, OE1, OE2 этих буферов подаются с выходов PCMOUTEN0, PCMOUTEN1, PCMOUTEN2. Выход мультиплексора PCMIN подключается к одноименному входу 1DA1. Таким образом, мультиплексор в нормальном режиме работы передает данные с разъема XR1 на вход PCMIN микросхемы 1DA1 , а в режиме тестирования - замыкает выход PCMOUT 1DA1 на вход PCMOIN 1DA1 т.е. образует ближний шлейф.

Для организации выхода на шину ST-BUS данные, считываемые из внутренних регистров ПЛИС, через вывод REGOUT 1DD2 поступают на одноименный вход буфера 1DD3.4. Сигнал разрешения на вход OE3 этого буфера подается с выхода REGOUTEN. Сигналы управления, предназначенные для подачи в сигнальные каналы, с выхода SIOUT 1DD2 поступают на информационные входы D0, D1, D2 выходных буферов 1DD4.0, 1DD4.1, 1DD4.2. Сигналы разрешения на входы OE0, OE1, OE2 этих буферов подаются с выходов SIOUTEN0, SIOUTEN1, SIOUTEN2. Сигнал общей аварии через выход ALARMOUT 1DD2 поступают на одноименный вход буфера 1DD3.4. Сигнал разрешения на вход OE3 этого буфера подается с выхода ALARMOUTEN 1DD2.

Данные и сигналы управления потока 2048 кбит/с BDO0, BDO1 BDO2, BSO0, BSO1, BSO2, адрес платы ADDR0 .. ADDR4 и метка сверхцикла F0 в ПЛИС 1DD2 подаются с разъема XR1.

Cветодиоды служат для визуальной индикации аварийных состояний в каждом из каналов платы и управляются с выхода CHAN_EN 1DD2.

Конденсатор 1С2 предназначен для хранения пикового напряжения импульсов, поступающих на вход 1DA1. Конденсаторы 1С4 … 1С16 фильтруют высокочастотные помехи по цепям питания. Емкость С1 дроссель L1 и cтабилитрон VD1 образуют входной фильтр по питанию.

4.6 Конструктив оборудования сонаправленного стыка

Конструктивно оборудование сонаправленного стыка выполнено в виде платы европейского образца с размерами 220х100 мм . Плата изготавливается из стеклотекстолита FR4-2-35-1.5 ( может использоваться материал-заменитель СТНФ-2-35-1.5 ТУ16-503.161-83 ). Толщина платы 1,5 мм.

Трассировка платы и размещение элементов были проведены с помощью программного пакета Consept фирмы Cadense Design Systems Inc[ 21,22 ], который обеспечивает ввод принципиальной схемы и моделирование работы системы . Размещение элементов на плате и трассировка платы были проведены при помощи пакета Allego Interactive.

Эти работы были выполнены на рабочих станциях Station Spark 5 фирмы Sun Microsystems Inc.

На плате выполнен двухсторонний печатный монтаж. Класс точности соответствует 3 классу. При монтаже радиоэлектронных элементов применялась технология поверхностного монтажа. Данная технология позволяет произвести компактное размещение элементов на печатной плате, т.к. при поверхностном монтаже используются корпуса примерно вдвое меньше своих аналогов, монтируемых в отверстия. Хотя часть элементов платы монтировалась обычным монтажом в отверстия: трансформаторы, индуктивность, стабилитрон.

4.7 Расчет надежности

Связь - это та сфера услуг, где предъявляются повышенные требования к безотказному функционированию применяемой радиоэлектронной аппаратуры. Свойство изделия выполнять предназначенные функции в течение заданного отрезка времени называется надежностью. Надежность аппаратуры определяется надежностью и количеством используемых в ней элементов. Количественными характеристиками надежности являются вероятность безотказной работы и средняя наработка на отказ.

Вероятность безотказной работы за определенное время представляет собой экспоненциальную зависимость :

P(tp)=e-*t (4.1)

где tp - рассматриваемый временной интервал,

- интенсивность отказов, [1/ч].

Средняя наработка на отказ - величина, обратная интенсивности отказов :

Тср=1/ (4.2)

Исходя из требований, предъявляемых к плате Рз(100)>=0.99

Вероятность безотказной работы и средняя наработка на отказ достаточно полно характеризует надежность изделия.

Для систем без резервирования интенсивность отказов аппаратуры, состоящей из N типов различных элементов определяется, как сумма интенсивностей отказов отдельных компонентов по формуле:

= 1+2+...+n = i (4.3)

где i - интенсивность отказов для элементов одного типа.

Следовательно, надежность элементов является одним из факторов, существенно влияющих на интенсивность отказов аппаратуры в целом.

Расчет интенсивности отказов для элементов.

Для каждого типа элементов по справочным данным определяется номинальная интенсивность отказов o в период нормальной работы. Реальная интенсивность отказов элементов э определяется с учетом влияния окружающей среды. Так как элементы работают в одних и тех же условиях, то это влияние одинаково для всех элементов. Исходя из этого, реальная интенсивность отказов элементов э определится :

э=К*o (4.4)

где К - коэффициент влияния окружающей среды, который определяется по формуле

К = К1 * К2 * К3 (4.5)

где К1 - коэффициент, учитывающий действие вибрации и ударных нагрузок,

К2 - учитывает температуру и влажность окружающей среды,

К3 - учитывает влияние атмосферного давления,

Для рассматриваемой аппаратуры К1=1.45, К2=1, К3=1.25. Согласно (4.5) коэффициент влияния окружающей среды

К = 1.45 * 1 * 1.25 = 1,8125

Согласно (4.3) интенсивность отказов элементов э

э=2.23*о [1/ч].

Интенсивность отказов элементов зависит от конструкции, качества изготовления, условий эксплуатации и от режима работы элемента в схеме. По справочным данным и документации на каждый тип элемента, определим коэффициент нагрузки Кн, и учитывая, что оборудование будет использоваться в нормальных условиях ( Т=200С, Р<=770мм рт. ст., влажность<=96% ) определим коэффициенты Кd влияния нагрузки на интенсивность отказов для компонентов каждой группы, работающих в одинаковых условиях и интенсивность отказов i для элементов каждой группы, работающих в одинаковых условиях :

i=Э*Кd [1/ч]. (4.6)

интенсивность отказов i для каждой группы в целом :

С=i*n [1/ч]. (4.7)

Расчет надежности платы ОД-110.

По приведенной выше методике определены числовые значения коэффициентов К, Кн, Кд, 0, вычислены Э, i, с . Результаты вычислений сведены в табл. 4.2.

Расчет надежности Табл. 4.2

элемент параметр	п/п приборы ИМС	сопротивления	конденсаторы	соединения пайка
число элементов	13	9	33	540
0*10-6	0.014	0.05	0.43	0.01
Э*10-6	0.02538	0,090625	0.7794	0.018125
Кн	0.8	0.4	0.5	-
t	20	20	20	20
Kd	1.0	0.51	0.64	1.0
i *10-6	0.02538	0,04621875	0.4988	0.018125
с *10-6	0,32994	0,41596875	16,4604	9,7875

Суммарная интенсивность отказов

= с = 26,993 * 10-6

Средняя наработка на отказ:

Тср = 1/( 26,993 *10-6) = 370461ч

Тср > Тmin

Таким образом, надежность платы соответствует значениям, указанным

5. Оборудование внешнего стыка ОД-111

5.1 Общее описание

Оборудование внешнего стыка (ОВС) ОД-111 предназначено для работы в составе оборудования гибкого мультиплексирования ОГМ-30Е.

ОВС обеспечивает :

- передачу двух первичных цифровых сигналов электросвязи, соответствующих Рек G.703 МСЭ-Т со скоростью 2048 кбит/с из блока оборудования гибкого мультиплексирования ОГМ-12;

- прием двух первичных цифровых сигналов электросвязи, соответствующих Рек G.703 МСЭ-Т со скоростью 2048 кбит/с в блок оборудования гибкого мультиплексирования ОГМ-12 ;

- преобразование двух первичных цифровых сигналов электросвязи, соответствующих Рек G.703 МСЭ-Т в формат ST-BUS,

- преобразование двух цифровых потоков формата ST-BUS в первичные цифровые сигналы электросвязи, соответствующие Рек G.703 МСЭ-Т,

- передачу и прием контрольного сигнала CRC-4,

,. - передачу и прием национальных битов,

- передачу и прием циклового сигнала СИАС,

- передачу и прием сверхциклового сигнала СИАС,

- тестирование системы, благодаря встроенным функциям образования шлейфов всех видов, а также встроенному тестовому оборудованию ( генератор тестовых последовательностей и детектор тестовых шаблонов ),.

ОВС является программно управляемым модулем. Управление организуется центральным процессором через последовательную шину управления. Программное управление дает возможность быстрого и легкого перенастраивания системы на различные режимы работы : инициализация системы, передача данных в нормальном режиме, образование шлейфов, передача и детектирование тестовых последовательностей, передача аварийных сообщений. ОВС выполняет обработку сигналов в различных кодах : линейные квазитроичные коды AMI, HDB3, коды RZ, NRZ, биполярныйNRZ, униполярный.

5.2 Технические требования

5.2.1 Общие требования

ОВС ОД-111 должно обеспечить :

передачу двух первичных цифровых сигналов электросвязи 2048 кбит/с, со структурой цикла, соответствующей рек. G/704 МСЭ-Т, формируемых из потока данных и сигналов управления формата ST-BUS, поступающих от блока ОГМ-12.

прием двух первичных цифровых сигнала электросвязи 2048 кбит/с со структурой цикла, соответствующей рек. G/704 МСЭ-Т, и передачу к блоку ОГМ-12 в виде потока данных и сигналов управления формата ST-BUS.

Линейный код AMI или HDB3.

5.2.2 Требования к функциональным характеристикам

ОВС ОД-111 должно обеспечить

Передачу соответствующих сигналов контроля и аварийной сигнализации по шине управления к блоку ОГМ-12 при:

- аварии платы;

- аварии (отсутствии) входного цифрового сигнала электросвязи;

Формирование сигналов оповещения по шине управления к блоку ОГМ-12 при:

- коэффициенте ошибок больше чем 10-3 в принимаемом первичном цифровом сигнале электросвязи 2048 кбит/с;

- потере циклового синхросигнала в принимаемом первичном цифровом сигнале электросвязи 2048 кбит/с;

- потере сверхциклового синхросигнала в принимаемом первичном цифровом сигнале электросвязи 2048 кбит/с;

- СИАС цикловый в принимаемом первичном цифровом сигнале электросвязи 2048 кбит/с;

- СИАС сверхцикловый в принимаемом первичном цифровом сигнале электросвязи 2048 кбит/с;

- сигнале “ИЗВЕЩЕНИЕ” цикловое в принимаемом первичном цифровом сигнале электросвязи 2048 кбит/с;

- сигнале “ИЗВЕЩЕНИЕ” сверхцикловое в принимаемом первичном цифровом сигнале электросвязи 2048 кбит/с;

- наличиии ошибок в принимаемой контрольной последовательности CRC-4.

5.2.3 Требования к электрическим параметрам

Скорость передачи принимаемого первичного цифрового сигнала электросвязи 2048 кбит/с 50 миллионных долей.

Параметры выходного стыка первичного цифрового сигнала приведены в таблице 5.2.

Затухание отражения на входном стыке приведено в Табл. 5.1.

Затухание отражения Табл. 5.1.

Диапазон частот (кГц)	Затухание отражения (дБ)
От 51 до 102	12
От 102 до 2048	18
От 2048 до 3072	14

Параметры выходного стыка. Таблица 5.2.

Наименование параметра	Требуемое значение параметра
Форма импульса	Соответствует маске, приведенной в рек. G.703 МСЭ на рис.15/G.703.
Среда передачи	Симметричная медная пара
Измерительное нагрузочное сопротивление	120 Ом активное
Номинальное пиковое напряжение посылки (импульса)	3 В
Пиковое напряжение пробела (при отсутствии импульса)	0 0,3 В
Номинальная длительность импульса	244 нс
Отношение амплитуд импульсов положительной и отрицательной полярности в середине импульса по длительности	От 0,95 до 1,05
Отношение длительностей импульсов положительной и отрицательной полярности при половине номинальной амплитуды	От 0,95 до 1,05
Максимальное фазовое дрожание (от пика до пика) на выходе стыка	Соот. параграфу 2 рек.G.823

Параметры входного стыка первичного цифрового сигнала электросвязи приведены в Табл. 5.3.

Параметры входного стыка Таблица 5.3.

Наименование параметра	Требуемое значение параметра
Среда передачи	Симметричная медная пара
Измерительное нагрузочное сопротивление	120 Ом активное
Максимальное фазовое дрожание сигнала (от пика до пика) на входе стыка	Соот. параграфу 3 рек.G.823 МСЭ
Допустимое затухание соединительной линии	0 - 6 дБ на частоте 1024 кГц

Электрические сигналы со стороны шины ST-BUS соответствуют стандартным МОП - уровням.

Ток потребления - не более 0.15 А

5.2.4 Конструктивно - технологические требования

Конструкция.

Конструктивно ОВС должно быть выполнено в виде одной стандартной платы для установки в каркас 19 дюймов европейского образца. Установочные и присоединительные размеры платы должны соответствовать значениям, указанным на сборочном чертеже РТ5.231.042 СБ, а габаритные размеры не должны превышать значений, указанных в этом чертеже. Подключение к кросс-плате - через разъем DIN41612C-103-40011. Подключение к линии - через разъем DRB-9M.

Масса платы не должна превышать 0,3 кг.

Флуктуации питающего напряжения

Платы должны сохранять работоспособность при изменении напряжения источников постоянного тока 5 В на 5% от номинального напряжения.

Радиопомехи.

Величина радиопомех, создаваемых платой должна соответствовать требованиям "Норм 9-72" "Общесоюзных норм допускаемых индустриальных радиопомех".

Надежность.

Параметры платы должны отвечать настоящим техническим требованиям при воздействии повышенной относительной влажности до 95% при температуре 30 С. Параметры плат должны соответствовать требованиям настоящих технических условий при температуре 5 С и после пребывания при температуре минус 50 С, при температуре 40 С и после пребывания при температуре 50 градусов С. Параметры плат должны соответствовать требованиям настоящих технических условий при воздействии пониженного атмосферного давления 60 кПа (450 мм рт. ст.) и после пребывания в условиях пониженного атмосферного давления 12 кПа (90 мм рт. ст.) при температуре минус 50С. Средняя наработка на отказ плат должна быть не менее 100 000 ч.

5.3 Выбор варианта проектирования

Процесс проектирования, как правило, включает в себя выбор варианта построения создаваемой системы. Рассмотрение различных способов решения позволяет получить оптимальное решение, наиболее полно отвечающее поставленным требованиям, наиболее подходящее в конкретной ситуации. Кроме того, при рассмотрении различных вариантов происходит углубленное их изучение, выявляются достоинства и недостатки, что в конечном итоге снижает вероятность ошибок при проектировании и помогает создать более качественную систему. Изучение вариантов заставляет объективно подойти к решению задачи. Выбор конкретного решения производится путем составления списка требований для проектирования и его сопоставления с имеющимися данными по каждому пункту.

Основные характеристики платы, с точки зрения выбора структуры и элементной базы, это :

сравнительно небольшая площадь печатной платы

высокие требования по надежности

соответствие международным стандартам

обеспечение гибкого конфигурирования

поддержка функций тестирования

наличие сервисных функций

программное управление

сравнительно невысокая стоимость

использование современных технологий

Рассмотрим три варианта проектирования платы внешнего стыка.

Первый вариант - спроектировать плату на цифровых интегральных микросхемах малой и средней степени интеграции. Это наименее удачное решение по целому ряду причин. Во-первых, этот базис морально устарел, и его применение не позволит изделию стать конкурентоспособным на рынке. Во-вторых, может не хватить площади печатной платы. В-третьих, система, созданная на этой элементной базе не может быть настроена на выполнение других функций. Также низка надежность.

Гораздо более подходящее решение - микропроцессорная реализация. В этом случае будут удовлетворены практически все требования. Система получится надежной, гибкой, легко переконфигурируемой, компактной. Но при этом потребуется процессор с очень большим быстродействием, либо несколько процессоров, что может привести к неоправданному повышению стоимости разработки. Вдобавок, потребуется разработать программное обеспечение для процессоров, а это еще затраты.

Самым подходящим вариантом представляется плата с использованием специализированных микросхем. Эти микросхемы должны выполнять основные функции по обработке сигнала, а управление ими должно быть организовано схемой управления, реализованной на ПЛИС. Этот вариант привлекателен тем, что применение специализированных микросхем повысит функциональную надежность системы и сократит стоимость. Использование ПЛИС обеспечит гибкость системы, так как ПЛИС мягко программируемы. Кроме того, по скоростным характеристикам близка к аппаратной реализации системы. ПЛИС имеют высокую степень интеграции и малые габариты поэтому позволяют реализовать сколь угодно сложные схемы на небольшой площади.

цифровой сигнал внешний стык

5.4 Структура ОВС

5.4.1 Структурная схема ОВС

Оборудование внешнего стыка выполняет функции формирования первичного цифрового сигнала. Структурная схема ОВС представлена на Рис 5.1. ОВС содержит два идентичных канала обработки данных, общий блок управления, узел индикации и интерфейс. Каждый канал состоит из входного узла и блока обработки сигналов. Все блоки схемы взаимодействуют между собой при помощи шины управления.

Приемная часть входного узла предназначена для приема поступающего с линии аналогового сигнала, его нормирования, фильтрации от помех, защиты от перегрузок; передающая часть - для формирования передаваемого в линию аналогового сигнала . Кроме того, в функции входного узла входит согласование сопротивления линии с сопротивлением микросхем блока обработки сигналов.

Блок обработки сигнала является основной частью оборудования внешнего стыка. Приемная часть выполняет функции приема первичного цифрового потока от входного узла, восстановления тактовой частоты, преобразования его в формат ST-BUS : распознавания и приема цикловых и сверхцикловых синхросигналов, чтения национальных битов, определения аварийных состояний и сигнализации плате ЦП.



Передающая часть выполняет обратное преобразование - потока данных и сигналов управления и взаимодействия формата ST-BUS в первичный цифровой поток соответствующий Рек. G.704 МСЭ-Т. Управление блоком осуществляется по последовательной шине. Блок является программно управляемым и поэтому есть возможность его гибкой настройки. Это дает большие возможности для обработки данных.

Блок управления выполняет функции организации работы всех блоков схемы, управления, организации связи с ЦП, чтения и записи национальных битов.

Блок индикации служит для световой сигнализации аварийных состояний. Визуальная индикация является удобным средствоом для оперативного контроля работы блока, ускоряет обнаружение и поиск неисправностей.

Интерфейс с ОГМ-30Е обеспечивает выход оборудования внешнего стыка на системную шину ST-BUS.

5.4.2 Функциональная схема оборудования внешнго стыка

Функциональная схема оборудования внешнего стыка приведена в Приложении 4.

Входной блок состоит из входного и выходного согласующих трансформаторов, устройств защиты от перегрузок, и микросхемы линейного интерфейса. Согласующие трансформаторы выполняют функции согласования сопротивления линии с входным сопротивлением линейного интерфейса, нормирования его уровня. Устройство защиты от перегрузок нужно для того, чтобы сглаживать выбросы напряжения, ограничивать входной сигнал по амплитуде и частично фильтровать импульсные помехи. Схема линейного интерфейса выполняет множество функций : преобразует входной аналоговый сигнал в цифровой и наоборот, передаваемый цифровой в аналоговый, осуществляет подавление фазового дрожания входного сигнала, его фильтрацию и восстановление формы импульса. Сигнал с входного узла подается на входы RTIP, RRING и далее с выходов TPOS, TNEG - в блок обработки сигнала в цикловый формирователь на входы TxA, TxB. Передаваемый сигнал с выходов RxA, RxB циклового формирователя поступает на входы RPOS, RNEG линейного интерфейса, а затем с выходов TTIP, TRING выводится во входной узел. Схема линейного интерфейса является прогрммно управляемой. Она содержит 6 внутренних регистров. Обмен данными между схемой линейного интерфейса и блоком управления производится по последовательной шине управления. Информация записывается в регистры со входа SDI, выводится на шину - через пин SDO. Цикл обращения состоит из двух байт. Формат данных, передаваемых по шине управления, приведен в описании линейного интерфейса. Сигнал “выбор кристалла” подается на вход !CS, тактовая частота - на вход SCLK. При потере входного сигнала, либо при потере синхронизма либо при приеме сигнала аварии с линии схема вырабатывает сигнал прерывания на выходе !INT.

Блок обработки сигналов выполняет преобразование первичного цифрового потока 2048 кбит/с Рек. G.704 в формат ST-BUS и обратно и позволяет обрабатывать национальные биты. Блок состоит из схемы циклового формирователя. Прием/передача данных на линейный интерфейс производитсячерез пины TxA, TxB, RxA, RxB. Схема циклового формирователя, также, как и линейный интерфейс программно управляема. Она содержит 16 страниц памяти по 16 регистров. Последовательные данные с шины управления поступают на вход RxD, а данные с внутренних регистров схемы выводятся через пин SIO. Формат данных приведен в описании циклового формирователя. При возникновении аварийных ситуаций на выходе прерывания !IRQ появляется “0”.

Блок управления осуществляет управление всей платой. С шин данных BDR1 и BDR2 производится считывание национальных битов и сигнала аварии в 0 КИ. Передаются национальные биты по шине управления SDI. Восстановленные тактовые частоты от обоих каналов поступают на входы F2R1, F2R2, выводится восстановленная тактовая частота через пин F2R. Адрес платы сформированный на выводах кросс-разъема, подается на входы ADR0...ADR4. Сигналы прерываний и потери сигнала, поступающие от чипов, через входы INT1, INT2, LOSS1, LOSS2 обрабатываются блоком и в результате формируется сигнал прерывания на линии INT для ЦП.Блок передает управляющую информацию к чипам через пин SDI, а принимает - через SDO. С процессором обмен информацией блок производит по последовательной шине CTRL : CTRLO - чтение данных от процессора, CTRLI - передача данных процессору. Кроме того, блок формирует сигналы разрешения вывода для интерфейса : ECI, EF2R. Аппаратный сброс производится подачей высокого уровня на вход RESET.

Интерфейс с ОГМ обеспечивает выход на шину ST-BUS. Интерфейс представляет собой 3-разрядый буфер с тремя состояниями. 1 разряд - выход на шину CTRLI, 2 разряд выход на линию передачи восстановленной тактовой частоты, 3 разряд - выход на линию прерывания.

5.4.3 Функциональное описание микросхемы циклового формирователя

МТ9079 - это цикловый формирователь (ЦФ) потока данных 2048 кбит/с формата Е1, разработанный для канальных линейных интерфейсов.

МТ9079 обладает следующими характеристиками :

соответствует рекомендациям МСЭ-Т G.703, G.706, G.732, G.775, G.796 и I.431;

отвечает требованиям ETSI ETS 300 011;

поддерживает HDB3, RZ, NRZ и биполярный NRZ;

обеспечивает доступ к национальным битам через буферы объемом 5 байт каждый;

обеспечивает образование шлейфов;

имеет возможность управления через ST-BUS, параллельный или последовательный порты;

автоматическое определение использования процедуры CRC-4 ;

мониторинг функционирования, аварийных состояний и вставки ошибок;

система маскируемых прерываний для аварий, приема сигнала CAS и переполнения счетчиков .

Данная микросхема может применяться узлах ISDN основных скоростей, кросс-коннекторах, add/drop - мультиплексорах и диагностическом оборудовании.

Структурная схема МТ9079 приведена на Рис 5.2.

ЦФ состоит из следующих блоков : интерфейс данных, приемопередающий цикловый мультиплексор/демультиплексор, буфер данных управления, буфер национальных битов, 16-байтовый приемный буфер, 16-байтовый передающий буфер, интерфейс управления, буфер сигнала ABCD, генератор тестовых последовательностей, 2-цикловый эластичный буфер с управлением проскальзыванием, блок контроля, фазовый детектор, блок синхронизации и линейный интерфейс стыка Е1.

Поток данных с шины ST-BUS поступает в интерфейс данных и далее в , приемопередающий цикловый мультиплексор/демультиплексор, где и происходит формирование цикла соответствующего Рек. G.704 МСЭ-Т, а затем через линейный интерфейс передается в линию. В другом направлении данные принимаются из линии в линейный интерфейс. Далее через эластичный буфер в мультиплексор/демультиплексор, где происходит распознавание циклового и сверхциклового синхросигналов, сигналов AIS, ALARM и преобразование сигналов управления и взаимодействия в формат ST-BUS.

Буфер данных предназначен для временного хранения национальных битов при использовании их для передачи данных. Буфер национальных битов служит для накопления передаваемых национальных битов. 16-байтовые приемный и передающий буферы выполняют буферирование данных, передаваемых по линиям управления. Блок управления осуществляет мониторинг функционирования и отслеживает аварийные состояния. Эластичный буфер обеспечивает выравнивание скоростей передачи. Когда бит управления RDLY=0, ЦФ имеет 2-цикловый эластичный буфер на приеме. Когда бит управления RDLY=1, эластичный буфер функционирует, как одноцикловый и функция управления скольжением отключена. При этом есть возможность управления приемом через задержку. Когда бит управления RDLY=0, эластичный буфер может переполняться или обнуляться. Эти состояния индицируют статус-биты RSLPO и RSLIP.



Цикловая синхронизация. МТ9079 поддерживает три цикловых алгоритма. Это формирование цикла, сверхцикла и CRC-4 синхросигнала. При потере циклового синхронизма начинается поиск шаблона FAS = «С10110011» в принимаемом сигнале. После того, как найден FAS, просматривается следующий за ним NFAS = «Х 1 А Sa4Sa5Sa6Sa7Sa8». Если второй бит в нем равен «0», то поиск FAS продолжается. . Если второй бит в нем равен «1» и следующий FAS правильный, то декларируется нахождение синхронизма. Для сверхциклового синхронизма достаточно, чтобы один раз был найден МFAS = «0000». Флаг потери сверхциклового синхронизма выставляется, если было потеряно два последовательных МFAS.

Доступ к внутренним регистрам и управление. Управление ЦФ может быть реализовано тремя путями : аппаратный контроль, управление через последовательный или параллельный интерфейс. Последовательный порт содержит следующие линии : RxD - принимаемые данные, SCLK - линия синхронизации, SIO - последовательный ввод/вывод данных, IRQ - запрос на прерывание, CS - «выбор кристалла». Этот порт автоматически настраивается на микроконтроллеры фирм Intel, Motorola, National Microcontrollers. Может работать как в синхронном, так и асинхронном режимах. Взаимодействие между ЦФ и микроконтроллером по последовательному порту - двухбайтовая операция. Формат передаваемых данных приведен на Рис 5.3.



Рис 5.3. Формат данных, передаваемых по шине управления

В первом байте обращения к ЦФ содержится сигнал записи/чтения, бит информации о последующем байте и адрес регистра. Если бит А4 = 0, то в следующем байте последует адрес новой страницы, если А4 = 1 - данные по адресу, содержащемуся в первом байте.

Сброс. Сброс системы может быть произведен как аппаратно, через вход RESET, так и программно, через бит RST (регистр 11Н страницы 1). Когда устройство выходит из состояния сброса и начинает функционировать, по умолчанию устанавливаются следующие функции :

выбор порта - определяется состоянием пинов S/!P ST/!SC.

режим работы - оконечный

шлейфы - неактивны

передаваемый FAS - «С10110011»

передаваемый NFAS = «Х 1 А Sa4Sa5Sa6Sa7Sa8»

CRC процедура - активна

вставка/детектирование шаблонов - неактивна

прерывания - замаскированы, за исключением Interrupt Mask Word Zero

Шлейфы. ЦФ обеспечивает образование шлейфов 5 видов : цифровой, дальний, ST-BUS, нагрузочный и двойной.

МТ9079 имеет 6 счетчиков ошибок, которые могут быть использованы для функций тестирования, а также для определения качества передачи данных по линии связи в т.н. теневом режиме, т.е. во время работы системы.

Аварийные состояния. МТ9079 определяет и передает следующие аварийные состояния : удаленная индикация аварии ALM (2 бит в NFAS), общий сигнал аварии AIS («все1»), авария по 16 каналу - «все1» в 16 КИ, дополнительный шаблон «010101...»512 бит, потеря сигнала Loss of Signal - отсутствие 255 последовательных импульсов, сигнал аварии по сврхцикловому синхросигналу.

Прерывания. МТ9079 имеет расширенную систему маскируемых прерываний. Все типы прерываний подразделяются на 8 категорий по причинам, вызвавшим их. Каждому типу прерывания соответствует свой вектор прерывания. При возникновении незамаскированного прерывания выход !IRQ устанавливается в «0», на странице 4 по адресу 12Н выставляется вектор прерывания. После прочтения вектора процессором прерывание автоматически обнуляется.

Таблица векторов прерываний Табл. 5.4.

Группа прерываний и вектор	Описание
Синхронизация 10000000	!SYNI - потеря синхронизации MFSYI - потеря сверхцикловой синхронизации CSYNI - потеря CRC-4 синхронизации RFALI -удаленная авария по CRC-4 YI - удаленная авария по сверхцикловой синхронизации
Аварии 01000000	!RAII - индикация удаленной аварии !AISI - сигнал аварии от удаленного конца ! AIS16I - AISI по 16 КИ !LOSI - потеря сигнала AUXPI - дополнительный шаблон
Индикация счетчиков 00100000	EBI - ошибка приема Е - бита CRCI - ошибка CRC-4 CEFI - последовательность сбойных FAS !FERI - ошибка в FAS BPVI - ошибка нарушения чередования RCRI - ошибка индикации аварии BERI - битовые ошибки
Переполнение счетчиков 00010000	EBO - ошибка приема Е - бита CEFI - последовательность сбойных FAS CRCO - ошибка FERO - ошибка в FAS !BPVO - ошибка нарушения чередования RCRO - ошибка индикации аварии BERO - битовые ошибки
Таймер 00001000	1SECI - секундный таймер CALNI - ошибка CRC-4
Проскальзывания 00000100	!SLPI - принято проскальзывание
Производительность 00000010	STOP - остановка накопления данных START - запуск накопления данных DATA - потеря данных
Сигнализация 00000001	SIGI - смена принимаемых сигнальных битов

Регистры управления. МТ9079 содержит 16 страниц памяти по 16 восьмиразрядных регистров. Регистры делятся на основные группы : регистры управляющих слов (1,2 стр.), регистры слов состояния (3,4 стр.), регистры передаваемых сигнальных каналов (5,6 стр.), регистры принимаемых сигнальных каналов, управляющие слова тайм-слотов (7,8 стр.), передающий циклический буфер N 0,1 (стр. 9,А), приемный циклический буфер N 0,1 (стр. В,С), буферы передаваемых национальных битов с 0 по 4 (стр. D), буферы принимаемых национальных битов с 0 по 4 (стр. Е).

Регистр цикла и буфера национальных битов управляет цикловой синхронизацией и передачей данных в национальных битах.

Регистр цикла и буфера национальных битов Табл. 5.5.

Бит	Обозначение	Функциональное описание
7	ASEL	Критерий установления AIS ( «0» -менее 3 нулей за два цикла - 512 бит, «1» -менее 3 нулей за два двойных цикла по 512 бит,)
6	MFSEL	Выбор синхросигнала сверхцикла ( «0» - сигнальный, «1» - CRC-4 )
5	NBTB	Буфер передаваемых национальных битов ( «0» - NFAS сигнал извлекается из буфера национальных битов, «1» - из регистра 12H стр.1 )
4..0	SA4..SA8	Выбор национальных, битов используемых для 4 кбит/с

Регистр режима и регистр управления национальными битами определяют использование цикловых процедур.

Регистр режима Табл. 5.6.

Бит	Обозначение	Функциональное описание
7	TIU0	Бит, зарезервированный для международного использования, передается в 0 позиции циклового синхросигнала, если CRC-4 процедура отключена.
6	CRCM	Модификация CRC-4. ( «1» - активизация модификации CRC-4 в прозрачном режиме работы, «0» - нет)
5	RST	Программный сброс
4	!ARAI	Автоматический режим передачи сигнала удаленной аварии ( «извещение» )
3	!AUTI	Автоматическая работа с Y-битами. ( «1» - Y-бит будет использоваться для сообщения на удаленный конец о наличии/отсутствии циклового синхронизма, «0» - нет)
2	MODE	Режим передачи. ( «1» - прозрачный , «0» - детерминированный )
1	!CSYN	CRC-4 синхронизация. ( «0» - включена обычная CRC-4 процедура , «1» - вместо CRC-4 битов будут передаваться биты TIU0 либо TIU1 )
0	!AUTC	Автоматический режим CRC. ( «0» - включен, «1» - откл. )

Регистр управления национальными битами Табл. 5.7.

Бит	Обозначение	Функциональное описание
7	TIU1	Бит, зарезервированный для международного использования, передается в 1 позиции сигнала NFAS, если CRC-4 процедура отключена.
6	-	не используется
5	TALM	Передача сигнала аварии на 3 позиции сигнала NFAS( «1» - авария, «1» - нормальный режим )
4..0	TNU4..8	Установка значений передаваемых национальных битов

Тип кода и команды на образование шлейфов задаются в регистре кода и шлейфов.

Регистр кода и шлейфов Табл. 5.8.

Бит	Обозначение	Функциональное описание
7,6	COD1-0	00 - RZ 01 - NRZ 10 - NRZB 11 - не используется
5	!HDB3	Тип кодирования передаваемого сигнала «0» - HDB3, «1» - AMI
4	MFRF	Сброс сверхцикловой синхронизации и запуск процедуры поиска
3	DLBK	Цифровой шлейф ( «1» - включен, «0» - откл. )
2	RLBK	Удаленный шлейф ( «1» - включен, «0» - откл. )
1	SLBK	ST-BUS шлейф ( «1» - включен, «0» - откл. )
0	PLBK	Двойной шлейф ( «0» - включен, «1» - откл. )

Управление аварийной сигнализацией осуществляется через регистр управления передачей сигналов аварии.

Регистр управления передачей сигналов аварии Табл. 5.9.

Бит	Обозначение	Функциональное описание
7	TAIS	Передача сигнала индикация аварии. «1» - сигнал «все1» передается во всех КИ, за исключением 0 и 16.
6	TAIS0	«1» - Передача сигнала «все1» в 0 КИ
5	TAIS16	«1» - Передача сигнала «все1» в 16 КИ
4	TE	Передача Е-бита. ( Если бит = «0» и CRC-4 синхронизация потеряна, то передаваемые Е-биты «0» . )
3	REFRM	Сброс цикловой синхронизации и запуск процедуры поиска циклового синхронизма.
2	8KSEL	Синхронизация тактовой частоты с синхросигналом, восстановленным из входного сигнала ( «1» - вывод на пин Е8Ко)
1	CIWA	Вставка шаблонов в передаваемый сигнал. ( «0» - включен, «1» - откл. )
0	CDWA	Детектирование шаблонов в принимаемом сигнале. ( «0» - включен, «1» - откл. )

Как уже было отмечено выше, все прерывания могут быть замаскированы. Маскирование производится путем записи в соответствующий разряд регистра маски прерываний «1».

Регистр маски прерываний Табл. 5.10.

Бит	Обозначение	Функциональное описание
7	!SYNI	Прерывание синхронизации. Устанавливается в случае потери циклового синхронизма. «1» - прерывание замаскировано.
6	RAII	Индикация аварии на удаленный конец. «1» - прерывание замаскировано.
5	!AISI	Сигнал AIS. «1» - прерывание замаскировано.
4	!AIS16I	Сигнал AIS по 16 КИ. «1» - прерывание замаскировано.
3	LOSI	Потеря сигнала . «1» - прерывание замаскировано.
2	!FERI	Ошибка в цикловом синхросигнале. «1» - прерывание замаскировано.
1	!BPVO	Ошибка нарушений чередования полярности. «1» - прерывание замаскировано.
0	!SLPI	Проскальзывания «1» - прерывание замаскировано.

5.4.4 Функциональное описание линейного интерфейса

Это универсальный интегральный приемопередатчик для стыков Е1, Т1, обладающие полным набором функций, и предназначенные для применения в аппаратуре группового каналообразования. LXT350 обеспечивает дуплексную передачу данных по двум выделенным физическим линиям.

LXT350 обеспечивает выполнение следующих функций :

прием/передачу данных из линии/в линию ;

фильтрацию принимаемых данных от шумов и перекрестных помех ;

полное восстановление формы импульса сигнала, подавленного на 18 дБ;

восстановление тактовой частоты из принимаемого сигнала ;

подавление джиттера (фазового дрожания) на частотах > 3 Гц ;

кодирование данных в кодах HDB3/B8ZS ;

ввод/вывод данных в биполярном и униполярном виде ;

сигнализация потери входного сигнала ;

сигнализация приема аварийного сообщения ;

образование шлейфов 4 видов ;

автономное тестирование при помощи встроенного генератора псевдослучайной последовательности;

прием данных с импульсами 5 различных форм ;

Формат данных , обрабатываемых данной схемой соответствует ANSI TI.403 и TI.408; ITU G.703, G.736,G.775, G823; ETSI 300-166 и 300-233.

LXT350 может быть использован в асинхронных мультиплексорах стыков Е1, Т1, схемах образования шлейфов, мобильных системах, SDH/SONET мультиплексорах, кросс-мультиплексорах.

LXT350 имеет возможность как аппаратного, так и программного управления по последовательному порту. Это создает большие удобства при проектировании аппаратуры и дает возможность гибкого конфигурирования системы.

Функциональная схема трансивера приведена на рис 5.4.4.1

Трансивер содержит следующие блоки : 4 регистра управления, регистр состояния, регистр изменения состояния, регистр сброса/маскирования генератор псевдослучайной последовательности, кодер, декодер, схема управления синхронизацией передачи, выходные делитель, фильтр и буферы, схемы образования ближнего, дальнего и аналогового шлейфов, входной фильтр, генератор тактовой частоты, схема восстановления тактовой частоты из принимаемого сигнала, схема подавления джиттера, LOS и AIS детекторы и детектор контрольной последовательности Описание регистров приведено в табл.5.11 - 5.17. Запись управляющих слов в регистры производится по линии SDI последовательного порта, по синхросигналу, подаваемому на вход SCLK ,а чтение известительной информации из регистров - по линии SDO. Формат данных, передаваемых по линии SDI, приведен на Рис 5.5.



Рис 5.5. Формат данных, передаваемых по линии SDI

Данные принимаются из линии на входы RTIP, RRING, передается в линиию с выходов TTIP, TRING. Поток данных с формирователя первичного цифрового группового сигнала принимается на входы TPOS, TNEG, а передается - с выходов RPOS, RNEG. Сигнал синхронизации подается на входы TCLK, SCLK, MCLK.

Регистр управления #1 Табл 5.11.

Бит	Обозначение	Описание
0	ЕС1	Установка режима работы эквалайзера
1	ЕС2	Установка режима работы эквалайзера
2	ЕС3	Установка режима работы эквалайзера
3	-	зарезервирован, устанавливается в “1”
4	UNIENB	Установка униполярного режима ввода/вывода
5	ENCENB	Установка режима B8ZS/HDB3 кодирования/декодирования
6	JASEL0	Установка режима работы аттенюатора джиттера
7	JASEL1	Установка режима работы аттенюатора джиттера

Регистр управления #2 Табл. 5.12.

Бит	Обозначение	Описание
0	ERLOOP	Установка режима дальнего шлейфа
1	ELLOOP	Установка режима ближнего шлейфа
2	ЕALOOP	Установка режима аналогового шлейфа
3	-	зарезервирован, устанавливается в “0”
4	ETAOS	Установка режима передачи сигнала все”1”
5	EPAT0	Установка режима передачи внутренней контрольной
6	EPAT1	последовательности
7	RESET	Установка режима работы аттенюатора джиттера

Регистр управления #3 Табл. 5.13.

Бит	Обозначение	Описание
0	ESJAM	Запрет джамминга(1/8 битового выравнивания)
1	ESCEN	Центрирует ES pointer для 16 или 32
2	ES64	Увеличение длины ES от32 до 64
3	-	зарезервирован, устанавливается в “0”
4	-	зарезервирован, устанавливается в “0”
5	SBIST	Установка режима внутреннего тестирования
6	PLCKE	устанавливается в “0”
7	JA6HZ	Установка нижней границы частоты аттенюатора джиттера

Регистр управления #4 Табл. 5.14.

...

Бит	Обозначение	Описание
0	CODEV	Разрешение детектирования нарушений кода HDB3 на выводе BPV вместе с бип. Нарушениями и ZEROV
1	ZEROV	Разрешение детектирования последовательности зи 4 `0' (нарушений кода HDB3) на выводе BPV вместе с бип. нарушениями и ZEROVs

Подобные документы

• Расчет PDH и SDH систем

  Проектирование цифровой системы передачи на основе технологии PDH. Частота дискретизации телефонных сигналов. Структура временных циклов первичного цифрового сигнала и расчет тактовой частоты агрегатного цифрового сигнала. Длина регенерационного участка.
  
  курсовая работа [3,0 M], добавлен 07.05.2011
  

• Цифровые системы передачи

  Характеристика структурной схемы цифрового скремблера. Особенности выбора системы компандирования. Анализ способов определения структуры кодовых групп на выходе кодера c нелинейной шкалой квантования. Знакомство с методами передачи цифрового сигнала.
  
  контрольная работа [142,4 K], добавлен 07.12.2013
  

• Автоматизация проектирования радиоэлектронной аппаратуры

  Методы и этапы конструирования радиоэлектронной аппаратуры. Роль языка программирования в автоматизированных системах машинного проектирования. Краткая характеристика вычислительных машин, используемых при решении задач автоматизации проектирования РЭА.
  
  реферат [27,0 K], добавлен 25.09.2010
  

• Радиорелейные и спутниковые системы передачи информации

  Принцип работы радиорелейных и спутниковых систем передачи информации. Расчет множителя ослабления и потерь сигнала на трассе. Выбор поляризации сигнала и основные характеристики антенн. Определение чувствительности приемника и аппаратуры системы.
  
  курсовая работа [1,9 M], добавлен 29.07.2013
  

• Цифровые системы передачи информации

  Параметры цифровой системы передачи информации. Дискретизация сообщений по времени. Квантование отсчетов по уровню, их кодирование и погрешности. Формирование линейного сигнала, расчет спектра. Разработка структурной схемы многоканальной системы передачи.
  
  курсовая работа [3,2 M], добавлен 19.04.2012
  

• Эскизное проектирование радиоэлектронной системы передачи информации

  Проектирование радиоэлектронной системы передачи непрерывных сообщений с подвижного объекта по радиоканалу на пункт сбора информации. Расчет параметров преобразования сообщений и функциональных устройств. Частотный план системы и протоколы ее работы.
  
  курсовая работа [242,1 K], добавлен 07.07.2009
  

• Технологии передачи информации

  Средства связи как технологии передачи информации: история, характеристика. Проводные, кабельные, воздушные, оптоволоконные линии связи. Беспроводные, радиорелейные, спутниковые системы; буквенно-цифровые сообщения. Сотовая связь, Интернет-телефония.
  
  курсовая работа [158,8 K], добавлен 18.12.2012
  

• Основные компоненты спутникового телевидения

  Исследование рынка спутникового телевидения. Схема передачи спутникового сигнала. Оборудование для приема спутникового телевидения. Описания устройства первичного преобразования и усиления сигнала. Виды антенн. Комплекты приема спутникового телевидения.
  
  курсовая работа [723,0 K], добавлен 01.07.2014
  

• Расчет нестандартной цифровой многоканальной системы передачи

  Выбор частоты дискретизации линейного сигнала. Расчет разрядности кода. Разработка структуры временных циклов первичной цифровой системы передачи и определение ее тактовой частоты. Вычисление параметров цикловой синхронизации первичного цифрового потока.
  
  контрольная работа [1,8 M], добавлен 12.03.2014
  

• Проектирование магистральной волоконно-оптической линии связи

  Современные цифровые технологии передачи информации. Система RFTS в корпоративной сети связи. Методика проектирования магистральной ВОЛС, расчет магистрали Уфа-Самара. Различия в физических параметрах одномодового и многомодовых оптических кабелей.
  
  дипломная работа [4,2 M], добавлен 16.04.2015
  

• Цифровые системы передачи

  Изучение работы цифровых систем передачи. Технические характеристики и различные данные мультиплексорного оборудования. Проблема применения DSL-технологий для цифровизации межстанционных соединительных линий. Мультиплексорное оборудование "Новел-ИЛ".
  
  дипломная работа [298,3 K], добавлен 19.05.2011
  

• Методы сбора и обработки цифровых сигналов

  Понятие цифрового сигнала, его виды и классификация. Понятие интерфейса измерительных систем. Обработка цифровых сигналов. Позиционные системы счисления. Системы передачи данных. Режимы и принципы обмена, способы соединения. Квантование сигнала, его виды.
  
  курсовая работа [1,0 M], добавлен 21.03.2016
  

• Автоматизация квазидинамического расчёта напряженно-деформированного состояния газового стыка дизельного двигателя

  Исследование предметной области. Категориальный анализ. Символизация когнитивно-ориентированной иерархии семантических сетей. Когнитивное моделирование процесса принятия решений. Когнитивное структурирование проектной деятельности.
  
  курсовая работа [556,9 K], добавлен 05.08.2004
  

• Проектирование цифровой системы передачи информации

  Расчет параметров цифровой системы передачи, спектра АИМ-сигнала. Квантование отсчетов по уровню и их кодирование. Расчет погрешностей квантования. Формирование линейного сигнала. Разработка структурной схемы многоканальной системы передачи с ИКМ.
  
  курсовая работа [4,9 M], добавлен 08.10.2012
  

• Роль измерительной техники в практике отечественной связи

  Измерительная техника на сетях современных телекоммуникаций. Состояние развития рынка измерительной техники. Системное и эксплуатационное измерительное оборудование. Типовые каналы и тракты первичной сети. Современные оптические системы передачи.
  
  дипломная работа [5,4 M], добавлен 01.06.2012
  

• Сетевое и телекоммуникационное оборудование

  Основные компоненты технической системы передачи информации, аппаратура для коммутации и передачи данных. Интерфейсы доступа к линиям связи. Передача дискретной информации в телекоммуникационных системах, адаптеры для сопряжения компьютера с сетью.
  
  презентация [1,6 M], добавлен 20.07.2015
  

• Проектирование систем защиты радиоэлектронной аппаратуры от механических воздействий

  Амортизация как система упругих опор, на которые устанавливается объект для защиты от внешних динамических воздействий. Знакомство с особенностями проектирования систем защиты радиоэлектронной аппаратуры от механических воздействий, анализ способов.
  
  контрольная работа [1,3 M], добавлен 06.08.2013
  

• Расчёт основных характеристик системы передачи мультимедийной информации

  Модель системы передачи информации и расчет характеристик сигнала. Опредедение корреляционной функции случайного телеграфного сигнала, его спектральной плотности и мощности. Расчет помехоустойчивости при ФМ-4. Роль модулятора, кодера, перемежителя.
  
  курсовая работа [1,3 M], добавлен 15.06.2011
  

• Цифровая волоконно–оптическая система передачи со скоростью 422 Мбит/с для кабельного телевидения

  Цифровые волоконно-оптические системы связи, понятие, структура. Основные принципы цифровой системы передачи данных. Процессы, происходящие в оптическом волокне, и их влияние на скорость и дальность передачи информации. Контроль PMD.
  
  курсовая работа [417,9 K], добавлен 28.08.2007
  

• Системы передачи со спектральным уплотнением оптических каналов WDM/DWDM

  Стандартная иерархия синхронных систем передачи. Временное разделение каналов. Волоконно-оптические сети 2-го поколения. Контрольно-измерительное оборудование для WDM/DWDM систем передачи сигнала. Параметры передатчика, влияющие на функционирование DWDM.
  
  презентация [1,4 M], добавлен 18.11.2013
  

• главная
• рубрики
• по алфавиту
• вернуться в начало страницы
• вернуться к началу текста
• вернуться к подобным работам