Число елементів І(&) одноступеневого дешифратора визначається числом виходів.

За способом організації дешифрації слова дешифратори поділяються на одноступіневі (лінійні) та багатоступіневі (прямокутні, пірамідальні).

За типом елементів, що використовуються розрізняють дешифратори діодні, транзисторні, магнітні. На цих елементах будуються схеми І(&), які і використовуються в дешифраторах.

Схеми дешифраторів можуть бути у вигляді окремих інтегральних схем або входити до структури деяких ВІС, наприклад, інтегральних схем постійної та оперативної пам'яті. Умовне графічне позначення дешифратора наведене на рис. 1.

Повний дешифратор - дешифратор, що має стільки виходів m, скільки різних значень може мати n-розрядне двійкове число на його входах, тобто

m = 2n.

Схема лінійного дешифратора на три входи.

Для схемної реалізації кожного виходу дешифратора достатньо мати один логічний елемент І(&) з числом входів, рівним числу розрядів слова, що надходить на дешифратор (числу змінних). Прямі та інверсні значення змінних, як правило, надходять на входи дешифратора з прямих та інверсних виходів тригерів регістра, на якому записана вхідна комбінація змінних. Кожний вихід дешифратора набуває значення 1 (збудження) тільки при одному певному наборі вхідних змінних х1ч х3.

Якщо довжина двійкового слова, що дешифрується, більше можливого числа входів елементів І(&), то використовують багатоступневу (каскадну) будову дешифратора.

Каскадне включення елементів І(&) можна здійснити двома способами. В залежності від вибраного способу каскадування дешифратори поділяються на прямокутні та пірамідальні.

В прямокутному (матричному) дешифраторі слово, що дешифрується, розділене на кілька підслів. Підслова дешифруються на окремих лінійних дешифраторах, утворюючи вихідні значення, які називають частковими. Ця група лінійних дешифраторів уявляє собою перший каскад прямокутного дешифратора. В будь-якому наступному каскаді виконується операція кон'юнкції часткових вихідних значень, утворених лінійними дешифраторами попереднього каскаду. Приклад схемної реалізації двоступеневого матричного дешифратора на чотири входи і шістнадцять виходів наведена на рис. 3.

Схема двоступеневого матричного дешифратора на чотири входи і шістнадцять виходів

Схема матричного дешифратора на 1024 виходи наведена на рис. 4. Припустимо, що необхідно дешифрувати 10-розрядне слово n = 10. Це слово розділяємо на три групи: n1 = 4, n2 = 4, n3 = 2. Тоді кожний з трьох лінійних дешифраторів буде мати 2n1 = 16, 2n2 = 16, 2n3 = 4 відповідно.

Виходи першого і другого лінійних дешифраторів подаються на двовхідні схеми І(&) другої ступені прямокутного дешифратора, які утворюють його підсхему на 256 виходів. Кількість виходів другої ступені визначається за формулою m2 = 2n1 2n2 = 2n1+n2.

Виходи другої ступені матричного дешифратора і першої ступені третього лінійного дешифратора подаються на двовхідні схеми третьої ступені матричного дешифратора, які утворюють його підсхему на 1024 виходів. Кількість виходів третьої ступені визначається за формулою m3 = m22n3 = 2n1+n2+n3 = 1024.

Схема матричного дешифратора: ЛД, МД - лінійні і матричні дешифратори відповідно.

Пірамідальний дешифратор в кожному каскаді утворює часткові вихідні значення як кон'юнкції часткових вихідних значень попередніх каскадів і цифри одного з розрядів, що ще не брали участі в утворені попередніх часткових значень.

Першу ступінь дешифратора складає дешифратор з двома входами і відповідно чотирма виходами. Другу ступінь - чотири дешифратора, кожний з яких також має по два входи і по чотири виходи. Перша група розрядів дешифрується на дешифраторі першої ступені під дією сигналу синхронізації С. Вихідні сигнали з дешифратора першої ступені використовуються як синхронізуючі сигнали для дешифраторів другої ступені. На кожний дешифратор другої ступені подається одна і та ж група розрядів, але дешифрується тільки на тому дешифраторі, на який надійшов сигнал синхронізації від першої ступені.

Схема синхронного пірамідального дешифратора на чотири входи і шістнадцять виходів.

Якщо вхідне слово складається з більшого числа розрядів, то виходи дешифратора другої ступені можуть бути використані для синхронізації дешифраторів наступної ступені і т.д.

Лекція 27. Шифратори, мультиплексори та демультиплексори

Шифратори і перетворювачі кодів - це комбінаційні схеми, призначені для перетворення числової інформації з однієї двійкової форми в іншу.

Розглянемо побудову методом синтезу логічного пристрою перетворювача, призначеного для керування семисегментним індикатором, що висвітлює десяткові цифри (0 9). Індикатор складається з семи сегментів, кожний з яких керується окремою логічною схемою. Схема керування кожним сегментом реалізує логічну функцію уі(х1, х2, х3, х4), де х1, х2, х3, х4 - розряди вхідного слова, яке є кодом символу, що відтворюється індикатором. Сукупність логічних схем керування сегментами і уявляє собою шифратор або перетворювач кодів.

Відповідність функцій уі і сегментів та перелік символів, які повинен створювати індикатор, показані на рис. 1.

Складемо таблицю відповідності комбінацій вхідних - х1 х4 і комбінацій вихідних - у1 у7 сигналів. При подачі коду десяткової цифри 0 (двійковий код - 0000) повинні світитись сегменти, що керуються функціями у1, у2, у3, у4, у5, у6, тобто значення цих функцій - 1; при подачі коду десяткової цифри 1 (двійковий код - 0001) повинні світитись сегменти, що керуються функціями у2, у3; при подачі коду цифри 2 (двійковий код - 0010) повинні світитись сегменти, що керуються функціями у1, у2, у4, у5, у7 і т.д.

Тепер треба дати відповідь на питання: коли повинен світитись сегмент, що керується функцією у1? Відповідь: коли буде поданий код 0000, або 0010, або 0011, або 0101, або 0110, або 0111, або 1000, або 1001. Цю відповідь треба записати у вигляді логічного виразу, тобто у вигляді перемикаючої функції:

у1= х1х2х3х4 х1х2 х3х4 х1х2 х3 х4 х1 х2х3 х4 х1 х2 х3х4 х1 х2 х3 х4 х1х2х3х4 х1х2х3 х4.

Після спрощення логічного виразу (існують певні способи спрощення логічних виразів), отримаємо кінцеву функцію

Отримана функція дозволяє підібрати логічні елементи і визначити схему їх з'єднання. Ця схема може мати вигляд, наведений на рис. 2.

Аналогічно визначаються схеми для керування іншими сегментами. Сукупність цих схем уявляє собою шифратор, що перетворює код х1 х2 х3 х4 в код у1 у2 у3 у4 у5 у6 у7.

Викладений спосіб індикації певних символів на семисегментному індикаторі передбачає використання апаратурних засобів - шифраторів. На відміну від такого способу в МП-системах можна використовувати програмне перетворення кодів для керування засвітлюванням сегментів індикатора. Приклад реалізації такого програмного керування розглянутий в короткій інформації до лабораторної роботи № 10.

Мультиплексори

Мультиплексор - це комутатор інформаційних сигналів, що забезпечує передачу інформації, яка надходить по одній, вибраній з кількох, вхідній лінії зв'язку, на одну вихідну лінію. Вхідна лінія вибирається мультиплексором відповідно надійшовшого адресного коду. При m-розрядному адресному коді можна реалізувати М = 2m комбінацій адресних сигналів, кожна з яких забезпечує вибір однієї із М вхідних ліній. Мультиплексор належить до комбінаційних логічних схем і складається з дешифратора адреси вхідної лінії, схем І(&) та АБО. Схема мультиплексора для чотирьох вхідних ліній (In0, In1, In2, In3) та дворозрядним (х2 х1) адресним кодом подана на рис. 3-а.

Двійковий код адреси (х2 х1) відкриває одну із схем І(&), яка з'єднує вихідну лінію F і відповідну вхідну лінію. При цьому інформація на виході не залежить від стану інших ліній.

Якщо треба побудувати мультиплексорний пристрій для великої кількості вхідних ліній, то можна об'єднати окремі мультиплексори в схему так званого мультиплексорного дерева, що складається з кількох рівнів комутації. Приклад такого мультиплексорного дерева показаний на рис. 3-б.

Мультиплексор: а) - схема мультиплексора для чотирьох вхідних ліній; б) - умовне графічне позначення мультиплексора та мультиплексорне дерево на дванадцять вхідних ліній.

Демультиплексор

Демультиплексор - це комутатор інформаційних сигналів, що забезпечує передачу інформації, яка надійшла по одній вхідній лінії, на одну із вихідний ліній відповідно встановленій адресі. Схема демультиплексору побудована аналогічно схемі мультиплексора. У разі необхідності мати більшу кількість вихідних ліній можна також побудувати демультиплексорне дерево. Приклад такого демультиплексорного дерева показаний на рис. 4-б.

Демультиплексор: а) - умовне графічне позначення; б) - демультиплексорне дерево.

Лекція 28. Суматор

Суматор як вузол МП-системи. Призначення та класифікація.

Суматор - електронний вузол, що виконує операцію сумування цифрових кодів двох чисел. Сумування полягає в порозрядному додаванні значень цих чисел і додаванні в кожному розряді одиниці переносу (якщо вона виникає) з попереднього молодшого розряду, тобто утворення слова з числовим значенням S(s1, s2 , …, sn ), що дорівнює сумі числових значень двох вхідних слів X(x1, x2 , …, xn ) і Y(y1, y2 , …, yn ).

Значення розрядів слова S(s1, s2 , …, sn ) і переносів з і-го в (і + 1)-й розряд утворюються у відповідності з правилом:

де Si - сума в і-тому розряді;

рі-1 - перенос із сусіднього молодшого розряду;

рі - перенос в сусідній старший розряд;

q - основа системи числення.

За прийнятою системою числення і кодування розрізняють суматори двійкові, трійкові, десяткові, двійково-десяткові та ін.

За способом організації сумування суматори можуть бути комбінаційні та накопичуючі. Суматори для складання багаторозрядних чисел уявляють собою набір однорозрядних суматорів, що мають входи для доданків та переносу із молодшого розряду і виходи для суми та переносу в старший розряд.

За способом обробки багаторозрядних чисел розрізняють суматори послідовні, паралельні та послідовно-паралельні.

Однорозрядний комбінаційний суматор.

Це логічна схема, яка забезпечує отримання сигналів суми та переносу при одночасній подачі кодів слів-доданків. Умовне графічне зображення такого суматора наведене на рис. 1. На входи суматора подаються значення розрядів доданків хі і уі та сигнал переносу рі-1 із сусіднього молодшого розряду. Суматор має два виходи - сума si і перенос рі в старший розряд. Закон функціонування такого двійкового суматора при складанні трьох цифр хі, уі і рі-1 наведено в таблиці 1 для функцій si і рі.

Таблиця істинності для функцій si і рі.

Комбінації вхідних сигналів	Вихідні сигнали
хі	уі	рі-1	si	рі
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

За цією таблицею можна скласти вирази для перемикаючих функцій:

si = хіуі рі-1 хі уірі-1 хіуірі-1 хі уі рі-1;

рі = хі уі рі-1 хіуі рі-1 хі уірі-1 хі уі рі-1.

Отримані вирази спрощуються, перетворюються за правилами булевої алгебри і визначаються остаточні вирази перемикаючих функцій для їх реалізації на певних логічних елементах. Наприклад:

рі = хі уі рі-1 хіуі рі-1 хі уірі-1 хі уі рі-1 =

=хі уі рі-1 хіуі рі-1 хі уірі-1 хі уі рі-1 хі уі рі-1 хі уі рі-1 =

= хі уі (рі-1рі-1) хі рі-1 (уі уі ) уі рі-1(хі хі ) =

= хі уі хі рі-1 уі рі-1.

За такими виразами можна побудувати схему для одного розряду комбінаційного суматора.

Можливі схеми однорозрядного комбінаційного суматора: а) - суматор на елементах І-АБО; б) - суматор на елементах І-НЕ.

Розглянутий суматор не має пам'яті, і тому після зняття сигналів з входів сигнали суми і переносу на виході також знімаються.

Комбінаційні суматори використовують в тих випадках, коли після того як результат складання з'явиться на виходах комбінаційних схем формування суми, є можливість запам'ятати його в окремому тригерному регістрі.

Швидкодія однорозрядного комбінаційного суматора характеризується часом встановлення вихідних сигналів суми і переносу після встановлення сигналів на входах суматора.

Однорозрядний накопичуючий суматор.

Це логічна схема, в якій вхідні сигнали хі, уі, рі-1 надходять на вхід почергово і накопичуються та зберігаються на виході після припинення подачі сигналів. Схема накопичуючого суматора будується на основі тригера з лічильним входом, що реалізує операцію додавання за модулем 2. Схема однорозрядного накопичуючого суматора приведена на рис. 3.

Схема однорозрядного накопичуючого суматора.

В цій схемі після встановлення тригера в стан 0 в момент часу t1 на лічильний вхід тригера надходить цифра першого доданку хі і запам'ятовується в ньому. В момент часу t2 на лічильний вхід тригера надходить цифра другого доданку уі , при цьому тригер реалізує функцію

f1 = хі уі .

В момент часу t3 надходить цифра переносу з молодшого розряду р і-1 і після закінчення дії сигналу t3 (тригер двотактний) тригер реалізує функцію

f2 = f1 рі-1 = хі уі рі-1 = si

і зберігає отримане значення суми.

Сигнал переносу утворюється в момент часу t3. Якщо одне із значень хі або уі дорівнює 1, тобто при рі-1 = 1 повинен виникнути перенос на старший розряд, то цей перенос утворюється частиною І(&)1 схеми І-АБО2. Якщо хі = уі = 1, то перенос утворюється частиною І(&)2 схеми І-АБО2, на один з входів якої подається сигнал з інверсного входу тригера (), а на другий вхід - затримане додатковою схемою АБО значення другого доданку уі.

В суматорах накопичуючого типу при додаванні один з доданків звичайно знаходиться в суматорі.

При подачі на вхід суматора коду числа утворюється сума цього числа з числом, що знаходилось в суматорі раніше. Накопичуючий суматор може по черзі сумувати будь-яку кількість чисел, що надходять на його вхід. Отримана сума зберігається і після зняття коду доданку.

Перевага накопичуючого суматора в порівнянні з комбінаційним полягає в простішій організації сумування з накопиченням результату завдяки його здібності до накопичення. Недоліком - є необхідність двох тактів для утворення суми, що збільшує час виконання операції додавання.

Позитивні властивості суматорів накопичуючого і комбінаційного типів поєднує суматор комбінаційно-накопичуючого типу, в якому сигнал переносу утворюється комбінаційною схемою, а сума - на тригері з лічильним входом. Схема такого суматора наведена на рис. 4.

Треба враховувати, що сигнал переносу на виході суматора діє тільки до моменту встановлення результату сумування в тригері.

Схема однорозрядного суматора комбінаційно-накопичуючого типу.

Багаторозрядні суматори

В залежності від того, як передаються коди доданків, можуть бути два способи додавання, а відповідно два типу суматорів: послідовні і паралельні.

Послідовні суматори - це однорозрядні суматори, в яких числа-доданки надходять послідовним кодом і перетворюються на послідовний код сум цих доданків.

Паралельні суматори - це суматори, в яких використовується паралельний код. Такий суматор складається з окремих однорозрядних суматорів в кожному розряді.

На рис. 5 наведена схема паралельного суматора з крізним переносом. Коло крізного переносу є частиною схем суматорів і уявляє собою коло послідовно включених схем І-АБО (І-АБО1 на рис. 3, 4).

В цьому суматорі n-розрядні числа x1 x2…xn і y1 y2…yn подаються одночасно на його входи. Перенос рі-1 кожного окремого попереднього однорозрядного суматора подається на вхід переносу наступного однорозрядного суматора.

Швидкодія такого суматора визначається часом сумування в одному розряді tс і часом розповсюдження переносу tр.п. послідовно по всьому n-розрядному суматорі, тобто Т = tс + (n-1) tр.п.. Для підвищення швидкодії суматори виконують з використанням схем з прискореним розповсюдженням переносів (паралельним або груповим).

Суматори в більшості випадків входять до складу структури ВІС мікропроцесорів (складають основу арифметико-логічного блоку мікропроцесора) та інших пристроїв. Але можуть використовуватись як окремі самостійні вузли.

Лекція 29. Пам'ять мікропроцесорних систем.

Структура пам'яті МП-системи. Принцип дешифрації адреси.

Запам'ятовуючі пристрої мікропроцесорних систем

Запам'ятовуючі пристрої (ЗП) - це найважливіша складова частина будь-якої мікропроцесорної системи.

За функціональним призначенням всі ЗП можна поділити на такі групи:

надоперативні ЗП (НОЗП) уявляють собою набір регістрів, вміст яких безпосередньо використовується при обробці інформації в мікропроцесорі (приклад - регістри загального призначення A, B, C, D, E, H, L в МП КР580ВМ80А, - лабораторна робота № 3);

оперативні ЗП (ОЗП) зберігають оперативну інформацію - операнди, програми, які потрібні у процесі роботи;

постійні ЗП (ПЗП) призначені для довгострокового зберігання інформації, яка не змінюється в процесі роботи (програми, константи);

напівпостійні ЗП, які за функціями, що виконують, повністю відповідають постійним ЗП, але відрізняються від останніх можливістю відносно швидкої зміни інформації, що в них зберігається, при необхідності зміни програм або констант за обмежений час;

зовнішні ЗП призначені для довгострокового зберігання на магнітних носіях великих обсягів інформації з невеликою питомою вартістю зберігання біта інформації (найпоширеніші - накопичувачі на магнітних дисках);

буферні ЗП призначені для узгодження різних рівнів системи пам'яті МП-систем між собою і зовнішніх пристроїв з системою пам'яті (приклад - КЕШ-пам'ять, що уявляє собою швидкодіючу пам'ять відносно невеликого обсягу, призначену для зберігання останньої записаної або зчитаної з диска інформації; пам'ять відеокарти, яка обслуговує монітор комп'ютера).

Запам'ятовуючі пристрої МП-систем можуть бути реалізовані на основі ВІС ОЗП. Однак втрата інформації при відключенні живлення, більш висока питома вартість зберігання біта інформації, специфіка спеціалізованих МП-систем і ряд інших причин обумовлюють широке використання в МП-системах постійних і напівпостійних ЗП.

За способом організації обміну інформацією між окремими ЗП і мікропроцесором розрізняють ЗП: з довільним звертанням (ЗПДЗ); з послідовним звертанням (ЗППЗ); з послідовно-паралельною організацією обміну.

Переважна частина ЗП МП-систем - це ЗП з довільним звертанням, яка забезпечує вільний доступ до будь-якої області пам'яті. При послідовній організації потрібно попередньо послідовно звернутись до всіх областей між областю останнього звертання і необхідною областю.

ЗП характеризуються рядом якісних показників:

ємність ЗП визначається максимально можливою кількістю бітів зберігаємої інформації. Вимірюється в бітах, байтах (8 біт), кілобайтах (1024 байта), мегабайтах (1024 кілобайта), гігабайтах (1024 мегабайта);

ширина вибірки - кількість інформації, що записується в ЗП або зчитується із ЗП за одне звертання (приклад: ширина вибірки в мікролабораторії КР580ИК80 - 1 байт);

час звертання (або тривалість циклу звертання до ЗП) - час від подачі сигналу читання або запису в ЗП до моменту закінчення всіх дій, пов'язаних з цією операцією і готовності ЗП до реалізації нової операції звертання;

швидкість обміну інформацією між ЗП і іншими пристроями. Вимірюється в бітах за секунду або в бодах (1біт/1 сек = 1 бод);

питома вартість зберігання - відношення вартості ЗП до інформаційної ємкості, тобто вартість біта зберігаємої інформації;

надійність;

енергозалежність - здатність зберігати інформацію при відключенні джерел живлення. Розрізняють енергозалежні і енергонезалежні ЗП.

Оперативні запам'ятовуючі пристрої

За принципом зберігання інформації напівпровідникові ОЗП поділяються на динамічні і статичні.

Динамічні ЗП побудовані на основі запам'ятовуючого елемента, що зберігає свій стан тільки певний проміжок часу і тому потребує періодичного відновлення. Таким елементом може бути конденсатор, в якому інформація зберігається у формі наявності або відсутності заряду. Через витік постійно зменшується заряд запам'ятовуючого конденсатора і для відновлення заряду (а відповідно і зберігаємої інформації) конденсатор періодично треба підключати до джерела живлення. Регенерація (відновлення даних) запам'ятовуючого елемента динамічної пам'яті здійснюється при звертанні до нього, а також періодично для всіх вічок пам'яті спеціальною логічною схемою регенерації. Робота логічної схеми регенерації повинна координуватись з діями мікропроцесора. Якщо, наприклад, мікропроцесор намагається звернутись до пам'яті в момент регенерації, то схема регенерації повинна віддати пріоритет саме мікропроцесору.

Переваги динамічного принципу зберігання інформації полягають в можливості забезпечення високого рівня інтеграції і швидкодії, низькій вартості, простоті побудови ОЗП різної інформаційної ємкості. Схеми керування динамічним ЗП (мультиплексор, керування регенерацією та інш.) можуть бути виконані на стандартних або спеціалізованих ІС.

Недолік динамічних ЗП - необхідність регенерації - компенсується більшою, ніж у статичних ЗП, інформаційною ємністю в одиниці об'єму.

Статичні ЗП є найбільш розповсюдженим видом пам'яті МП-систем.

Більшість статичних ЗП реалізується на основі МОП-технології і вигляді ВІС. Запам'ятовуючий елемент такого статичного ЗП уявляє собою звичайний тригер (D-тригер), який може бути встановлений або в стан 1, або в стан 0. Якщо тригер встановлений в стан 1, то цей стан зберігається до скидання тригера або до відключення живлення.

В попередніх поколіннях ЕОМ як статичні запам'ятовуючі елементи ОЗП використовувались феромагнітні кільцеві осердя з прямокутною петлею гістерезису, стани 1 та 0 яких визначались полярністю залишкового магнетизму в осердях. Високі швидкодія, ємкість, надійність роботи; можливість зберігання інформації необмежено довгий час без витрат енергії і зберігання інформації при відключенні живлення (безумовно без впливу факторів, що порушують магнітну структуру осердь - тепло, радіація, ВЧ-випромінювання та інш.) обумовлюють використання магнітних оперативних запам'ятовуючих пристроїв (МОЗП) і в сучасних МП-системах.

Подібні запам'ятовуючі елементи (ЗЕ) - динамічні або статичні, - об'єднуються в матричну структуру, тобто розміщуються за рядками і стовпчиками, утворюючи накопичувач інформації (НІ), реалізований, як правило, на ВІС. До кожного елемента матриці з виходів дешифратора адреси надходить сигнал обрання елемента, що дозволяє обирати один, відповідний коду адреси, запам'ятовуючий елемент. Всі елементи матриці мають вхід з однієї спільної лінії даних, по якій інформаційний сигнал при записі надходить до всіх ЗЕ, але сприймається тільки одним обраним, і по цій же лінії при читанні здійснюється передача інформаційного сигналу від обраного ЗЕ на вихід НІ.

При побудові ЗП найбільше розповсюдження отримали ВІС ЗП з конфігурацією (n 1) біт, де n - кількість запам'ятовуючих елементів, n = 256, 512, 1024, 2048, …, 2k.

Пам'ять звичайно має розрядність, рівну або кратну розрядності мікропроцесора.

Необхідна розрядність пам'яті досягається паралельним включенням m ВІС пам'яті, де m - довжина слова в бітах - розрядність. Наприклад, у 8-розрядному мікропроцесорі для побудови пам'яті з організацією n 8 необхідно включити паралельно вісім ВІС ОЗП з організацією n 1. Сукупність восьми однорозрядних ліній даних всіх восьми ВІС утворюють 8-розрядну шину даних запам'ятовуючого пристрою. Лінії адреси і керуючих сигналів читання/запису всіх ВІС включаються паралельно для одночасного звертання до всіх ВІС ЗП.

Загальна схема ОЗП показана на рис. 1. При звертанні до ОЗП по шині керування (ШК) в блок керування ОЗП (БК) надходять сигнали, що визначають режими роботи ОЗП (ЧИТАННЯ, ЗАПИС, НЕЙТРАЛЬНИЙ СТАН). При цьому по шині адреси (ША) в регістр адреси (РгА) надходить адреса запам'ятовуючого елемента і, при записі, по шині даних (ШД) в регістр даних (РгД) слово даних для запису в НІ. Блок керування БК видає певну послідовність імпульсів, що визначають роботу всіх вузлів ЗП. Код адреси заноситься в регістр РгА і дешифрується в блоці комутації (БКом). Останній обирає відповідно адресі запам'ятовуючі елементи - по одному на всіх паралельно включених НІ, і формує керуючі імпульси відповідної потужності для читання або запису інформації. При читанні стан обраних запам'ятовуючих елементів, тобто записана в них інформація - код слова, під дією імпульсів читання копіюється через блок читання (БЧ) в регістр даних РгД, а з нього надходить в шину даних. При записі блок запису (БЗ) перетворює інформаційне слово, що надійшло з регістра РгД, в сигнали, які діють на обрані запам'ятовуючі елементи, змінюючи їх стан відповідно коду слова, що записується.

Часто розрядність шини адреси більше розрядності шини даних. Так, наприклад, у 8-розрядній мікролабораторії КР580ИК80 застосування 16-розрядної (двобайтної) адреси забезпечує адресацію до 216 = 65 536 байт = 64 кілобайт пам'яті. Прийнято молодші розряди адреси А0А1…А7 (молодший байт) називати адресою слова, а старші розряди А8А9…А15 (старший байт) називати адресою сторінки. Отже, можна адресувати 256 сторінок по 256 слів (байт) в кожній.

В мікролабораторії КР580ИК80 використані вісім ВІС динамічного ОЗП КР565РУ2 із структурою 1024 1 біт.

Постійні запам'ятовуючі пристрої

Постійні запам'ятовуючі пристрої (ПЗП) в МП-системах використовуються для зберігання програм та іншої незмінюваної інформації. Важлива перевага ПЗП в порівнянні з ОЗП - зберігання інформації при виключеному живленні. Вартість біта зберігаємої в ПЗП інформації може бути майже на порядок нижча ніж в ОЗП.

Постійні ЗП можуть бути реалізовані на основі різних фізичних принципів та елементів і відрізняються способом занесення інформації, кратністю занесення, способом стирання.

Застосовуються такі види ПЗП:

ПЗП, що програмуються на заводі-виробнику або масочні ПЗП (МПЗП);

ПЗП, що програмуються користувачем;

ПЗП, що перепрограмовуються.

Перші два види ПЗП допускають тільки однократне програмування, третій - дозволяє багатократно змінювати інформацію, що в ньому зберігається.

Масочні ПЗП програмуються на заводі-виробнику. За поданою замовником інформацією створюються фотошаблони, за допомогою яких інформацію вносять в кристал ПЗП в процесі його виробництва. Цей спосіб самий дешевий і призначений для крупносерійного виробництва ПЗП.

Горизонтальні шини матриці - адресні; вертикальні - розрядні, з яких знімаються восьмирозрядні двійкові числа, що записані в ПЗП. Якщо, наприклад, з виходу дешифратора збуджується адресна шина ША2, то високий потенціал проходить з неї через діоди на розрядні шини ШР2, ШР6, ШР7, ШР8, встановлюючи на виході двійкове число 11100010. Аналогічно, при збудженні інших адресних шин на виходах встановлюються інші двійкові числа. Відзначимо, що діодна матриця (рис. 2) є сукупність елементів АБО. Кожний з них складається з діодів, підключених до однієї розрядної шини, а входами цих елементів є адресні шини.

Масочні ПЗП характеризуються більшою надійністю, але при їх виготовлені виникає ряд незручностей для замовника та виготівника. Велика номенклатура ПЗП і мала їх тиражність, тому на виготівника накладаються підвищені витрати на фотошаблони, що збільшує вартість ПЗП. Відсутня можливість оперативно змінювати інформацію в ПЗП без виготовлення нової ІС, що особливо незручно на етапі відпрацювання програм системи.

ПЗП, що програмуються користувачем, є більш універсальними і, відповідно більш дорожчими приладами. Вони уявляють собою матриці біполярних приладів, в яких зв'язки між розрядними і адресними шинами порушуються при занесені на спеціальних програмуючих пристроях відповідних кодових комбінацій. Ці пристрої виробляють напруги, необхідні і достатні для перепалювання плавких перемичок в потрібних запам'ятовуючих елементах ПЗП. Можливість програмування користувачем зробила ПЗП цього типу надзвичайно зручними при розробці МП-систем.

Найбільше розповсюдження отримали ПЗП з з плавкими перемичками, ультрафіолетовим стиранням (УФ-стиранням), з електричним стиранням і записом інформації.

Запам'ятовуючим елементом в ПЗП з УФ-стиранням є МОП-транзистор, розташований на перетині відповідних адресної і розрядної шини. Вміст запам'ятовуючого елемента зберігається у вигляді заряду на другому (плаваючому) затворі МОП-транзистора. Затвор називається плаваючим, якщо він розміщений між керуючим затвором транзистора і його каналом і оточений високоомним діелектриком.

ПЗП, що перепрограмовуються - це ПЗП з вмістом, що змінюється. На затворах матриці МОП-транзисторів тривалий час можуть зберігатись заряди, що утворюють заданий код. Всі ПЗП, що перепрограмовуються уявляють собою МОП-прилади. При необхідності в перепрограмуванні мікросхеми ПЗП попередньо записану інформацію стирають ультрафіолетовим світлом через прозоре кварцове вікно на поверхні корпусу мікросхеми. Попадаючи на плаваючий затвор і вибиваючи з нього фотоелектрони, УФ-випромінювання розряджає плаваючий затвор МОП-транзистора. Час збереження інформації в мікросхемах ПЗП даного типу визначається якістю призатворного діелектрика і для сучасних мікросхем складає більш десяти років.

Лекція 30. Мікропроцесор

Мікропроцесор (МП) - функціонально закінчений пристрій обробки інформації, керований командами програми, які по черзі надходять із запам'ятовуючого пристрою МП-системи.

Конструктивно МП являє собою одну (однокристальний МП) або кілька (багатокристальний МП, багатокристальний секційний МП) великих або надвеликих інтегральних схем. Поява мікропроцесора стала можливою завдяки розвитку інтегральної електроніки, що дозволило перейти від схем малої і середньої міри інтеграції до великих і надвеликих інтегральних схем.

Докладно принципи роботи мікропроцесора на прикладі мікропроцесора КР580ІК80А розглядається в лабораторних роботах №№ 3-8.

Коротко розглянемо склад і призначення блоків мікропроцесора.

Типова структура мікропроцесора наведена на рис. 1. В загальному випадку можна виділити три основні блоки: арифметико-логічний пристрій, блок внутрішніх регістрів і пристрій керування. Для передачі даних між цими блоками використовується внутрішня шина даних. Внутрішня шина даних безпосередньо приєднана до шини даних МП-системи.



Типова структурна схема мікропроцесора

Перелік функцій арифметико-логічного пристрою (АЛП) залежить від типу МП. Основу АЛП складає двійковий суматор, регістри для тимчасового зберігання операндів - буферні регістри, та логічні схеми для виконання логічних операцій. В більшості мікропроцесорів цей пристрій виконує за керуючими сигналами кілька найпростіших операцій: додавання, віднімання, збільшення на 1 (додатне збільшення - інкрементування і від'ємне - декрементування), зсув даних вліво і вправо, інверсію, логічне додавання (АБО), логічне множення (І), додавання за модулем 2.

Важлива складова частина МП - регістри. Деякі регістри мають спеціальне призначення, інші - багатоцільове. Останні називаються регістрами загального призначення (Ргзп) і можуть використовуватись в програмуванні. АЛП може здійснювати операції над вмістом Ргзп без виходу на зовнішні шини адрес і даних і ці операції здійснюються набагато швидше, ніж операції над даними, що зберігаються в пам'яті. Тому іноді регістри загального призначення називають надоперативною пам'яттю. Кількість Ргзп і можливість програмного доступу до них у різних МП відмінна.

АЛП безпосередньо зв'язаний з регістром ознак, у відповідних розрядах якого фіксуються ознаки результату виконаної операції (Z - ознака нульового результату, S - ознака знаку результату, С - ознака переповнення та ін.). За ознаками здійснюються програмні переходи при реалізації алгоритмів з розгалуженням.

Особливе місце серед регістрів займає регістр-акумулятор (РгА). Більшість арифметичних і логічних операцій здійснюється через використання АЛП і акумулятора. Будь-яка з таких операцій над словами даних (операндами) передбачає розміщення одного з них в РгА, а іншого в пам'яті або в одному з регістрів МП. Результат виконання операції розміщується в РгА, попередній вміст якого втрачається. Інший вид операцій - пересилання даних, наприклад між пристроєм введення-виведення (портом) і пам'яттю, між вічками пам'яті та інші - здійснюється в два етапи: спочатку виконується пересилання даних із вихідного пункту в акумулятор, а потім - із акумулятора в пункт призначення. МП може виконувати деякі дії над даними безпосередньо в акумуляторі. Наприклад, РгА можна очистити записом двійкових нулів в усі його розряди, встановити в одиничний стан записом в усі його розряди двійкових одиниць. Вміст акумулятора можна зсувати вліво або вправо, отримувати його інвертоване значення. Акумулятор є найбільш універсальним регістром МП: для виконання будь-якої операції над даними попередньо їх необхідно помістити в акумулятор. Дані надходять в РгА з внутрішньої шини даних МП. В свою чергу РгА може надсилати дані на цю шину.

Один з найважливіших регістрів МП - це лічильник команд (Ргліч) (або програмний лічильник - РС). Програма роботи МП-системи - це послідовність команд, що зберігається в пам'яті. Для коректного її виконання команди програми повинні надходити до МП у визначеному порядку - по черзі. Лічильник команд забезпечує формування адреси чергової команди, що записана в пам'яті.

Перед виконанням програми лічильник команд завантажується адресою першої команди програми. Адреса першої команди з Ргліч надсилається через регістр адреси по адресній шині МП-системи до схем керування пам'яттю, в результаті чого читається вміст вічка пам'яті за вказаною адресою. Зчитана команда надсилається в спеціальний регістр МП, що називається регістром команд. Після видобування команди з пам'яті МП автоматично здійснює збільшення вмісту лічильника команд. Отже з цього моменту лічильник команд містить адресу наступної команди. Після виконання команди цикл, - читання чергової команди з пам'яті і збільшення вмісту Ргліч - повторюється.

Сформований вміст лічильника команд можна змінити, завантаживши лічильник іншим вмістом, за одною з команд особливої групи. Ця група команд здійснює переходи за деякою умовою або безумовно до виконання не наступної команди програми, а до команди, розташованої в іншій частині програми. Завантаження Ргліч адресою команди, до якої здійснюється перехід, дозволяє реалізувати алгоритми з розгалуженням. Як параметр умови переходу використовуються значення певного розряду регістра ознак (наприклад: перехід, якщо результат операції дорівнює нулю; перехід, якщо сталось переповнення та ін.).

Регістр адреси (Ргадр) містить адресу вічка пам'яті і має вихід безпосередньо на шину адрес МП-системи. При кожному звертанні до пам'яті МП-системи Ргадр вказує адресу вічка, вміст якого передбачається використати мікропроцесором, незалежно від того, чи то адреса команди або адреса даного. Оскільки Ргадр приєднаний до внутрішньої шини МП, він може завантажуватись від різних джерел. Під час видобування команди в Ргадр копіюється вміст Ргліч. В інших випадках в Ргадр може бути скопійований вміст одного з регістрів загального призначення або вічка пам'яті. Деякі команди надають можливість змінювати вміст Ргадр шляхом виконання обчислень: нове значення вмісту цього регістра отримується через додавання або віднімання вмісту Ргліч з числом, що вказане в самій команді. Такий спосіб утворення адреси називається адресацією з використанням зміщення.

Вказівник стеку (верхівка стеку - SP) - це регістр, який зберігає адресу вічка, зайнятого останнім, в області стекової пам'яті. Під стековою пам'яттю розуміється область оперативної пам'яті, до якої звертання здійснюється за безадресним принципом, тобто здійснюється не за певною адресою, а за принципом: останній записаний елемент видобувається із пам'яті першим. В більшості випадків стекова пам'ять використовується для зберігання і відновлення вмісту програмно-доступних регістрів МП. Детально роботу стекової області пам'яті розглянуто в лабораторній роботі № 8.

Пристрій керування управляє роботою АЛП і внутрішніх регістрів в процесі виконання команди. Згідно з кодом операції, що знаходиться в команді, він формує внутрішні сигнали керування блоками мікропроцесора. Більшість пристроїв керування реалізовані за принципом мікропрограмного керування. Кожна команда, що входить до репертуару команд мікропроцесора, виконується не миттєво, а поступово такт за тактом в суворій послідовності, що визначається кодом команди і синхронізується в часі сигналами тактового генератора. За кожним тактом виконується певні елементарні дії, під час яких регістри МП змінюють свій вміст (наприклад, на початку виконання поточної команди здійснюється передача адреси слова з лічильника команд на шину адреси МП-системи). Тактність підтримується тактовими синхронізуючими імпульсами, які надходять до пристрою керування із зовнішнього генератора імпульсів тактової частоти. Послідовність певних дій, що виконуються за кожним тактом при виконанні певної команди, визначається мікропрограмою виконання команди. Мікропрограма складається з мікрокоманд. Виконання мікрокоманди призводить до утворення певного керуючого сигналу, який надходить до задіяного в цій мікрокоманді блоку МП або до шини керування МП-системи. Мікропрограми зберігаються в постійній пам'яті пристрою керування. Схеми пристрою керування (контролер мікрокоманд) формують за кодом операції команди, що знаходиться в регістрі команд МП, адресу першої мікрокоманди мікропрограми, що інтерпретує дану команду, формують адресу наступних мікрокоманд. Мікропрограми можуть утворювати лінійну послідовність мікрокоманд, безумовні і умовні переходи, звертання до мікропідпрограм. Як умови переходів можуть використовуватись певні стани регістрів МП або наявність (відсутність) сигналів, що надходять із інших пристроїв МП-системи по шині керування. Отже можна сказати, що мікропрограмний пристрій керування уявляє собою деякий процесор в мікропроцесорі, який реалізує певний алгоритм виконання команди.

Використання принципу мікропрограмного керування в багатокристальних секційних мікропроцесорах, в яких пристрій керування уявляє собою окрему ВІС, дозволяє тільки за рахунок гнучкої адаптації набору команд і алгоритмів їх виконання до класу задач, що розв'язуються, значно підвищити швидкодію мікропроцесора. Іноді тільки за рахунок мікропрограмування критичних у часі функцій або алгоритму дозволяє підвищити швидкодію у кілька разів в порівнянні з реалізацією алгоритму на командному рівні. Це використовується, наприклад, при створені спецпроцесорів для обробки сигналів (швидке перетворення Фур'є, цифрова фільтрація), процесорів систем передачі даних та інших застосувань.

Основні сигнали процесора.

При використанні конкретного МП необхідно ясно уявляти динаміку його роботи, тобто на яких шинах, в залежності від яких керуючих сигналів і коли МП буде видавати ту чи іншу інформацію. Це в подальшому допоможе розуміти роботу схем, що дозволяють узгодити ВІС МП з різним периферійним устаткуванням МП-системи.

Кожний тип МП має свою унікальну систему сигналів керування. Але практично всі мікропроцесори мають спільні сигнали, серед яких, наприклад, вхідний сигнал СКИДАННЯ, який виробляється на пульті керування МП-системою. Цей сигнал призводить до скидання всіх внутрішніх регістрів мікропроцесора і завантаження лічильника команд значенням початкової адреси, де записана перша команда програми.

Важлива керуюча функція мікропроцесора - визначення напрямку потоків даних в МП-системі. Щоб задати напрямок передачі по шині даних, мікропроцесор генерує сигнали ЧИТАННЯ / ЗАПИС, що передаються по одній з ліній шини керування.

Якщо процесор надіслав адресу в запам'ятовуючий пристрій при звертанні до нього, то він не може продовжувати роботу, доки не отримає відповідь від ЗП. Тому процесор призупиняє роботу і переходить в режим очікування вибірки або запису даних. ЗП, отримавши одночасно з адресою сигнал ЧИТАННЯ або ЗАПИС, виконує належне і після закінчення надсилає процесору сигнал ГОТОВНІСТЬ, за яким процесор виходить із очікування і продовжує роботу. Стан очікування МП узгоджує тактову частоту роботи процесора з часом доступу до пам'яті і дозволяє застосовувати ”повільніші за МП” ЗП і пристрої введення / виведення.

Специфіка деяких пристроїв введення-виведення даних така, що інформація може бути втрачена, якщо МП вчасно не здійснить зв'язок з пристроєм. Тому ці пристрої генерують сигнал ЗАПИТ ПЕРЕРИВАННЯ ПРОЦЕСОРА, який звертає увагу МП на потребу зв'язку. МП має вхід для прийому, принаймні, одного такого сигналу. Сприйняття сигналу переривання може бути дозволене або заборонене спеціальною командою поточної програми. Якщо запит приймається, то МП перериває виконання поточної програми, запам'ятовує свій стан в області стекової пам'яті для наступного відновлення роботи і переходить до виконання спеціальної підпрограми реакції на переривання, інформуючи систему сигналом у відповідь ЗАПИТ ПЕРЕРИВАННЯ ЗАДОВІЛЬНЕНО. Перехід до підпрограми обробки переривання здійснюється за командою, яка надходить до МП по шині даних не з пам'яті, як звичайно, а з пристрою-ініціатора переривання. Як правило, це команда RST, що є командою звертання до визначеної розробником МП-системи підпрограми.

Зазначимо, що дії МП при обробці переривань аналогічні діям МП при звертанні до підпрограм, за винятком того, що перехід ініціюється ззовні, а не програмою.

Можливі складніші структури переривань, в яких кілька пристроїв, що потребують переривання, використовують один і той же процесор, але мають різні рівні пріоритетів. Це передбачає, що при одночасному надходженні запитів переривань від таких пристроїв спеціальними схемами визначаються пріоритети і в першу чергу задовольняється переривання від пристрою з вищим пріоритетом.

Важливою властивістю, поліпшуючою продуктивність процесора, є здатність виконувати пересилання даних з прямим зверненням до пам'яті. У звичайних операціях введення і виведення процесор сам керує всією передачею даних. Інформація, яка повинна бути розміщена в пам'яті, пересилається з пристрою введення в процесор, а потім з процесора в пам'ять за вказаною адресою. Аналогічно проходить інформація через процесор і в зворотному напрямі. Однак деякі периферійні пристрої здатні передавати інформацію в пам'ять і з пам'яті настільки швидко, що сам процесор може сповільнювати пересилку. Продуктивність МП-системи з такими пристроями може бути збільшена, за рахунок прямої передачі даних. Під час такої передачі процесор повинен тимчасово припинити роботу, щоб запобігти конфліктам, виникаючим при випадковому одночасному використанні шин. Це забезпечується сигналом ЗАХОПЛЕННЯ ШИН, який поступає від периферійного пристрою на вхід МП по шині керування. За цим сигналом МП зупиняється, відключається від всіх шин і видає сигнал ПІДТВЕРДЖЕННЯ ЗАХОПЛЕННЯ. Після цього периферійний пристрій може керувати шинами і виконувати всі потрібні перенесення даних. Коли сигнал ЗАХОПЛЕННЯ ШИН периферійним пристроєм знімається, МП продовжує роботу з тієї точки, де він зупинився.

Для видачі адресних і керуючих сигналів периферійний пристрій повинен мати керуючий блок для прямого доступу до пам'яті (ПДП, в англомовній літературі DMA). У деяких МП-наборах такі керуючі блоки ПДП (контролери) являють собою окремі інтегральні схеми.

Якщо в МП-системі існує режим ПДП, то буферні регістри шин всіх пристроїв повинні мати здатність переходити в третій стан - відключення від шин. Сигнал ПІДТВЕРДЖЕННЯ ЗАХОПЛЕННЯ переводить виходи буферів незадіяних в передачі даних пристроїв в третій стан і дозволяє контролеру ПДП використовувати ці шини.

Зазначені сигнали передаються по сукупності ліній, які в цілому утворюють шину сигналів керування МП-системи.

Для прикладу наведемо умовне графічне зображення МП серії К580 з позначенням сигналів і напрямків їх надходження (рис. 2). На лініях із стрілками позначені номери контактів мікросхеми. Призначення сигналів:

А0А15 - виводи МП, які приєднуються до ША МП-системи;

D0D7 - двонапрямлені виводи МП, які приєднуються до ШД МП-системи;

INT - сигнал ЗАПИТ ПЕРЕРИВАННЯ, що аналізується при виконанні поточної команди;

INTE - сигнал ЗАПИТ ПЕРЕРИВАННЯ ЗАДОВІЛЬНЕНИЙ, який відображує стан тригера дозволу переривання МП і при INTE = 1 вказує, що переривання дозволене;

WAIT - сигнал ОЧІКУВАННЯ. WAIT = 1 означає, що МП знаходиться в стані очікування або зупинки;

HOLD - сигнал ЗАХОПЛЕННЯ. HOLD = 1 переводить МП в стан захоплення;

HOLDA - сигнал ПІДТВЕРДЖЕННЯ ЗАХОПЛЕННЯ. HOLDA = 1 вказує, що МП знаходиться в стані захоплення, відключений від ША та ШД і периферійні пристрої можуть самостійно використовувати ША та ШД для прямого доступу до пам'яті;

READY - сигнал ГОТОВНІСТЬ. READY = 0 означає, що пристрій, з яким МП обмінюється інформацією, не готовий до передачі даних. При такому значенні сигналу МП переходить в стан очікування і залишається в ньому до надходження READY = 1;

RESET - сигнал СКИДАННЯ. При RESET = 1 виконання операцій в МП переривається, лічильник команд, регістр команд, внутрішні тригери дозволу переривання і підтвердження захоплення скидаються в нульовий стан, а МП виводиться із стану зупинки або захоплення;

DBIN - сигнал ЧИТАННЯ. DBIN = 1 вказує, що ШД знаходиться в режимі прийому. DBIN можна використовувати як стробуючий сигнал дозволу прийому інформації з ШД в МП;

- сигнал ЗАПИС. = 0 вказує, що МП видав інформацію на ШД. використовується також для керування записом інформації на зовнішні пристрої;

SYNC - сигнал синхронізації, який видається МП в першому такті кожного циклу виконання команди. За цим сигналом на ШД видається інформація про стан МП;

1, 2 - зсунуті в часі сигнали тактової частоти. Безперервно надходять від зовнішнього генератора прямокутних імпульсів.

Лекція 31. Мікропроцесорні системи.

План.

Особливості побудови МП-систем.

Мікропроцесорні засоби в системах керування

Особливості побудови МП-систем

МП-система - це сукупність взаємодіючих ВІС МП-набору, яка організована в систему з мікропроцесором (вузол обробки інформації) (див. лекцію 18). До складу типової структури МП-системи входять мікропроцесор, генератор тактових імпульсів, основна пам'ять системи (зовнішня відносно мікропроцесора), яка складається з оперативного запам'ятовуючого пристрою (ОЗП) та постійного запам'ятовуючого пристрою (ПЗП), інтерфейсів введення і виведення, пристроїв введення-виведення.

Генератор тактових імпульсів є джерелом послідовності прямокутних імпульсів. Він задає цикл виконання команди - інтервал часу, необхідний для зчитування команди з пам'яті і її виконання. Цикл команди складається з певної послідовності елементарних дій, що називаються станами (тактами). У деяких мікропроцесорів генератор тактових імпульсів знаходиться безпосередньо в МП. В МП КР580ИК80 генератор тактових імпульсів - зовнішній.

МП-система вступає у взаємодію із зовнішньою середою за допомогою периферійних пристроїв (пристроїв введення-виведення). Для включення мікропроцесора в будь-яку МП-систему необхідно встановити єдині принципи і засоби його сполучення з іншими пристроями системи. Для цих цілей служить уніфікований інтерфейс, який являє собою сукупність правил і засобів, що встановлюють єдині принципи взаємодії пристроїв МП-системи. До складу інтерфейсу входять: апаратурні засоби з'єднання (роз'єми і зв'язки), номенклатура і характер зв'язків, програмні засоби, що описують характер сигналів інтерфейсу і їх часову програму, а також опис електрофізичних параметрів сигналів.

Для інтерфейсу введення-виведення характерні чотири функції:

буферизація інформації;

дешифрування адреси або вибір пристрою;

дешифрування команди;

синхронізація і керування.

Буферизація необхідна для синхронізації обмінів даними між процесором і периферійними пристроями. Дешифрування адреси потрібне для вибору конкретного пристрою введення-виведення в МП-системах кількох периферійних пристроїв. Дешифрування команди проводиться для пристроїв, які крім передачі даних виконують і інші дії, наприклад зворотну перемотку магнітної стрічки. При реалізації будь-якої з перерахованих функцій необхідні синхронізація і керування процесами.

В МП-системі використовують спеціальні інтерфейсні ВІС для сполучення системи з периферійними пристроями. Для цих ВІС характерна універсальність, яка досягається шляхом програмної (або мікропрограмної) зміни функцій, що ними виконуються.

Простіші задачі розв'язують порти введення-виведення - схеми, що спроектовані (запрограмовані) для обміну даними з конкретними периферійними пристроями: прийому даних з клавіатури або зчитуючого пристрою, передачі даних на індикатори і т.п. Порт містить багаторежимний буферний регістр введення-виведення з логікою керування і виводами для підключення пристроїв введення-виведення. Можливості перепрограмування портів обмежені.

Якщо периферійні пристрої (ПП), що входять до складу МП-системи, виконують численні складні операції, то для сполучення використовують ускладнений інтерфейс, який називається периферійним адаптером, що програмується. Він містить набір вбудованих портів і інших регістрів, що полегшують програмування часового узгодження обміну з ПП. До одного адаптера, що програмується, можна підключити кілька ПП. Подібний інтерфейс вважають універсальним інтерфейсом широкого застосування, оскільки його можна сполучати майже із всіма ПП. Робота ВІС КР580ВВ55 - інтерфейсу, що програмується, детально розглядається в лабораторних роботах № 9, 10 та ін.

Складність виконання розгалужених зв'язків між різними вузлами при проектуванні МП-системи обумовила широке розповсюдження магістральної структури зв'язків.

Єдина інформаційна магістраль МП-системи зв'язує між собою всі пристрої і функціонально складається з інформаційних шин адрес та даних і шини сигналів керування. Ці шини з'єднують мікропроцесор з пристроями пам'яті (ОЗП, ПЗП) і інтерфейсами введення-виведення, що створює можливість обміну даними між МП і іншими модулями системи, а також передачі керуючих сигналів.

...